JPS58223346A - 素子分離領域の形成方法 - Google Patents
素子分離領域の形成方法Info
- Publication number
- JPS58223346A JPS58223346A JP10614582A JP10614582A JPS58223346A JP S58223346 A JPS58223346 A JP S58223346A JP 10614582 A JP10614582 A JP 10614582A JP 10614582 A JP10614582 A JP 10614582A JP S58223346 A JPS58223346 A JP S58223346A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- resin layer
- resin
- plasma
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Local Oxidation Of Silicon (AREA)
- Drying Of Semiconductors (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１）発明の技術分野
本発明は半導体装置の凹凸基板を平坦化する方法に関す
るものであシ、特に半導体装置の素子間又は配線層間を
Ｐ縁分離するために凹凸基板な平坦化する方法に関する
ものである。
るものであシ、特に半導体装置の素子間又は配線層間を
Ｐ縁分離するために凹凸基板な平坦化する方法に関する
ものである。
（２）技術の背景
半導体装置において、素子と素子との間、又は配線と配
線の間で電気的に影響を受けないようにする必要がある
。その方法としては基本的にはＰＮ接合分離、絶縁層分
離、及び空気層分離、その他これらの組合せによる分離
方法がある。
線の間で電気的に影響を受けないようにする必要がある
。その方法としては基本的にはＰＮ接合分離、絶縁層分
離、及び空気層分離、その他これらの組合せによる分離
方法がある。
（３）従来技術の問題点
前述の絶縁層による分離を用いて凹凸基板を平坦化する
方法としてフェノール系又はアクリル糸等のレジス）
４Ｓ１別又はポリイミド、ポリシルセスキオキサン等の
耐熱樹脂を基板上の例えｔＪ′二酸化シリコン上に塗布
せしめ、１５０〜４５０℃程度に加熱して硬化させ、次
に該樹脂層が被着、硬化された凹凸基板表面を順次エツ
チングしてゆく方法がある。この方法では樹脂液を二酸
化シリコン層に塗布する場合スピンコード法によって回
転塗布する。この塗布方法では大気中のゴミ、その他不
純物得が樹脂層に混入し、素子分離領域である二酸化シ
リコン層ヲ汚損する欠点がある。
方法としてフェノール系又はアクリル糸等のレジス）
４Ｓ１別又はポリイミド、ポリシルセスキオキサン等の
耐熱樹脂を基板上の例えｔＪ′二酸化シリコン上に塗布
せしめ、１５０〜４５０℃程度に加熱して硬化させ、次
に該樹脂層が被着、硬化された凹凸基板表面を順次エツ
チングしてゆく方法がある。この方法では樹脂液を二酸
化シリコン層に塗布する場合スピンコード法によって回
転塗布する。この塗布方法では大気中のゴミ、その他不
純物得が樹脂層に混入し、素子分離領域である二酸化シ
リコン層ヲ汚損する欠点がある。
更に又、」二連のレジスト材料、及び耐熱樹脂はスピン
コード法によって凹凸部に塗布された場合、幅が５μｍ
以下の溝であれば樹脂層表面θはぼ水平に保持される。
コード法によって凹凸部に塗布された場合、幅が５μｍ
以下の溝であれば樹脂層表面θはぼ水平に保持される。
しかｊ７７層が５μｍを超えた場合１％ｒ（１０μｍ以
上の場合は該レノスト材料及び耐熱樹脂は流動性が少カ
いため樹脂層表面は水平にならず溝幅が犬きく々るｅこ
つれて樹脂層表面は低下する。従ってこの方法では溝幅
が１０μｍ以上の素子分前領域ｔｉｔ ５μｍ Ｊｑｊ
下の溝幅の素子分離領域と同一の７０ロセスでは形成す
ることが出来なかった。
上の場合は該レノスト材料及び耐熱樹脂は流動性が少カ
いため樹脂層表面は水平にならず溝幅が犬きく々るｅこ
つれて樹脂層表面は低下する。従ってこの方法では溝幅
が１０μｍ以上の素子分前領域ｔｉｔ ５μｍ Ｊｑｊ
下の溝幅の素子分離領域と同一の７０ロセスでは形成す
ることが出来なかった。
（４）発明の目的
以上の欠点を鑑み本発明の第１の目的は高純度な樹脂層
を形成して、平坦化された良好な素子分離領域全形成す
る方法を提供することである。
を形成して、平坦化された良好な素子分離領域全形成す
る方法を提供することである。
本発明の第２の目的は１０μｍ以上の幅を有する素子分
離領域であっても同一プローヒスでその素子分離領域を
形成することが可能な、平坦化した素子力Ｍト領域を形
成する方法乏・提供するととである。
離領域であっても同一プローヒスでその素子分離領域を
形成することが可能な、平坦化した素子力Ｍト領域を形
成する方法乏・提供するととである。
（５）発明の構成
本発明の目的は凹凸形状の二酸化シリコン層を表面に有
する基板上に回転塗布法によって樹脂層を形成し、次に
該樹脂層を加熱せしめて硬化し７、次いで全面全エツチ
ングすることによっで平坦化した素子分離領域全基板に
形成する方法（・ζおいて；前記樹脂層全プラズマ重合
によって形成し、次に加熱処理又は加熱下で該樹脂を溶
解しうる有機溶剤蒸気に接触させることによって該４層
１脂層な・流動平坦化せしめ更に高温で加熱硬化せしめ
次に全面エツチングすることを特徴とする平坦化した素
子分離領域を基板に形成する方法によって達成される。
する基板上に回転塗布法によって樹脂層を形成し、次に
該樹脂層を加熱せしめて硬化し７、次いで全面全エツチ
ングすることによっで平坦化した素子分離領域全基板に
形成する方法（・ζおいて；前記樹脂層全プラズマ重合
によって形成し、次に加熱処理又は加熱下で該樹脂を溶
解しうる有機溶剤蒸気に接触させることによって該４層
１脂層な・流動平坦化せしめ更に高温で加熱硬化せしめ
次に全面エツチングすることを特徴とする平坦化した素
子分離領域を基板に形成する方法によって達成される。
（６）発明の実施例
以下本発明を図面に基づいて詳細に説明する。
第１図から第５図迄に本発明に係る方法を説明するため
の概略工程図を示す。
の概略工程図を示す。
第１図には溝幅がａ、ｃ＋ｍ、ｂμｍ及びＣ１１ｍ（但
１． ｃは１０以上の数）であシ１つ溝深さがｄ、／１
ｍである凹凸部を有する例えばシリコン基板１上に厚さ
が６μｍ以上でおる二酸化シリコン層（以下５ｉｎ２層
という）２全形成したものである。
１． ｃは１０以上の数）であシ１つ溝深さがｄ、／１
ｍである凹凸部を有する例えばシリコン基板１上に厚さ
が６μｍ以上でおる二酸化シリコン層（以下５ｉｎ２層
という）２全形成したものである。
（３）
この８１０２層は公知の気相成長法で形成される。
次ＶＣＭＳ ｒ ０２層を形成した基板を内部電極方式
ノフラズマ重合装置に装入し、スチレンモノマー又ｆ：
ｊｌ−リエチルシランジメチルフェニルシラン等を化ツ
マー圧１０〜６０Ｐａで装置内に導入し、印加電圧５〜
３０Ｗ周波数１３゜５６ Ｍｌ（ｚの条件下で３〜１８
０分間放電させ第２図に示すような厚さ約２μｍＯＤポ
リスチレン層又ｆｄポリシロキサン層の樹脂Ｊｔ１６が
得られる。
ノフラズマ重合装置に装入し、スチレンモノマー又ｆ：
ｊｌ−リエチルシランジメチルフェニルシラン等を化ツ
マー圧１０〜６０Ｐａで装置内に導入し、印加電圧５〜
３０Ｗ周波数１３゜５６ Ｍｌ（ｚの条件下で３〜１８
０分間放電させ第２図に示すような厚さ約２μｍＯＤポ
リスチレン層又ｆｄポリシロキサン層の樹脂Ｊｔ１６が
得られる。
このように樹脂層が形成された基板金該樹脂層に流動性
を持たせ平坦化させるため１００℃〜３００℃で３０〜
６０分間熱処理會し、次に１０−５〜１０−２クーロン
／ｃ１ｎ２の電子ビーム又はイオンビーム照射、又は加
熱硬化、等で硬化する。
を持たせ平坦化させるため１００℃〜３００℃で３０〜
６０分間熱処理會し、次に１０−５〜１０−２クーロン
／ｃ１ｎ２の電子ビーム又はイオンビーム照射、又は加
熱硬化、等で硬化する。
次に第３図のようにプラズマライトエツチングによって
樹脂表層のみを除去し、基板突起部を露出させ、次いで
第４図に示すように該樹脂のエツチング速度よシ基板の
エツチング速度の方が大きい条件でプラズマエツチング
し突起部Ａである５ｉｎ２層２のみ除去する。
樹脂表層のみを除去し、基板突起部を露出させ、次いで
第４図に示すように該樹脂のエツチング速度よシ基板の
エツチング速度の方が大きい条件でプラズマエツチング
し突起部Ａである５ｉｎ２層２のみ除去する。
（４）
次に第５図に示すよう（〆こ樹脂層のみプラズマエツチ
ングして平坦な素子分離領域が基板に形成される。
ングして平坦な素子分離領域が基板に形成される。
本発明によれば樹脂層の形成がプラズマ重合によって行
なわれるので従来のスピンコード法、スプレー法と異な
シ純度が高く、ゴミ、不純物等の句着もない。また、プ
ラズマ重合によって得られる樹脂はエツチングによって
除去される際、残渣を生ぜず前述の効果と相俟って良質
の８１０２層を得ることが出来る。更に又、プラズマ重
合によって得られた樹脂１、ｉｏｏ〜３００℃の加熱処
理又は５０〜２００℃の加熱下で該樹脂を溶解しうる例
えばキシレン、トルエン等の有機溶剤蒸気ｖ′Ｃ接触さ
せる。このような処理によって樹脂に粘性を与え幅の広
い溝部に生じ易い樹脂の凹みを平坦化させることが可能
となシ、従って凹凸基板が１０μｍ以上の溝幅を有する
ものが含まれていても１回のゾロ七スで平坦化素子分離
領域を形成することが可能でちる。
なわれるので従来のスピンコード法、スプレー法と異な
シ純度が高く、ゴミ、不純物等の句着もない。また、プ
ラズマ重合によって得られる樹脂はエツチングによって
除去される際、残渣を生ぜず前述の効果と相俟って良質
の８１０２層を得ることが出来る。更に又、プラズマ重
合によって得られた樹脂１、ｉｏｏ〜３００℃の加熱処
理又は５０〜２００℃の加熱下で該樹脂を溶解しうる例
えばキシレン、トルエン等の有機溶剤蒸気ｖ′Ｃ接触さ
せる。このような処理によって樹脂に粘性を与え幅の広
い溝部に生じ易い樹脂の凹みを平坦化させることが可能
となシ、従って凹凸基板が１０μｍ以上の溝幅を有する
ものが含まれていても１回のゾロ七スで平坦化素子分離
領域を形成することが可能でちる。
以下本発明の実施例を示す。
実施例１
素子間分離全想定して、シリコン基板に０８μｍの深さ
を：治し、且つ溝幅が１．２，５．１０そしで５０μｍ
の溝を形成し、その上に厚さ０９μｍの８１０２層を気
相成長法によって形成した。このようにＳｉＯ２層を形
成したシリコン基板を内部電極方式のプラズマ重合装置
に装入し、次にスチレンモノマー全モノマー圧力４０Ｐ
ａで該装置内に導入し７、印加電力１０１周波数１３．
５６■ｈの条件下で２０分間放電し、プラズマ重合させ
約２μｍの厚さを廟する粘着性のあるポリスチレン層全
生成させた。この基＆を恒温槽に入れて１００℃、６０
分の熱処理を行ない該ポリスチレン層を流動平坦化させ
た後、５ｘ１０−４ク一ロン／ｃｍ２の電子ビー・ノ、
を基板上のポリスチレン層に照射し硬化させた。次に０
２プラズマアッシャ−によシポリスチレンを約１．５μ
Ｉｎの厚さだけエツチング除去し、突出部の５１０２層
表面を露出させ、史にＣ６Ｆ８を用いてＵｓｔｏ□層の
みをプラズマエツチングし、最後に再度０゜プラズマエ
ツチングを行なって残されたポリスチレンを除去せしめ
た。前述の１，２゜５．１０そして５０μｍの溝幅全有
するシリコン基板の溝には平坦化されたＳ ｉＯ２層が
埋め込まれ−Ｃいた。この８１０２層表面にｆｉｓｑ
＋、１スブＬ／ンの残油もなく又、良質の５１０２層素
子分離領域を得ることが出来た。
を：治し、且つ溝幅が１．２，５．１０そしで５０μｍ
の溝を形成し、その上に厚さ０９μｍの８１０２層を気
相成長法によって形成した。このようにＳｉＯ２層を形
成したシリコン基板を内部電極方式のプラズマ重合装置
に装入し、次にスチレンモノマー全モノマー圧力４０Ｐ
ａで該装置内に導入し７、印加電力１０１周波数１３．
５６■ｈの条件下で２０分間放電し、プラズマ重合させ
約２μｍの厚さを廟する粘着性のあるポリスチレン層全
生成させた。この基＆を恒温槽に入れて１００℃、６０
分の熱処理を行ない該ポリスチレン層を流動平坦化させ
た後、５ｘ１０−４ク一ロン／ｃｍ２の電子ビー・ノ、
を基板上のポリスチレン層に照射し硬化させた。次に０
２プラズマアッシャ−によシポリスチレンを約１．５μ
Ｉｎの厚さだけエツチング除去し、突出部の５１０２層
表面を露出させ、史にＣ６Ｆ８を用いてＵｓｔｏ□層の
みをプラズマエツチングし、最後に再度０゜プラズマエ
ツチングを行なって残されたポリスチレンを除去せしめ
た。前述の１，２゜５．１０そして５０μｍの溝幅全有
するシリコン基板の溝には平坦化されたＳ ｉＯ２層が
埋め込まれ−Ｃいた。この８１０２層表面にｆｉｓｑ
＋、１スブＬ／ンの残油もなく又、良質の５１０２層素
子分離領域を得ることが出来た。
実施例２
実施例１と同様に、ＳｌＯ□層を形成１７人：シリコン
基板をプラズマ重合装置に装入した。次にトリエチルシ
ランをモーマー圧力１２０ Ｐａ で該装置内に導入し
、印加電圧１５Ｗ１周波数１３．５６Ｍｌ１ｚの条件下
で約９０分間放電し、プラズマ重合させ、約２μｍの厚
さを有する粘着性のあるポリシロキサン層を生成させた
。次に該−リシロキザン層を生成させた基板を３００℃
、３０分の加熱処理を行なって該ポリシロキサン層を流
動平坦化させた後、１×１０ クーロン／ａｎの電子ビ
ーノ・全基板２１−の７ＪＰリシロキザン層表面に照射
し、該ポリシロキザン層金（吠化させた。次にＣＴＩＦ
、１０２（５％）混合Ｊｆス會用いプラズマ全面ライト
エツチングを行ない（７） 樹脂層及び突起部の８ｉ０２ Ｊｆ４を除去し溝部のみ
に５ｉｏ２が埋め込まれた素子分離領域を得て、全体と
して平坦々シリコン基板を得ることが出来た。
基板をプラズマ重合装置に装入した。次にトリエチルシ
ランをモーマー圧力１２０ Ｐａ で該装置内に導入し
、印加電圧１５Ｗ１周波数１３．５６Ｍｌ１ｚの条件下
で約９０分間放電し、プラズマ重合させ、約２μｍの厚
さを有する粘着性のあるポリシロキサン層を生成させた
。次に該−リシロキザン層を生成させた基板を３００℃
、３０分の加熱処理を行なって該ポリシロキサン層を流
動平坦化させた後、１×１０ クーロン／ａｎの電子ビ
ーノ・全基板２１−の７ＪＰリシロキザン層表面に照射
し、該ポリシロキザン層金（吠化させた。次にＣＴＩＦ
、１０２（５％）混合Ｊｆス會用いプラズマ全面ライト
エツチングを行ない（７） 樹脂層及び突起部の８ｉ０２ Ｊｆ４を除去し溝部のみ
に５ｉｏ２が埋め込まれた素子分離領域を得て、全体と
して平坦々シリコン基板を得ることが出来た。
又８１０２ もゴミその他不純物のない良質のものであ
った。
った。
実施例３
実施例１と同様に８１０２１Ｍ’に形成したシリコン基
板をプラズマ重合装置に装入した。次にスチレンモノマ
ーをモノマー圧力３０Ｐａで該装置内に導入し、印加電
圧１５Ｗ、周波数１３．５６ ＭＨｚの条件下で１５分
間放電させた。その結果約１．８ ｉｔｍの厚さを有す
る粘着性のあるプリスチレン膜を生成させた。次に該ポ
リスチレン膜な生成させた基板を２０ｃｃのキシレン金
入れたメートクレープ中にキシし／ンには触れないよう
に装入し１００℃、６０分間の熱処理を行ない該ポリス
チレン膜金流動平坦化させた。次に１×１０ クーロン
、石のエレクトロンビーム全該、１９リスチレン膜全面
に照射し、硬化させた。次に実施例１とほぼ同様に０２
プラズマ、ＣＦプラズマ、０２プラズマ処理を行（８） なって５０μｎ１の溝部も５１０２層で埋め込せれた３
１′坦基板をイｑるととが出来た。寿」・・本実施例と
１１．較のためにオートクレーブにキシレンを入れスＶ
Ｃ同様のプロセスを行なったところ５０μｍのｎギ部全
てにはＳｉＯ２層が埋め込青れてい々かった。
板をプラズマ重合装置に装入した。次にスチレンモノマ
ーをモノマー圧力３０Ｐａで該装置内に導入し、印加電
圧１５Ｗ、周波数１３．５６ ＭＨｚの条件下で１５分
間放電させた。その結果約１．８ ｉｔｍの厚さを有す
る粘着性のあるプリスチレン膜を生成させた。次に該ポ
リスチレン膜な生成させた基板を２０ｃｃのキシレン金
入れたメートクレープ中にキシし／ンには触れないよう
に装入し１００℃、６０分間の熱処理を行ない該ポリス
チレン膜金流動平坦化させた。次に１×１０ クーロン
、石のエレクトロンビーム全該、１９リスチレン膜全面
に照射し、硬化させた。次に実施例１とほぼ同様に０２
プラズマ、ＣＦプラズマ、０２プラズマ処理を行（８） なって５０μｎ１の溝部も５１０２層で埋め込せれた３
１′坦基板をイｑるととが出来た。寿」・・本実施例と
１１．較のためにオートクレーブにキシレンを入れスＶ
Ｃ同様のプロセスを行なったところ５０μｍのｎギ部全
てにはＳｉＯ２層が埋め込青れてい々かった。
実施例４
実施例１と同様に８１０□層が形成されたシリコン基板
をプラズマ重合装置に入れトリメチルメトキシシランと
トリエチルシランと’ｔｌ’８０ＰａのＨＦ力で該装置
内に導入し、印加電圧１５ＷＸ周波数１３、５６ ＭＨ
ｚの条件で約１２０分間放電し、プラズマ重合させた。
をプラズマ重合装置に入れトリメチルメトキシシランと
トリエチルシランと’ｔｌ’８０ＰａのＨＦ力で該装置
内に導入し、印加電圧１５ＷＸ周波数１３、５６ ＭＨ
ｚの条件で約１２０分間放電し、プラズマ重合させた。
その結果常温では固体であ見４０℃で粘着恰を示すＩリ
シロキザン層をイ！＋ｆ？：、。
シロキザン層をイ！＋ｆ？：、。
次にこの基板をシクロヘキサンを５０σ入れたスートク
レープ中で８０℃３時間熱処理をして核、ｊｖリシロキ
サン層を流動平用化させた。オートクレ−ブから該基板
を取シ出した後、１００℃で３０分Ｍ 乾燥り、、Ｉ
Ｘ Ｉ Ｑ−３り一ロ７／ｌＪの１（子ビームを全面照
射し硬化させたＶ、ＣＨＦ、、１０２（５％）の反応ガ
スを用いて全面エツチングをした。その結果全ての溝が
５ＩＯ２で平坦に埋め込まれたシリコン基板がイ！Ｉら
れた。
レープ中で８０℃３時間熱処理をして核、ｊｖリシロキ
サン層を流動平用化させた。オートクレ−ブから該基板
を取シ出した後、１００℃で３０分Ｍ 乾燥り、、Ｉ
Ｘ Ｉ Ｑ−３り一ロ７／ｌＪの１（子ビームを全面照
射し硬化させたＶ、ＣＨＦ、、１０２（５％）の反応ガ
スを用いて全面エツチングをした。その結果全ての溝が
５ＩＯ２で平坦に埋め込まれたシリコン基板がイ！Ｉら
れた。
なお比較のためにオートン１ノーブによる溶剤（シクロ
ヘキザン）蒸気処理を行なわ外かった場合には幅１０μ
ｍ、５０μｍの婢は平坦に埋め込むことは出来なかった
。
ヘキザン）蒸気処理を行なわ外かった場合には幅１０μ
ｍ、５０μｍの婢は平坦に埋め込むことは出来なかった
。
（７）発明の効果
以上の説明から本発明に係る方法によれば高純度か樹脂
層形成して平坦化された良好な素子分離領域が形成され
る。更に又、凹凸基板の溝の幅が１０ムｍ以上のもので
も同一のグロセスで＃素子分離領域が形ｈν１される。
層形成して平坦化された良好な素子分離領域が形成され
る。更に又、凹凸基板の溝の幅が１０ムｍ以上のもので
も同一のグロセスで＃素子分離領域が形ｈν１される。
【図面の簡単な説明】
第１図から紀５図＋ｊ本発明に俤る方法を説明するだめ
の概略断面図である。 １・・・シリコン基板、２．２’・・・二酸化シリコン
層、３ 、４ 、５−・・溝幅そわそれａ ＋ １）
＋ ＣＩＩｍ（’ｃ≧１０）である荷、６，７・・・樹
脂層。 第１図 （１１）
の概略断面図である。 １・・・シリコン基板、２．２’・・・二酸化シリコン
層、３ 、４ 、５−・・溝幅そわそれａ ＋ １）
＋ ＣＩＩｍ（’ｃ≧１０）である荷、６，７・・・樹
脂層。 第１図 （１１）
Claims (1)
- １、凹凸形状の二酸化シリコン層會表面に有する基板上
に回転塗布法によって樹脂層を形成し、次に該樹脂層全
加熱せしめて硬化し、次いで全面をエツチングすること
によって平坦化した素子分離領域を基板に形成する方法
において；前記樹脂層をプラズマ重合によって形成し、
次に加熱処理又は加熱下で該樹脂を溶解しうる有機溶剤
蒸気に接触させることによって該樹脂層を流動、平坦化
せしめ、更に高温で加熱硬化せしめ、次に全面エツチン
グすることを４１にとする平坦化した素子分離領域を基
板に形成する方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10614582A JPS58223346A (ja) | 1982-06-22 | 1982-06-22 | 素子分離領域の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10614582A JPS58223346A (ja) | 1982-06-22 | 1982-06-22 | 素子分離領域の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58223346A true JPS58223346A (ja) | 1983-12-24 |
Family
ID=14426183
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10614582A Pending JPS58223346A (ja) | 1982-06-22 | 1982-06-22 | 素子分離領域の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58223346A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01290236A (ja) * | 1988-05-03 | 1989-11-22 | Internatl Business Mach Corp <Ibm> | 幅の広いトレンチを平坦化する方法 |
| US5294562A (en) * | 1993-09-27 | 1994-03-15 | United Microelectronics Corporation | Trench isolation with global planarization using flood exposure |
| US5387539A (en) * | 1992-06-18 | 1995-02-07 | Hyundai Electronics Industries Co., Ltd. | Method of manufacturing trench isolation |
-
1982
- 1982-06-22 JP JP10614582A patent/JPS58223346A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01290236A (ja) * | 1988-05-03 | 1989-11-22 | Internatl Business Mach Corp <Ibm> | 幅の広いトレンチを平坦化する方法 |
| US5387539A (en) * | 1992-06-18 | 1995-02-07 | Hyundai Electronics Industries Co., Ltd. | Method of manufacturing trench isolation |
| US5294562A (en) * | 1993-09-27 | 1994-03-15 | United Microelectronics Corporation | Trench isolation with global planarization using flood exposure |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0043458B1 (en) | Process for forming a metallurgy interconnection system | |
| US6132814A (en) | Method for curing spin-on-glass film utilizing electron beam radiation | |
| US6607991B1 (en) | Method for curing spin-on dielectric films utilizing electron beam radiation | |
| JP3262334B2 (ja) | 半導体ウエハーを処理する方法 | |
| EP0167854B1 (en) | Intermediate layer material of three-layer resist system and method of forming resist pattern | |
| US4568601A (en) | Use of radiation sensitive polymerizable oligomers to produce polyimide negative resists and planarized dielectric components for semiconductor structures | |
| US4732841A (en) | Tri-level resist process for fine resolution photolithography | |
| US5023204A (en) | Method of manufacturing semiconductor device using silicone protective layer | |
| JP2004273519A (ja) | トレンチ・アイソレーション構造の形成方法 | |
| JPS58223346A (ja) | 素子分離領域の形成方法 | |
| JPH0444741B2 (ja) | ||
| KR102310841B1 (ko) | 레지스트 리플로우 온도 향상을 위한 직류 중첩 경화 | |
| JP3501407B2 (ja) | 有機シリコーン系樹脂膜の形成方法、及び半導体装置の製造方法 | |
| JPS6360898B2 (ja) | ||
| JP3544358B2 (ja) | 下地段差平坦化方法および半導体装置の製造方法 | |
| EP0094247A1 (en) | A method of hardening resist material | |
| EP0204631A2 (en) | Semiconductor structures having polysiloxane leveling film | |
| JPH01307227A (ja) | 微細加工方法 | |
| KR0172529B1 (ko) | 반도체 소자의 에스.오.지막 형성방법 | |
| JPH0677176A (ja) | 珪素樹脂のパターン形成方法 | |
| JPH04263428A (ja) | 半導体装置の製造方法 | |
| JPS607962A (ja) | 樹脂硬化方法 | |
| JPH01296625A (ja) | 平坦化方法 | |
| JPH02230735A (ja) | 半導体装置の製造方法 | |
| JPS62189734A (ja) | ホトレジスト被膜の埋込方法 |