JPH01307227A - 微細加工方法 - Google Patents
微細加工方法Info
- Publication number
- JPH01307227A JPH01307227A JP13874088A JP13874088A JPH01307227A JP H01307227 A JPH01307227 A JP H01307227A JP 13874088 A JP13874088 A JP 13874088A JP 13874088 A JP13874088 A JP 13874088A JP H01307227 A JPH01307227 A JP H01307227A
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor substrate
- ladder
- etching
- silicone oligomer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 15
- 229920001296 polysiloxane Polymers 0.000 claims abstract description 23
- 239000004065 semiconductor Substances 0.000 claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 238000005530 etching Methods 0.000 claims abstract description 13
- 230000001681 protective effect Effects 0.000 claims abstract description 12
- 239000010410 layer Substances 0.000 claims abstract description 9
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 8
- 239000011229 interlayer Substances 0.000 claims abstract description 6
- 238000004519 manufacturing process Methods 0.000 abstract description 3
- 239000011521 glass Substances 0.000 description 6
- 238000010894 electron beam technology Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- YXFVVABEGXRONW-UHFFFAOYSA-N Toluene Chemical compound CC1=CC=CC=C1 YXFVVABEGXRONW-UHFFFAOYSA-N 0.000 description 3
- 238000010884 ion-beam technique Methods 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000003054 catalyst Substances 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 229920003217 poly(methylsilsesquioxane) Polymers 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- ZNQVEEAIQZEUHB-UHFFFAOYSA-N 2-ethoxyethanol Chemical compound CCOCCO ZNQVEEAIQZEUHB-UHFFFAOYSA-N 0.000 description 1
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- 101000650578 Salmonella phage P22 Regulatory protein C3 Proteins 0.000 description 1
- 239000006087 Silane Coupling Agent Substances 0.000 description 1
- 101001040920 Triticum aestivum Alpha-amylase inhibitor 0.28 Proteins 0.000 description 1
- 150000001298 alcohols Chemical class 0.000 description 1
- 239000003849 aromatic solvent Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 150000002148 esters Chemical class 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- -1 formic acid-tetramethylammonium hydroxide Chemical compound 0.000 description 1
- 229920006015 heat resistant resin Polymers 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002576 ketones Chemical class 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000002798 polar solvent Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920006268 silicone film Polymers 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の利用分野］
本発明は耐熱温度が高く、イオン線および電子線に対し
て優れた耐性を有するラダー型シリコーン・オリゴマー
の硬化膜を用いるＩＣ等の微細加工方法に関する。
て優れた耐性を有するラダー型シリコーン・オリゴマー
の硬化膜を用いるＩＣ等の微細加工方法に関する。
［従来の技術］
近年ＩＣ等の生産において、集積度はますます急速に高
まってきて、ＬＳＩあるいは超ＬＳＩなどと呼ばれる集
積回路素子が開発されつつある。
まってきて、ＬＳＩあるいは超ＬＳＩなどと呼ばれる集
積回路素子が開発されつつある。
この場合、絶縁膜としてポリイミド、スピンオングラス
、ＣＶＤ酸化ケイ素膜などが用いられてきた。しかし、
ポリイミドは、硬化に高温が必要であり、また皮膜が吸
湿性であるという欠点を有する。また、スピンオングラ
スは、硬化に高温が必要である上に、皮膜が割れ易いと
いう欠点を有する。更に、ＣＶＤ酸化ケイ素膜は、性能
は優れて゛ いるか、操作か煩雑であるばかりではなく
、皮膜を厚（するのに何度もＣＶＤｔ！０：繰り返さな
ければならない欠点かあった８ ［発明が解決しようとする課Ｍ１ 本願発明は、ドライエツチングにおいて下地の材料を完
全に防御できる絶縁膜を開発しようとして各神材料を検
討し、ラダー型シリコーン・オリゴマーかこの目的に適
していることを見出し、本発明に到達した。
、ＣＶＤ酸化ケイ素膜などが用いられてきた。しかし、
ポリイミドは、硬化に高温が必要であり、また皮膜が吸
湿性であるという欠点を有する。また、スピンオングラ
スは、硬化に高温が必要である上に、皮膜が割れ易いと
いう欠点を有する。更に、ＣＶＤ酸化ケイ素膜は、性能
は優れて゛ いるか、操作か煩雑であるばかりではなく
、皮膜を厚（するのに何度もＣＶＤｔ！０：繰り返さな
ければならない欠点かあった８ ［発明が解決しようとする課Ｍ１ 本願発明は、ドライエツチングにおいて下地の材料を完
全に防御できる絶縁膜を開発しようとして各神材料を検
討し、ラダー型シリコーン・オリゴマーかこの目的に適
していることを見出し、本発明に到達した。
１課題を解決するための手段］
すなわち１本願第１の発明は、ＩＣ構成要素を形成した
半導体基板上またはＩＣ構成要素に電気的に接続する配
線を形成した半導体基板上に、ラダー型シリコーン・オ
リゴマーの硬化膜を形成する工程と、その−上層にフォ
トレジストを塗布し、所望のパターンを形成する工程と
、上記レジストを保護膜として、ラダー型シリコーン・
オリゴマー硬化膜をエツチングして、所望のパターンを
形成するＬ程と、上記ラダー型シリコーン・オリゴマー
硬化膜を保護膜として、半導体基板を所望の形状にエツ
チング等の加工を行なう工程を順次行なうことを特徴と
する微細加工方法に関するものであり、さらに第２の発
明は、ＩＣ構成要素を形成した半導体基板上またはＩＣ
構成要素に電気的に接続する配線を形成した半導体基板
上に、ラダー型シリコーン・オリゴマーの硬化膜をＪＦ
Ｊ成する工程と、その上層にフォトレジストを塗布し。
半導体基板上またはＩＣ構成要素に電気的に接続する配
線を形成した半導体基板上に、ラダー型シリコーン・オ
リゴマーの硬化膜を形成する工程と、その−上層にフォ
トレジストを塗布し、所望のパターンを形成する工程と
、上記レジストを保護膜として、ラダー型シリコーン・
オリゴマー硬化膜をエツチングして、所望のパターンを
形成するＬ程と、上記ラダー型シリコーン・オリゴマー
硬化膜を保護膜として、半導体基板を所望の形状にエツ
チング等の加工を行なう工程を順次行なうことを特徴と
する微細加工方法に関するものであり、さらに第２の発
明は、ＩＣ構成要素を形成した半導体基板上またはＩＣ
構成要素に電気的に接続する配線を形成した半導体基板
上に、ラダー型シリコーン・オリゴマーの硬化膜をＪＦ
Ｊ成する工程と、その上層にフォトレジストを塗布し。
所望のパターンを形成する工程と、上記レジストを保護
膜として、ラダー型シリコーン・オリゴマー硬化膜をエ
ツチングして、所望のパターンを形成する工程と、上記
ラダー型シリコーン・オリゴマー硬化ｌｌｑを保護膜と
して半導体基板を所望の形状にエツチング等の加工を行
なう工程と、上記ラダー型シリコーン・オリゴマー硬化
膜を層間絶縁膜として上層の電気伝導膜を形成する工程
を順次行なうことを特徴とする微細加工方法に関するも
のである。
膜として、ラダー型シリコーン・オリゴマー硬化膜をエ
ツチングして、所望のパターンを形成する工程と、上記
ラダー型シリコーン・オリゴマー硬化ｌｌｑを保護膜と
して半導体基板を所望の形状にエツチング等の加工を行
なう工程と、上記ラダー型シリコーン・オリゴマー硬化
膜を層間絶縁膜として上層の電気伝導膜を形成する工程
を順次行なうことを特徴とする微細加工方法に関するも
のである。
［発明の詳細な説明１
本発明で使用する耐高エネルギー線用レジストは、ラダ
ー型シリコーン・オリゴマー（以下。
ー型シリコーン・オリゴマー（以下。
ＬＳＲと略す、）である、これは、オルガノシルセスキ
オキサンオリゴマーで、アルコール、エステル、ケトン
等の極性溶剤及びトルエン等の芳香族系溶剤に可溶であ
り、加熱によって縮合してラダー間の橋かけ構造のポリ
オルガノシルセスキオキサンになる熱硬化性樹脂である
。この硬化は加熱だけでなく、触媒の添加により低温、
短時間で行なうことができ、硬化されたＬＳＲは耐高エ
ネルギー線性、熱安定性が高く、通常の有機質の耐熱樹
脂より高い、例えば空気中で５００℃程度でも市川変化
がおきない性質を有する。
オキサンオリゴマーで、アルコール、エステル、ケトン
等の極性溶剤及びトルエン等の芳香族系溶剤に可溶であ
り、加熱によって縮合してラダー間の橋かけ構造のポリ
オルガノシルセスキオキサンになる熱硬化性樹脂である
。この硬化は加熱だけでなく、触媒の添加により低温、
短時間で行なうことができ、硬化されたＬＳＲは耐高エ
ネルギー線性、熱安定性が高く、通常の有機質の耐熱樹
脂より高い、例えば空気中で５００℃程度でも市川変化
がおきない性質を有する。
１、 Ｓ Ｒはこのほかに、電気的性質（耐電圧、耐ア
ーク性１体積固有抵抗などが高い）が優れているのでそ
のまま層間絶縁膜としても利用できること、Ｌ ５ Ｒ
の溶液は比較的低粘度であって、スピンコーティングが
出来、その結果書られる表面は平坦であって、半導体基
板上に各種の部品が組み込まれ、深い凹凸があってもス
ピンコーティングをするだけで一番凸部の部品を覆う様
に簡単に平坦にコーチずングされる。（スパッター、Ｃ
ＶＤ、ＰＶＤなどではこれらの絶縁をする場合に。
ーク性１体積固有抵抗などが高い）が優れているのでそ
のまま層間絶縁膜としても利用できること、Ｌ ５ Ｒ
の溶液は比較的低粘度であって、スピンコーティングが
出来、その結果書られる表面は平坦であって、半導体基
板上に各種の部品が組み込まれ、深い凹凸があってもス
ピンコーティングをするだけで一番凸部の部品を覆う様
に簡単に平坦にコーチずングされる。（スパッター、Ｃ
ＶＤ、ＰＶＤなどではこれらの絶縁をする場合に。
コーナーの部分の絶縁を完全にするために必要以上の厚
みの絶縁膜（例えばＳ ｉ Ｏｘ ）をつけなければな
らない、） このため、アルミニウム蒸着などによる配線もきわめて
効率的にできる。さらに、１． Ｓ Ｒは低温（２００
〜２５０℃程度）で充分硬化出来る。また、触媒１例え
ばギ酸−水酸化テトラメチルアンモニウム系を使用して
硬化するときは、９０℃。
みの絶縁膜（例えばＳ ｉ Ｏｘ ）をつけなければな
らない、） このため、アルミニウム蒸着などによる配線もきわめて
効率的にできる。さらに、１． Ｓ Ｒは低温（２００
〜２５０℃程度）で充分硬化出来る。また、触媒１例え
ばギ酸−水酸化テトラメチルアンモニウム系を使用して
硬化するときは、９０℃。
２時間程度で硬化が完了し、硬化膜は４００〜５００℃
程度の耐熱性を有しているため、絶縁膜として、耐熱性
の低い部品を組み込まれたＩＣであっても効率よく加工
することができる。
程度の耐熱性を有しているため、絶縁膜として、耐熱性
の低い部品を組み込まれたＩＣであっても効率よく加工
することができる。
特に、本発明の主たる目的であるドライエツチングの防
護膜としての作用は、ＬＳＲ−硬化膜にはシリコーン含
有量が大きいため、゛電子線、あるいはイオン線のごと
き高エネルギー線に対する抵抗力が大で、通常のフォト
レジストの下にＬＳＲ−硬化膜をおくだけでほとんど完
全に下地の材料を保護できる。この場合、膜厚は溶液濃
度により自由に選べるが、０．５〜５μｍ位が望ましい
。
護膜としての作用は、ＬＳＲ−硬化膜にはシリコーン含
有量が大きいため、゛電子線、あるいはイオン線のごと
き高エネルギー線に対する抵抗力が大で、通常のフォト
レジストの下にＬＳＲ−硬化膜をおくだけでほとんど完
全に下地の材料を保護できる。この場合、膜厚は溶液濃
度により自由に選べるが、０．５〜５μｍ位が望ましい
。
金属・セラミックス等に対する接着力は強いので、その
ままコーティングして良いが、ガラス等がある場合には
、予めシランカップリング剤で処理してからコーティン
グすれば完全に接着できる。Ｌ Ｓ Ｉの硬化膜のエツ
チングには、Ｓ ｉ Ｏｔのドライまたは湿式のエッチ
ャントを使用すれば良い。
ままコーティングして良いが、ガラス等がある場合には
、予めシランカップリング剤で処理してからコーティン
グすれば完全に接着できる。Ｌ Ｓ Ｉの硬化膜のエツ
チングには、Ｓ ｉ Ｏｔのドライまたは湿式のエッチ
ャントを使用すれば良い。
使用できるＬＳＲは現在グラスレジン（ＧｌａｓｓＲｅ
ｓｉｎｌ＜米国オーエンス・イリノイス（Ｏｖｅｎｓ−
１１１ｉｎｎｉｓ１社の商品名〉があり、これが使用で
きる。
ｓｉｎｌ＜米国オーエンス・イリノイス（Ｏｖｅｎｓ−
１１１ｉｎｎｉｓ１社の商品名〉があり、これが使用で
きる。
半導体としては、シリコーンのみならず化合物半導体、
例えばＧ ａ ｐ 、 Ｇ ａ Ａ ｓ 、 Ｉ ｎ
Ｐ 。
例えばＧ ａ ｐ 、 Ｇ ａ Ａ ｓ 、 Ｉ ｎ
Ｐ 。
ｆ ｎＡｓなどに適用できる。
［実施例１
以下、これを具体的にした実施例について説明する。
（実施例１）
ＬＳＲとして、 Ｇｌａｓｓ Ｒｐｓｉｎ、ｆｉｌ！９
５０ （Ｏｗｅｎｓ−１１１ｉｎｏｉｓ社商品名）を用
いた。３ｆＩ［Ｃ部品を形成したシリコーン基板にスビ
ンヅーを用いてＧＩＦＩＳＳ Ｒｒ：ｓｉｎのセロソル
ブアセデート３５％溶液を塗布し、乾燥した結県１５μ
ｍの厚さの膜を得た７これを２２０℃で３０分間硬化さ
せたが表面は゛ト滑であった。このうえに、通常のフォ
トレジストを０．８ａｍ塗布し、パターンを形成さゼた
。ついで、Ｇｌａｓｓ Ｒａ＋ｑｉｎ硬化膜をＣＦ４ガ
スによって、ドライエツチングし、パターンを形成させ
た後、フォトレジストを剥離した。このＧｌａｓｓＲｅ
ｓｉｎを保護マスクとしてＣＦ、と塩素の混合ガスで電
子線を用いて下地のシリコーンｌｉをドライエツチング
した結果、サイドエッチもなく幅５μｍ、深さｌＯμｒ
ｎのトレンチが形成された。
５０ （Ｏｗｅｎｓ−１１１ｉｎｏｉｓ社商品名）を用
いた。３ｆＩ［Ｃ部品を形成したシリコーン基板にスビ
ンヅーを用いてＧＩＦＩＳＳ Ｒｒ：ｓｉｎのセロソル
ブアセデート３５％溶液を塗布し、乾燥した結県１５μ
ｍの厚さの膜を得た７これを２２０℃で３０分間硬化さ
せたが表面は゛ト滑であった。このうえに、通常のフォ
トレジストを０．８ａｍ塗布し、パターンを形成さゼた
。ついで、Ｇｌａｓｓ Ｒａ＋ｑｉｎ硬化膜をＣＦ４ガ
スによって、ドライエツチングし、パターンを形成させ
た後、フォトレジストを剥離した。このＧｌａｓｓＲｅ
ｓｉｎを保護マスクとしてＣＦ、と塩素の混合ガスで電
子線を用いて下地のシリコーンｌｉをドライエツチング
した結果、サイドエッチもなく幅５μｍ、深さｌＯμｒ
ｎのトレンチが形成された。
（実施例２）
基板上に各１１１Ｇ部品を形成したシリコーン基板上に
Ｇｌａｓｓ Ｒｅ５ｉｎ Ｇ ｎ ６５０の２．０ｇｍ
の硬化膜を形成させ、ＣＦ、でエツチングし、Ｇｌａｓ
ｓＲｅｓｉｎのパターンをそのまま層間絶縁膜としてＩ
ＣＩＩＩ成部品をアルミニウム蒸着で配線をした。
Ｇｌａｓｓ Ｒｅ５ｉｎ Ｇ ｎ ６５０の２．０ｇｍ
の硬化膜を形成させ、ＣＦ、でエツチングし、Ｇｌａｓ
ｓＲｅｓｉｎのパターンをそのまま層間絶縁膜としてＩ
ＣＩＩＩ成部品をアルミニウム蒸着で配線をした。
Ｇｌａｓｓ Ｒｅ５ｉｎは絶縁性も充分あって、高エネ
ルギー線防御のみならず、絶縁膜とし゛Ｃ使用できるこ
とが分かった。
ルギー線防御のみならず、絶縁膜とし゛Ｃ使用できるこ
とが分かった。
［発明の効果］
本発明によれば、Ｌ Ｓ Ｉは低温で硬化するにもかか
わらず、その耐熱温度が高いこと、電子線あるいはイオ
ン線に対する耐性が大きいこと、および電気的特性が優
れていることなどの特徴を用いて、エツチング等の保護
マスク、あるいは層間絶縁膜として使用することによっ
て半導体装置の微細加工効率を向上せしめ、その工程を
簡略化し、また電気的特性に優れた信頼性の高い半導体
装置を製造し得る方法を提供するものである。
わらず、その耐熱温度が高いこと、電子線あるいはイオ
ン線に対する耐性が大きいこと、および電気的特性が優
れていることなどの特徴を用いて、エツチング等の保護
マスク、あるいは層間絶縁膜として使用することによっ
て半導体装置の微細加工効率を向上せしめ、その工程を
簡略化し、また電気的特性に優れた信頼性の高い半導体
装置を製造し得る方法を提供するものである。
Claims (2)
- （１）ＩＣ構成要素を形成した半導体基板上またはＩＣ
構成要素に電気的に接続する配線を形成した半導体基板
上に、ラダー型シリコーン・オリゴマーの硬化膜を形成
する工程と、その上層にフォトレジストを塗布し、所望
のパターンを形成する工程と、上記レジストを保護膜と
して、ラダー型シリコーン・オリゴマー硬化膜をエッチ
ングして、所望のパターンを形成する工程と、上記ラダ
ー型シリコーン・オリゴマー硬化膜を保護膜として、半
導体基板を所望の形状にエッチング等の加工を行なう工
程を順次行なうことを特徴とする微細加工方法。 - （２）ＩＣ構成要素を形成した半導体基板上またはＩＣ
構成要素に電気的に接続する配線を形成した半導体基板
上に、ラダー型シリコーン・オリゴマーの硬化膜を形成
する工程と、その上層にフォトレジストを塗布し、所望
のパターンを形成する工程と、上記レジストを保護膜と
して、ラダー型シリコーン・オリゴマー硬化膜をエッチ
ングして、所望のパターンを形成する工程と、上記ラダ
ー型シリコーン・オリゴマー硬化膜を保護膜として半導
体基板を所望の形状にエッチング等の加工を行なう工程
と、上記ラダー型シリコーン・オリゴマー硬化膜を層間
絶縁膜として上層の電気伝導膜を形成する工程を順次行
なうことを特徴とする微細加工方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13874088A JPH01307227A (ja) | 1988-06-06 | 1988-06-06 | 微細加工方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13874088A JPH01307227A (ja) | 1988-06-06 | 1988-06-06 | 微細加工方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01307227A true JPH01307227A (ja) | 1989-12-12 |
Family
ID=15229067
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13874088A Pending JPH01307227A (ja) | 1988-06-06 | 1988-06-06 | 微細加工方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01307227A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5023204A (en) * | 1988-01-21 | 1991-06-11 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing semiconductor device using silicone protective layer |
| WO1998032162A1 (fr) * | 1997-01-21 | 1998-07-23 | Matsushita Electric Industrial Co., Ltd. | Procede de formation de configuration |
-
1988
- 1988-06-06 JP JP13874088A patent/JPH01307227A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5023204A (en) * | 1988-01-21 | 1991-06-11 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing semiconductor device using silicone protective layer |
| WO1998032162A1 (fr) * | 1997-01-21 | 1998-07-23 | Matsushita Electric Industrial Co., Ltd. | Procede de formation de configuration |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5693565A (en) | Semiconductor chips suitable for known good die testing | |
| US5145723A (en) | Process for coating a substrate with silica | |
| US5780163A (en) | Multilayer coating for microelectronic devices | |
| JP3276963B2 (ja) | 誘電体フィルムを基盤上に形成する方法 | |
| EP0026967B1 (en) | A method of manufacturing a semiconductor device using a thermosetting resin film | |
| JPS5843453A (ja) | ポリイミド材料の食刻方法 | |
| US6268262B1 (en) | Method for forming air bridges | |
| EP0025261A1 (en) | A method of manufacturing a semiconductor device | |
| US3447975A (en) | Bilayer protective coating for exposed p-n junction surfaces | |
| JPH01307227A (ja) | 微細加工方法 | |
| US5024969A (en) | Hybrid circuit structure fabrication methods using high energy electron beam curing | |
| KR940010494B1 (ko) | 플라즈마법에 의한 스핀-온-글래스의 경화 및 표면 안정화법 및 이러한 방법으로 제조한 제품 | |
| WO2004107398A2 (en) | Semiconductor device with an air gap formed using a photosensitive material | |
| US20190393084A1 (en) | Method Utilizing Thermal Decomposition Material To Relax Queue Time Control | |
| EP0265619B1 (en) | Planarization through silylation | |
| JPH02103052A (ja) | 微細加工方法 | |
| JPH09241518A (ja) | 樹脂組成物および多層配線形成方法 | |
| JPS62290139A (ja) | 耐熱樹脂組成物 | |
| KR970053163A (ko) | 반도체 소자의 본딩 패드 형성방법 | |
| JPS6256956A (ja) | 耐熱性絶縁パタ−ンの製造方法 | |
| EP0204631A2 (en) | Semiconductor structures having polysiloxane leveling film | |
| JPS6329951A (ja) | 微細配線パタ−ン形成法 | |
| JPH0337987B2 (ja) | ||
| JPS58223346A (ja) | 素子分離領域の形成方法 | |
| EP0588577A2 (en) | Hermetically sealed integrated circuits |