KR970053163A - 반도체 소자의 본딩 패드 형성방법 - Google Patents

반도체 소자의 본딩 패드 형성방법 Download PDF

Info

Publication number
KR970053163A
KR970053163A KR1019950048284A KR19950048284A KR970053163A KR 970053163 A KR970053163 A KR 970053163A KR 1019950048284 A KR1019950048284 A KR 1019950048284A KR 19950048284 A KR19950048284 A KR 19950048284A KR 970053163 A KR970053163 A KR 970053163A
Authority
KR
South Korea
Prior art keywords
film
thickness
forming
predetermined
photoresist
Prior art date
Application number
KR1019950048284A
Other languages
English (en)
Other versions
KR0179558B1 (ko
Inventor
박상훈
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019950048284A priority Critical patent/KR0179558B1/ko
Publication of KR970053163A publication Critical patent/KR970053163A/ko
Application granted granted Critical
Publication of KR0179558B1 publication Critical patent/KR0179558B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material

Abstract

본 발명은 반도체 소자의 제조공정에서 와이어 본딩을 위한 본딩패드 형성방법을 제공하는 것을 목적으로 한다.
이와 같은 목적을 달성하기 위한 본딩 패드 형성방법은 소정의 단위 셀 및 배선 등이 형성된 반도체 기판 상부에 소정의 층간 절연용 산화막이 형성된 반도체 소자에 있어서, 상기 산화막 위에 소정 두께의 본딩 패드용 Al-Cu 합금막을 형성하는 단계; Al-Cu 합금막 위에 알루미늄 막을 형성하는 단계; 상기 알루미늄 막 위에 반사방지막을 형성하는 단계; 반사방지막 위에 보호막을 형성하는 단계; 보호막 위에 감광막을 소정 두께로 도포한 다음, 감광막 마스크 패턴을 형성하는 단계; 노출된 보호막을 소정 두께만큼 남긴 상태로 식각하는 단계; 실리콘 이온을 소정의 에너지로서 소정양만큼 알루미늄막 내에 이온주입하는 단계; 감광막을 식각장벽으로 하여 실리콘 이온이 주입된 알루미늄 합금막을 노출시키는 단계; 감광막을 제거하고 열처리하는 단계를 포함하는 것을 특징으로 한다.

Description

반도체 소자의 본딩 패드 형성방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 실시예에 따른 본딩 패드의 형성방법을 설명하기 위한 공정 흐름도.

Claims (10)

  1. 소정의 단위 셀 및 배선 등이 형성된 반도체 기판 상부에 소정의 층간 절연용 산화막이 형성된 반도체 소자에 있어서, 상기 산화막 위에 소정 두께의 본딩 패드용 Al-Cu 합금막을 형성하는 단계; Al-Cu 합금막 위에 알루미늄 막을 형성하는 단계; 상기 알루미늄 막 위에 반사방지막을 형성하는 단계; 상기 반사방지막 위에 보호막을 형성하는 단계; 보호막 위에 감광막을 소정 두께로 도포한 다음, 감광막 마스크 패턴을 형성하는 단계; 노출된 보호막을 소정 두께만큼 남긴 상태로 식각하는 단계; 실리콘 이온을 소정의 에너지로서 소정양만큼 알루미늄 막 내에 이온주입하는 단계; 상기 감광막을 식각장벽으로 하여 실리콘 이온이 주입된 알루미늄 합금막을 노출시키는 단계; 감광막을 제거하고 열처리하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 본딩패드 형성방법.
  2. 제1항에 있어서, 상기 Al-Cu 합금막의 두께는 8,000 내지 10,000Å 범위인 것을 특징으로 하는 반도체 소자의 본딩패드 형성방법.
  3. 제1항에 있어서, 알루미늄막의 두께는 800 내지 1,000Å 범위인 것을 특징으로 하는 반도체 소자의 본딩패드 형성방법.
  4. 제1항에 있어서, 상기 반사방지막의 두께는 200 내지 400Å 범위인 것을 특징으로 하는 반도체 소자의 본딩패드 형성방법.
  5. 제1항에 있어서, 상기 보호층의 산화막 두께는 2,000 내지 4,000Å 범위인 것을 특징으로 하는 반도체 소자의 본딩패드 형성방법.
  6. 제1항에 있어서, 상기 보호층의 질화막 두께는 3,000 내지 8,000Å 범위인 것을 특징으로 하는 반도체 소자의 본딩패드 형성방법.
  7. 제1항 또는 제5항에 있어서, 상기 이온주입단계전 보호막의 식각시 남겨지는 산화막의 두께는 100 내지 300Å 범위인 것을 특징으로 하는 반도체 소자의 본딩패드 형성방법.
  8. 제1항에 있어서, 상기 감광막의 두께는 18,000 내지 32,000Å 범위인 것을 특징으로 하는 반도체 소자의 본딩패드 형성방법.
  9. 제1항에 있어서, 상기 실리콘 이온의 주입조건은 50 내지 150KeV의 이온주입 에너지, 1×1014내지 1×1019원자/cm2의 주입량인 것을 특징으로 하는 반도체 소자의 본딩패드 형성방법.
  10. 제1항에 있어서, 상기 열처리 조건은 400 내지 450℃의 온도와 질소 분위기에서 30 내지 60분 동안인 것을 특징으로 하는 반도체 소자의 본딩패드 형성방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950048284A 1995-12-11 1995-12-11 반도체 소자의 본딩 패드 형성방법 KR0179558B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950048284A KR0179558B1 (ko) 1995-12-11 1995-12-11 반도체 소자의 본딩 패드 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950048284A KR0179558B1 (ko) 1995-12-11 1995-12-11 반도체 소자의 본딩 패드 형성방법

Publications (2)

Publication Number Publication Date
KR970053163A true KR970053163A (ko) 1997-07-29
KR0179558B1 KR0179558B1 (ko) 1999-04-15

Family

ID=19438981

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950048284A KR0179558B1 (ko) 1995-12-11 1995-12-11 반도체 소자의 본딩 패드 형성방법

Country Status (1)

Country Link
KR (1) KR0179558B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030052809A (ko) * 2001-12-21 2003-06-27 동부전자 주식회사 반도체소자의 제조방법
KR100542943B1 (ko) * 1998-12-30 2006-05-09 주식회사 하이닉스반도체 반도체 소자의 리페어 식각 방법

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100943495B1 (ko) * 2007-12-26 2010-02-22 주식회사 동부하이텍 반도체 소자의 제조 방법
KR101375707B1 (ko) * 2012-11-27 2014-03-19 앰코 테크놀로지 코리아 주식회사 구리 본딩 패드 구조 및 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100542943B1 (ko) * 1998-12-30 2006-05-09 주식회사 하이닉스반도체 반도체 소자의 리페어 식각 방법
KR20030052809A (ko) * 2001-12-21 2003-06-27 동부전자 주식회사 반도체소자의 제조방법

Also Published As

Publication number Publication date
KR0179558B1 (ko) 1999-04-15

Similar Documents

Publication Publication Date Title
KR970053163A (ko) 반도체 소자의 본딩 패드 형성방법
US5654576A (en) Post-titanium nitride mask ROM programming method and device manufactured thereby
KR970072095A (ko) 반도체 소자의 본딩 패드 형성방법
KR100224588B1 (ko) 반도체 소자의 본딩 패드 형성방법
KR980005805A (ko) 반도체 소자의 금속층간 절연막 형성방법
KR100315526B1 (ko) 반도체소자의금속배선형성방법
KR960042961A (ko) 반도체 소자의 확산방지층 형성방법
KR970052324A (ko) 반도체 소자의 콘택 저항 감소 방법
KR0139570B1 (ko) 금속배선층 및 배선간 절연층 형성방법
KR970053202A (ko) 반도체 소자의 금속 패드 형성방법
JPH0492425A (ja) 半導体装置の製造方法
KR890002306B1 (ko) 이중 절연 구조를 가진 이중 금속 배선공정방법
JPS59108317A (ja) 電極配線形成法
KR100192168B1 (ko) 반도체 소자의 다층 금속 배선 형성방법
KR0141943B1 (ko) 반도체소자의 제조방법
KR950009923A (ko) 반도체 장치의 저장전극 제조방법
KR950034439A (ko) 반도체 소자의 금속배선 제조방법
KR970052509A (ko) 반도체 소자의 금속 배선 방법
KR970052896A (ko) 반도체 장치의 제조 방법
KR970053540A (ko) 반도체 소자의 금속배선 제조방법
KR970067700A (ko) 반도체 소자 제조 방법
Richman Last-stage programming of semiconductor integrated circuits by ion implantation
KR970030535A (ko) 반도체 소자의 본딩패드 형성방법
KR970003631A (ko) 반도체 소자의 층간절연막 형성방법
JPH03289171A (ja) Ｍｏｓ型トランジスタの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20051021

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee