KR100224588B1 - 반도체 소자의 본딩 패드 형성방법 - Google Patents
반도체 소자의 본딩 패드 형성방법 Download PDFInfo
- Publication number
- KR100224588B1 KR100224588B1 KR1019950069582A KR19950069582A KR100224588B1 KR 100224588 B1 KR100224588 B1 KR 100224588B1 KR 1019950069582 A KR1019950069582 A KR 1019950069582A KR 19950069582 A KR19950069582 A KR 19950069582A KR 100224588 B1 KR100224588 B1 KR 100224588B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- forming
- alloy film
- amorphous silicon
- semiconductor substrate
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 27
- 238000000034 method Methods 0.000 title claims abstract description 24
- 229910045601 alloy Inorganic materials 0.000 claims abstract description 29
- 239000000956 alloy Substances 0.000 claims abstract description 29
- 229910018182 Al—Cu Inorganic materials 0.000 claims abstract description 18
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 229910017758 Cu-Si Inorganic materials 0.000 claims abstract description 12
- 229910017931 Cu—Si Inorganic materials 0.000 claims abstract description 12
- 230000001681 protective effect Effects 0.000 claims abstract description 10
- 239000011229 interlayer Substances 0.000 claims abstract description 9
- 238000005530 etching Methods 0.000 claims abstract description 6
- 239000010410 layer Substances 0.000 claims description 6
- 150000004767 nitrides Chemical class 0.000 claims description 6
- 238000002161 passivation Methods 0.000 claims description 3
- 239000012299 nitrogen atmosphere Substances 0.000 claims description 2
- 238000010438 heat treatment Methods 0.000 claims 1
- 238000000059 patterning Methods 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 abstract description 2
- 239000002184 metal Substances 0.000 description 11
- 229910052751 metal Inorganic materials 0.000 description 11
- WPPDFTBPZNZZRP-UHFFFAOYSA-N aluminum copper Chemical compound [Al].[Cu] WPPDFTBPZNZZRP-UHFFFAOYSA-N 0.000 description 2
- 239000012298 atmosphere Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 229910000676 Si alloy Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000003667 anti-reflective effect Effects 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000000376 reactant Substances 0.000 description 1
- 238000006748 scratching Methods 0.000 description 1
- 230000002393 scratching effect Effects 0.000 description 1
- 238000009966 trimming Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/02165—Reinforcing structures
- H01L2224/02166—Collar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
Abstract
본 발명은 반도체 소자의 제조공정에서 와이어 본딩을 위한 본딩 패드 형성방법을 개시한다. 개시된 본 발명은, 소정의 단위 셀 및 배선 등이 형성된 반도체 기판 상부에 소정의 층간 절연용 산화막을 형성하는 단계와, 상기 반도체 기판 결과물의 소정 부분이 오픈되도록 층간 절연용 산화막을 식각하여 콘택홀을 형성하는 단계와, 상기 노출된 반도체 기판과 콘택되도록 결과물 상부에 본딩 패드용 Al-Cu 합금막을 형성하는 단계와, Al-Cu 합금막 위에 난반사 방지용 비정질 실리콘막을 형성하는 단계와, 상기 비정질 실리콘막 상부에 보호막을 형성하는 단계와, 상기 보호막이 형성된 반도체 소자를 열처리하여 상기 비정질실리콘과 Al-Cu 합금막 사이에 Al-Cu-Si 합금막을 형성하는 단계 및 상기 Al-Cu-Si 합금막이 노출되도록 보호막을 식각하는 단계를 포함하는 것을 특징으로 한다.
Description
제1도 (a) 및 (b)는 종래의 반도체 소자의 본딩패드 형성방법을 설명하기 위한 도면
제2도는 (a) 내지 (c)는 본 발명의 실시예에 따른 본딩 패드의 형성방법을 설명하기 위한 공정 흐름도.
* 도면의 주요부분에 대한 부호의 설명
11 : 반도체 기판 12 : 층간 절연용 산화막
13 : Al-Cu합금막으로 된 금속 패드막 14 : 비정질 실리콘막
15 : 플라즈마 보조 산화막 16 : 플라즈마 보조 질화막
17 : Al-Cu-Si 합금막
본 발명은 반도체 소자의 본딩 패드 형성방법에 관한 것으로, 보다 구체적으로는, 본딩 패드 표면에 자연 산화막이 발생됨을 억제할 수 있는 반도체 소자의 본딩 패드 형성방법에 관한 것이다.
일반적으로 집적회로는 반도체 기판의 예정된 부분에 불순물의 선택적 도입공정, 절연층과 도전층을 적층하는 공정 및 금속 배선을 형성하는 공정등이 차례로 실행되어 완성된다.
이와같이 하여 형성된 집적회로 칩은 조립공정으로 보내져서 칩절단, 칩부착, 와이어 본딩, 몰드, 포밍, 트림공정 등의 순서로 진행하여 각각의 IC를 형성한다.
이때, 조립 공정 이전, 반도체 칩의 오염이나, 금속 배선의 손상을 방지하기 위하여 기판, 즉 웨이퍼 상부에 보호막(Passivation layer)를 덮어주어야 한다.
첨부한 도면 제1도 (a) 및 (b)는 종래의 보호막이 구비된 본딩 패드를 보여주는 도면으로서, 도면을 참조하여, 본딩 패드의 형성 과정을 설명하기로 한다.
먼저, 제1(a)도에 도시된 바와 같이, 모스 트랜지스터와 같은 기본적인 구성요소들이 형성된 반도체 기판(1)상에 절연막(2)을 형성하고, 반도체 기판(1) 결과물의 소정 부분이 노출될 수 있도록 절연막(2)내에 콘택홀을 형성한다. 다음으로, 콘택홀 내에 금속 패드막(3), 예를 들면, 알루미늄-구리의 합금막을 5000 내지 10000Å 두께로 증착한 다음, 이후 금속 패드 패턴을 형성하기 위한 감광막의 노광시 난반사에 의한 노치(notch)를 방지하기 위하여 TiN으로 된 반사 방지막(4)을 증착한다. 이어서, 반사 방지막(4)과 상기 금속 패드막(3)을 식각하여 본딩 패드(6)를 형성한다.
그리고나서, 제1(b)도에 도시된 바와 같이, 본딩 패드(6)가 형성된 결과물 상부에 본딩 패드(6)의 오염 및 긁힘을 방지하기 위하여 보호막(5)을 형성한다.
그다음, 이후 패키지 공정시 와이어 본딩을 위하여, 본딩 패드(6) 표면, 바람직하게는 금속 패드막(3) 부분이 노출되도록 보호막(6) 및 반사 방지막(4)을 소정 부분 식각한다.
그러나, 상기 알루미늄-구리(Al-Cu) 합금막으로 본딩 패드는 패키지 완료시까지 대기 중에 노출된 상태로 있게 된다. 이로 인하여 상기 본딩 패드 표면에는 대기중의 산소와 수분으로 인하여 약 50 내지 100Å 정도의 자연 산화막(Native Oxide : 도시되지 않음)이 성장하게 되는데, 이러한 자연 산화막은 와이어 본딩 불량을 일으키는 주요한 원인이 되는 문제점이 있었다.
따라서, 본 발명의 목적은 본딩 패드 상부에 자연 산화막이 형성되는 것을 억제시킬 수 있는 반도체 소자의 본딩 패드 형성방법을 제공하기 위한 것이다.
상기한 본 발명의 목적을 달성하기 위하여, 본 발명은, 소정의 단위 셀 및 배선 등이 형성된 반도체 기판 상부에 소정의 층간 절연용 산화막을 형성하는 단계와, 상기 반도체 기판 결과물의 소정 부분이 오픈되도록 층간 절연용 산화막을 식각하여 콘택홀을 형성하는 단계와, 상기 노출된 반도체 기판과 콘택되도록 결과물 상부에 본딩 패드용 Al-Cu 합금막을 형성하는 단계와, Al-Cu 합금막 위에 난반사 방지용 비정질 실리콘막을 형성하는 단계와, 상기 비정질 실리콘막 상부에 보호막을 형성하는 단계와, 상기 보호막이 형성된 반도체 소자를 열처리하여 상기 비정질 실리콘과 Al-Cu 합금막 사이에 Al-Cu-Si 합금막을 형성하는 단계 및 상기 Al-Cu-Si 합금막이 노출되도록 보호막을 식각하는 단계를 포함하는 것을 특징으로 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명한다.
첨부한 도면 제2도 (a) 내지 (c)는 본 발명의 실시예에 따른 본딩 패드 형성방법을 설명하기 위한 도면이다.
먼저, (a)도면에 도시한 바와 같이, 소정의 단위 셀 및 배선 등이 형성된 반도체 기판(11) 상부에 소정의 층간 절연용 산화막(12)을 형성한다음, 반도체 기판(11)의 소정 부분이 오픈되도록 층간 질연용 산화막(12)을 식각하여 콘택홀을 형성한다. 그 다음, 노출된 반도체 기판과 콘택되도록 5,000 내지 10,000Å 두께로 Al-Cu 합금막으로 된 금속 패드막(13)을 형성한다. 이어서, 금속 패드막(13) 위에 난반사 방지용으로 비정질 실리콘막(14)을 300 내지 1000Å 범위의 두께로 증착한다. 그후, 비정질 실리콘막(14) 상부에 공지의 포토리소그라피 공정에 의하여 감광막 마스크(미도시)를 형성하여 노출된 비정질 실리콘막(14), 금속 패드막(13)을 순차적으로 제거하므로써, 본딩패드를 형성한다.
그후, 제2(b)도에 도시된 바와 같이, 전체 구조물 상부에 본딩 패드를 보호하기 위하여 보호막인 플라즈마 보조 산화막(15)과 플라즈마 보조 질화막(16)을 각각 1,000 내지 3,000Å, 3,000 내지 6,000Å 범위의 두께로 순차적으로 적층한다.
이어서, 제2(c)도에 도시된 바와 같이, 상기 시편을 약 400 내지 500℃의 온도에서 질소 분위기로 약 30분 내지 60분정도 열처리하여 Al-Cu 합금막으로 된 금속 패드막(13)과 비정질 실리콘막(14)을 반응시켜, 상기 금속 패드막(13)과 비정질 실리콘막(14) 사이에 Al-Cu-Si 합금막(17)을 형성한다. 이때, 상기Al-Cu-Si 합금막(17)은 자연 산화막의 성장을 약 30Å 이하로 억제시키는 효과가 있다.
그후, 도면에 제시된 바와 같이, 본딩 패드 표면, 바람직하게는 Al-Cu-Si 합금막(17)의 표면이 노출될 수 있도록 플라즈마 보조 산화막(15)과 플라즈마 보조 질화막(16)을 식각한다. 여기서, 미설명 도면 부호 18은 패드 오픈 영역을 나타낸다.
이상에서 설명한 바와 같이, 본 발명에 의하면, Al-Cu 합금막 상부에 난반사 방지막인 비정질 실리콘막을 형성하고, 열처리하여 난반사 방지막인 비정질 실리콘막과 Al-Cu 합금막 사이에 이것들의 반응물인 Al-Cu-Si 합금막을 형성한 다음, 본딩 패드 오픈시, Al-Cu-Si 합금막이 오픈되도록 한다.
이에따라, 본딩 패드를 대기중에 노출시켜도 자연산화막이 형성되는 것을 억제시킬 수 있다. 따라서, 본 발명의 방법은 반도체 장치의 제조 수율 및 신뢰성을 향상시키는 효과를 제공한다.
여기에서는 본 발명의 특정 실시예에 대해서 설명하고 도시하였지만, 당업자에 의하여 이에 대한 수정과 변형을 할 수 있다. 따라서, 이하, 특허청구의 범위는 본 발명의 진정한 사상과 범위에 속하는 한 모든 수정과 변형을 포함하는 것으로 이해할 수 있다.
Claims (7)
- 소정의 단위 셀 및 배선 등이 형성된 반도체 기판 상부에 소정의 층간 절연용 산화막을 형성하는 단계, 상기 반도체 기판 결과물의 소정 부분이 오픈되도록 층간 절연용 산화막을 식각하여 콘택홀을 형성하는 단계, 상기 노출된 반도체 기판과 콘택되도록 결과물 상부에 본딩 패드용 Al-Cu 합금막을 형성하는 단계, Al-Cu 합금막 위에 난반사 방지용 비정질 실리콘막을 형성하는 단계, 상기Al-Cu 합금막과 비정질 실리콘막을 소정 부분 패터닝하는 단계, 상기 결과물 상부에 보호막을 형성하는 단계, 상기 보호막이 형성된 반도체 소자를 열처리하여 상기 비정질실리콘과 Al-Cu 합금막 사이에 Al-Cu-Si 합금막을 형성하는 단계, 및 상기 Al-Cu-Si 합금막이 노출되도록 보호막을 식각하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 본딩패드 형성방법.
- 제1항에 있어서, 상기 Al-Cu 합금막은 5,000 내지 10,000Å 두께로 형성되는 것을 특징으로 하는 반도체 소자의 본딩패드 형성방법.
- 제1항에 있어서, 상기 비정질 실리콘막은 300 내지 1000Å 두께로 형성되는 것을 특징으로 하는 반도체 소자의 본딩패드 형성방법.
- 제1항에 있어서, 상기 보호막은 플라즈마 보조 산화막과 플라즈마 보조 질화막의 적층막인 것을 특징으로 하는 반도체 소자의 본딩패드 형성방법.
- 제4항에 있어서, 상기 플라즈마 보조 산화막의 두께는 1,000 내지 3,000Å 범위인 것을 특징으로 하는 반도체 소자의 본딩패드 형성방법.
- 제4항 또는 제5항에 있어서, 상기 플라즈마 보조 질화막 두께는 3,000 내지 6,000Å 범위인 것을 특징으로 하는 반도체 소자의 본딩패드 형성방법.
- 제1항에 있어서, 상기 열처리 조건은 400 내지 500℃의 온도와 질소 분위기에서 30 내지 60분 동안 진행하는 것을 특징으로 하는 반도체 소자의 본딩패드 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950069582A KR100224588B1 (ko) | 1995-12-30 | 1995-12-30 | 반도체 소자의 본딩 패드 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950069582A KR100224588B1 (ko) | 1995-12-30 | 1995-12-30 | 반도체 소자의 본딩 패드 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970053200A KR970053200A (ko) | 1997-07-29 |
| KR100224588B1 true KR100224588B1 (ko) | 1999-10-15 |
Family
ID=19448511
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950069582A KR100224588B1 (ko) | 1995-12-30 | 1995-12-30 | 반도체 소자의 본딩 패드 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100224588B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101375707B1 (ko) | 2012-11-27 | 2014-03-19 | 앰코 테크놀로지 코리아 주식회사 | 구리 본딩 패드 구조 및 방법 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100550380B1 (ko) * | 2003-06-24 | 2006-02-09 | 동부아남반도체 주식회사 | 반도체 소자의 금속배선 형성 방법 |
-
1995
- 1995-12-30 KR KR1019950069582A patent/KR100224588B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101375707B1 (ko) | 2012-11-27 | 2014-03-19 | 앰코 테크놀로지 코리아 주식회사 | 구리 본딩 패드 구조 및 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR970053200A (ko) | 1997-07-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6260817B2 (ko) | ||
| US6475895B1 (en) | Semiconductor device having a passivation layer and method for its fabrication | |
| EP1101837B1 (en) | Moisture corrosion inhibitor layer for Al-alloy metallization layers for electronic devices and corresponding manufacturing method | |
| US5820926A (en) | Process for forming and using a non-reactive anti-reflection coating | |
| KR100224588B1 (ko) | 반도체 소자의 본딩 패드 형성방법 | |
| US5654576A (en) | Post-titanium nitride mask ROM programming method and device manufactured thereby | |
| KR0179558B1 (ko) | 반도체 소자의 본딩 패드 형성방법 | |
| KR100681676B1 (ko) | 반도체 소자의 패드 형성 방법 | |
| JP3168400B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| US4517734A (en) | Method of passivating aluminum interconnects of non-hermetically sealed integrated circuit semiconductor devices | |
| KR100212170B1 (ko) | 반도체 소자의 본딩 패드 형성방법 | |
| KR100220243B1 (ko) | 반도체 소자의 본딩 패드 형성방법 | |
| JPH0143458B2 (ko) | ||
| JP2550337B2 (ja) | 半導体装置の製造方法 | |
| KR100207285B1 (ko) | 반도체 소자의 본딩패드 형성방법 | |
| JPH0629294A (ja) | 半導体装置の製造方法 | |
| JPH09148326A (ja) | 半導体素子およびその製造方法 | |
| KR0172516B1 (ko) | 금속배선 형성방법 | |
| KR20050011353A (ko) | 반도체 소자의 본딩 패드 형성방법 | |
| KR0137813B1 (ko) | 모스 트랜지스터(mosfet)의 금속 배선 형성 방법 | |
| JPH0579184B2 (ko) | ||
| JPH09129524A (ja) | 半導体装置の製造方法 | |
| KR100609223B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100876286B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| JPH06132286A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050620 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |