KR0172516B1 - 금속배선 형성방법 - Google Patents

금속배선 형성방법 Download PDF

Info

Publication number
KR0172516B1
KR0172516B1 KR1019950003786A KR19950003786A KR0172516B1 KR 0172516 B1 KR0172516 B1 KR 0172516B1 KR 1019950003786 A KR1019950003786 A KR 1019950003786A KR 19950003786 A KR19950003786 A KR 19950003786A KR 0172516 B1 KR0172516 B1 KR 0172516B1
Authority
KR
South Korea
Prior art keywords
layer
wafer
forming
aluminum alloy
diffusion barrier
Prior art date
Application number
KR1019950003786A
Other languages
English (en)
Other versions
KR960032644A (ko
Inventor
김헌도
Original Assignee
김주용
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업주식회사 filed Critical 김주용
Priority to KR1019950003786A priority Critical patent/KR0172516B1/ko
Publication of KR960032644A publication Critical patent/KR960032644A/ko
Application granted granted Critical
Publication of KR0172516B1 publication Critical patent/KR0172516B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76864—Thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 웨이퍼에 흡착된 수분 내지는 불순물 가스들을 제거하여 알루미늄 합금 공정을 이용한 금속배선의 신뢰성을 확보하기 위한 금속배선 형성방법에 관한 것으로, 확산방지층 형성전에 스퍼터링 장비의 챔버에서 가열하여 웨이퍼 표면에 흡착된 불순물 가스와 수분을 제거하는 제1단계; 확산방지층을 형성하는 제2단계; 웨이퍼 표면에 흡착된 가스와 수분을 제거하는 제3단계; 접합층을 형성하는 제4단계; 금속배선층을 형성하는 제5단계를 포함하여 이루어지는 것을 특징으로 한다.

Description

금속배선 형성 방법
제1a도 내지 제1i도는 본 발명의 일실시예에 따른 금속배선 형성 공정 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 실리콘 기판 또는 도전층 2 : 절연층
3 : 제1타이타늄층 4 : 타이타늄 나이트라이드층
5 : 타이타늄 옥시나이트라이드층 6 : 제2타이타늄층
7 : 제1알루미늄 합금층 8 : 제2알루미늄 합금층
9 : 반사방지층
본 발명은 반도체 소자의 금속배선 형성 방법에 관한 것으로, 특히 확산방지 금속층을 증착하기 전에 웨이퍼에 흡착된 수분 또는 불순물 가스들을 제거하여 양질의 확산방지 금속층을 형성하고 금속배선의 동공 방생을 방지함으로써 금속배선의 신뢰도를 향상시킬 수 있는 방법에 관한 것이다.
반도체 소자의 고집적화에 따라 실리콘 기판 또는 도전층에 콘택되는 금속 콘택의 크기는 감소하는 반면 콘택의 높이가 증가하여 콘택에서의 단차비가 급격히 증가하게 되었다.
이와 같이 단차비가 큰 콘택에서는 일반적인 스퍼터링 방법으로는 신뢰성 있는 금속 충덥힘(step coverage)을 얻을 수 없어 저융점 금속인 알루미늄 합금의 물성을 이용한 알루미늄 합금 고온 공정이 연구 중이다. 그러나 알루미늄 합금이 저융점을 가지기 때문에 고단차를 갖는 콘택에서도 콘택 매립과 동시에 금속배선이 가능한 전면 증착을 할 수 있으나, 이는 기판의 표면 상태, 금속층 구조 및 스퍼터링 장비의 상태 등에 민감하게 영향을 받기 때문에 공정의 신뢰성을 확보하기가 쉽지 않다.
상기와 같은 종래 기술의 문제점을 해결하기 위하여 안출된 본 발명은 웨이퍼에 흡착된 수분 또는 불순물 가스들을 제거하여 알루미늄 합금으로 형성되는 금속배선의 신뢰성을 향상시킬 수 있는 금속배선 형성 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명은 웨이퍼를 가열하여 상기 웨이퍼 상에 흡착된 불순물 가스와 수분을 제거하는 제1단계; 상기 웨이퍼 상에 확산방지층을 형성하는 제2단계; 상기 웨이퍼를 가열하여 상기 웨이퍼 상에 흡착된 가스와 수분을 제거하는 제3단계; 상기 확산방지층 상에 접합층을 형성하는 제4단계; 상기 접합층 상에 금속층을 형성하는 제5단계; 및 상기 금속층, 접합층 및 상기 확산방지층을 선택적으로 식각하여 금속배선을 형성하는 제6단계를 포함하는 금속배선 형성 방법을 제공한다.
이하, 본 발명의 일실시예를 첨부된 도면 제1a도 내지 제1i도를 참조하여 설명한다.
먼저, 제1a도에 도시한 바와 같이 실리콘 기판 또는 도전층(1) 상에 절연층(2)을 형성하고, 예정된 부위에 콘택을 형성한 후 고온·고진공으로 유지된 스퍼터링 증착 장비의 챔버에서 웨이퍼를 가열하여 웨이퍼 표면에 흡착된 불순물 가스와 수분을 제거한다. 이때 웨이퍼의 가열은 박막 형성을 위한 증착 챔버가 아닌 웨이퍼 가열 전용 챔버에서 실시하여, 박막 형성을 위한 스퍼터링 증착 챔버의 상태를 최적으로 유지시킨다. 이때, 가열은 400℃ 내지 600℃ 온도에서 실시함으로써 후 공정시 불순물 가스의 방출을 최대한 억제한다.
이어서, 진공의 파괴없이 스퍼터링 장비의 증착 챔버로 웨이퍼를 이동시켜 제1b도에 도시한 바와 같이 접합층인 제1타이타늄층(3)과 확산방지층인 타이타늄 나이트라이드층(4)을 증착한다.
다음으로, 제1c도에 도시한 바와 같이 제1타이타늄층(3)과 타이타늄 나이트라이드층(4) 증착이 완료된 웨이퍼를 대기중에 노출시키고, 급속열처리 및 트뷰 열처리 등을 실시하여 타이타늄 나이트라이드층(4)을 타이타늄 옥시나이트라이드층(5)으로 변환시킨다. 이때의 변환은 스퍼터링 장비에서 실시할 수도 있다.
다음으로, 제1d도에 도시한 바와 같이 타이타늄 옥시나이트라이드층(5)이 형성된 웨이퍼를 제1a도와 같이 고온·고진공으로 유지된 스퍼터링 장비의 웨이퍼 가열용 챔버에서 가열하여 웨이퍼 표면에 흡착된 가스와 수분들을 제거한다. 이때, 가열은 400℃ 내지 600℃ 온도에서 가열함으로써 후속 공정시 불순물 가스의 방출을 최대한 억제한다.
다음으로, 제1e도에 도시한 바와 같이 진공의 파괴없이 고온·고진공으로 유지된 타이타늄 증착 챔버로 웨이퍼를 이동시킨 후, 예정된 두께로 접합층인 제2타이타늄층(6)을 웨이퍼 전면에 증착한다. 제2타이타늄층(6) 증착 전에 다른 챔버에서 웨이퍼를 가열하여 불순물 가스들을 제거하였기 때문에 증착 챔버의 오염없이 고순도의 제2타이타늄층(6)을 증착할 수 있다.
다음으로, 제1f도에 도시한 바와 같이 상기 제2타이타늄층(6) 증착 후 진공의 파괴없이 알루미늄 증착 챔버로 웨이퍼를 이동시킨 후, 100℃ 이하의 저온으로 유지된 상태에서 제1알루미늄 합금층(7)을 비교적 높은 증착 속도로 증착한다. 이때, 제1알루미늄 합금층(7)은 콘택 하부에 측벽에 연속적으로 얇게 증착되며, 콘택 상부는 가능한 한 오버행(over hang) 현상을 줄인 상태이다.
이어서, 제1g도에 도시한 바와 같이 상기 제1알루미늄 합금층(7) 증착 후 시간의 지체없이 고온·고진공으로 유지된 증착 챔버로 웨이퍼를 이동시키고, 일정 시간 지체 후, 예정된 두께의 제2알루미늄 합금층(8)을 450℃ 내지 600℃ 범위의 온도 조건에서 비교적 낮은 증착 속도로 증착하여 평탄화된 알루미늄 합금층을 형성한다. 이때 알루미늄 합금층의 평탄화는 제2타이타늄층(6)이 산화되지 않고 고순도를 유지하였기 때문에 충분한 웨팅(wetting) 역할을 하여 제1f도와 제1g도와 같은 전술한 공정 중에 손쉽게 알루미늄 합금의 평탄화를 얻을 수 있다.
다음으로, 제1h도에 도시한 바와 같이 알루미늄 합금층(8)을 평탄화한 후 금속배선 마스크 작업과 배선의 신뢰성을 증대시키기 위해, 제2알루미늄 합금층(8) 상에 반사방지층(9)을 형성한다. 이때, 반사방지층(9)은 타이타늄 나이트라이드층으로 형성한다.
다음으로, 제1i도에 도시한 바와 같이 금속배선 마스크 작업 후 식각공정과 감광막 제거 등의 공정을 실시하여 금속배선을 형성한다.
상기와 같이 이루어지는 본 발명은, 확산방지 금속층 증착 전에 웨이퍼에 흡착, 흡수된 가스와 수분들을 증착 챔버가 아닌 가열 전용 챔버에서 가열한 후 확산방지 금속층을 증착함으로써 증착 챔버의 오염을 방지하면서 고순도의 확산방지 금속층을 증착하여 양호한 콘택 저항을 얻을 수 있고, 확산방지 금속층 형성 후 알루미늄 합금층의 평탄화를 위해 증착하는 타이타늄층 증착 전에도 증착 챔버가 아닌 가열 전용 챔버에서 웨이퍼를 가열한 후 타이타늄층을 증착함으로써 콘택하부에 위치한 얇은 타이타늄층이 산화되지 않고 고순도의 타이타늄층을 유지할 수 있어 웨팅 역할을 충분히 할 수 있게 되며, 따라서 알루미늄 합금층의 평탄화가 용이하다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

Claims (8)

  1. 금속배선 형성 방법에 있어서, 웨이퍼를 가열하여 상기 웨이퍼 상에 흡착된 불순물 가스와 수분을 제거하는 제1단계; 상기 웨이퍼 상에 확산방지층을 형성하는 제2단계; 상기 웨이퍼를 가열하여 상기 웨이퍼 상에 흡착된 가스와 수분을 제거하는 제3단계; 상기 확산방지층 상에 접합층을 형성하는 제4단계; 상기 접합층 상에 금속층을 형성하는 제5단계; 및 상기 금속층, 접합층 및 상기 확산방지층을 선택적으로 식각하여 금속배선을 형성하는 제6단계를 포함하는 금속배선 형성 방법.
  2. 제1항에 있어서, 상기 제1단계는 400℃ 내지 600℃의 온도 조건에서 실시하는 것을 특징으로 하는 금속배선 형성 방법.
  3. 제1항 또는 제2항에 있어서, 상기 제2단계 후, 웨이퍼를 대기중에 노출시켜 상기 확산방지층을 산화시키는 제7단계를 더 포함하는 것을 특징으로 하는 금속배선 형성 방법.
  4. 제3항에 있어서, 상기 제3단계는, 400℃ 내지 600℃ 온도 조건에서 실시하는 것을 특징으로 하는 금속배선 형성 방법.
  5. 제4항에 있어서, 상기 제4단계에서, 상기 접합층을 타이타늄층으로 형성하는 것을 특징으로 하는 금속배선 형성 방법.
  6. 제5항에 있어서, 상기 제5단계에서, 상기 금속층을 알루미늄 합금층으로 형성하는 것을 특징으로 하는 금속배선 형성 방법.
  7. 제6항에 있어서, 상기 제5단계는, 100℃가 넘지 않는 온도에서 제1알루미늄 합금층을 상기 접합층 상에 증착하는 제8단계; 및 450℃ 내지 600℃의 온도에서 상기 제8단계 보다 느린 증착 속도로 제2알루미늄 합금층을 상기 제1알루미늄 합금층 상에 형성하는 제9단계를 포함하는 것을 특징으로 하는 금속배선 형성 방법.
  8. 제3항에 있어서, 상기 제2단계에서, 상기 확산방지층을 타이타늄 나이트라이드층으로 형성하는 것을 특징으로 하는 금속배선 형성 방법.
KR1019950003786A 1995-02-25 1995-02-25 금속배선 형성방법 KR0172516B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950003786A KR0172516B1 (ko) 1995-02-25 1995-02-25 금속배선 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950003786A KR0172516B1 (ko) 1995-02-25 1995-02-25 금속배선 형성방법

Publications (2)

Publication Number Publication Date
KR960032644A KR960032644A (ko) 1996-09-17
KR0172516B1 true KR0172516B1 (ko) 1999-03-30

Family

ID=19408816

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950003786A KR0172516B1 (ko) 1995-02-25 1995-02-25 금속배선 형성방법

Country Status (1)

Country Link
KR (1) KR0172516B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101286239B1 (ko) 2007-08-24 2013-07-15 삼성전자주식회사 산소 포획 패턴을 갖는 반도체 소자의 배선 구조 및 그제조 방법

Also Published As

Publication number Publication date
KR960032644A (ko) 1996-09-17

Similar Documents

Publication Publication Date Title
JP2978748B2 (ja) 半導体装置の製造方法
JPH01252763A (ja) 金属珪化物形成方法
JPS63127551A (ja) 半導体装置の製造方法
US4708904A (en) Semiconductor device and a method of manufacturing the same
KR100414746B1 (ko) 반도체소자의금속배선형성방법
KR0172516B1 (ko) 금속배선 형성방법
US4884120A (en) Semiconductor device and method for making the same
KR100220933B1 (ko) 반도체 소자의 금속배선 형성방법
KR960002061B1 (ko) 반도체 장치의 배선층 형성방법
US6548398B1 (en) Production method of semiconductor device and production device therefor
JP3239460B2 (ja) 接続孔の形成方法
JPH11288923A (ja) トレンチの形成方法およびそれを用いる半導体装置の製造方法
KR0151229B1 (ko) 평탄화된 금속배선 형성을 위한 반도체소자 제조방법
KR100283480B1 (ko) 반도체 디바이스용 금속 배선 및 그 제조 방법
KR100617046B1 (ko) 반도체 소자의 금속배선 형성방법
KR100641910B1 (ko) 반도체 소자의 금속배선 형성방법
KR970000706B1 (ko) 반도체 소자의 금속배선 적층방법
KR100353534B1 (ko) 반도체 소자의 금속배선 형성방법
KR100187675B1 (ko) 반도체 소자의 베리어 금속층 형성 방법
KR0137813B1 (ko) 모스 트랜지스터(mosfet)의 금속 배선 형성 방법
KR100406676B1 (ko) 반도체소자의베리어금속층형성방법
KR0171016B1 (ko) 반도체 소자의 금속배선방법
KR100744600B1 (ko) 반도체 소자의 금속배선 형성방법
JPH03276763A (ja) 半導体装置
JPH0629240A (ja) 半導体装置並びにその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100920

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee