KR0151229B1 - 평탄화된 금속배선 형성을 위한 반도체소자 제조방법 - Google Patents
평탄화된 금속배선 형성을 위한 반도체소자 제조방법 Download PDFInfo
- Publication number
- KR0151229B1 KR0151229B1 KR1019940032591A KR19940032591A KR0151229B1 KR 0151229 B1 KR0151229 B1 KR 0151229B1 KR 1019940032591 A KR1019940032591 A KR 1019940032591A KR 19940032591 A KR19940032591 A KR 19940032591A KR 0151229 B1 KR0151229 B1 KR 0151229B1
- Authority
- KR
- South Korea
- Prior art keywords
- deposition
- aluminum alloy
- layer
- collimator
- high temperature
- Prior art date
Links
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 28
- 239000002184 metal Substances 0.000 title claims abstract description 28
- 238000000034 method Methods 0.000 title claims abstract description 28
- 239000004065 semiconductor Substances 0.000 title claims abstract description 8
- 238000000151 deposition Methods 0.000 claims abstract description 36
- 230000008021 deposition Effects 0.000 claims abstract description 30
- 229910000838 Al alloy Inorganic materials 0.000 claims abstract description 29
- 238000009792 diffusion process Methods 0.000 claims abstract description 12
- 230000006378 damage Effects 0.000 claims abstract description 7
- 238000010438 heat treatment Methods 0.000 claims abstract description 7
- 238000004519 manufacturing process Methods 0.000 claims abstract description 4
- 230000004888 barrier function Effects 0.000 claims description 7
- 238000009736 wetting Methods 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 3
- 229910045601 alloy Inorganic materials 0.000 claims description 2
- 239000000956 alloy Substances 0.000 claims description 2
- 229910052782 aluminium Inorganic materials 0.000 claims 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims 1
- 239000000758 substrate Substances 0.000 abstract description 7
- 230000015572 biosynthetic process Effects 0.000 abstract description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 6
- 239000010936 titanium Substances 0.000 description 6
- 229910052719 titanium Inorganic materials 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000001465 metallisation Methods 0.000 description 3
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
- H01L21/76846—Layer combinations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
- H01L21/76847—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned within the main fill metal
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체 소자의 제조 공정중 반도체 기판 또는 제1 전도층에 절연층을 증착하고 예정된 부위에 콘택 홀을 형성한 다음 확산 방지층과 열처리 공정을 수행하는 단계와, 평탄화를 위한 제2 전도층, 저온 금속층 증착 및 고온 금속층 증착을 진공파괴없이 순차적으로 진행하는 평탄화된 금속 배선 형성 방법에 있어서, 상기 저온 금속층 증착은 콜리메이터를 이용하여 수행하고, 상기 고온 금속층 증착은 콜리메이터를 이용하지 않고 수행하는 것을 특징으로 하여, 층덮힘을 개선하고, 전체 공정 속도를 증가시켜며, 이에 따라 공정 비용을 최소화함과 동시에 고단차 콘택에서도 알루미늄 합금의 평탄화를 이룰 수 있는 등의 효과가 있는 반도체 소자의 평탄화된 금속 배선 형성방법에 관한 것이다.
Description
제1도는 내지 제6도는 본 발명의 일실시예에 따른 평탄화된 금속배선 형성방법을 나타내는 공정 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 실리콘 기판 또는 전도층 2 : 절연층
3 : 확산방지금속층 4 : 후처리된 확산방지금속층
5 : 타이타늄층 6 : 저온 증착 알루미늄 합금층
7 : 고온 증착 알루미늄 합금층 8 : 반사방지층
본 발명은 평탄화된 금속배선의 형성을 위한 반도체소자 제조방법에 관한 것으로, 특히 스퍼터링 등의 물리기상증착법으로 평탄화 및 층덮힘이 우수한 금속배선을 형성하기 위한 방법에 관한 것이다.
반도체소자의 고집적화에 따라 실리콘기판 또는 전도층에 콘택하는 금속 콘택의 크기가 감소하고 높이가 증가하여 콘택에서의 단차비가 증가하게 되었다. 이들 콘택에서는 일반적인 스퍼터링 방법으로는 신뢰성 있는 금속배선을 얻기가 힘들게 되었으며, 이를 해결하기 위해 많은 연구자들에 의해 알루미늄 합금의 고온 공정이 연구되고 있고 일부 실용화되고 있다. 그리고 일부 연구자들에 의해 타겟과 기판 사이에 콜리메이터를 두어 콘택에서의 층덮힘을 개선하거나 타겟과 기판 사이의 거리를 수 십㎝로 하여 층덮힘을 개선하는 시도가 있으나, 두께 균일도 및 증착 속도의 감소로 실용화에 많은 문제점이 있었다.
따라서, 상기 문제점을 해결하기 위하여 안출된 본 발명은 알루미늄 합금 이단계 증착에 있어 저온 알루미늄 합금 증착시에만 콜리메이터 공정을 도입함으로써, 층덮힘을 개선하고, 또한 고온 알루미늄 합금 증착 시에는 일반적인 스퍼터링을 실시하여 전체 공정 속도를 증가시키고, 공정 비용을 최소화함과 동시에 고단차 콘택에서도 알루미늄 합금의 평탄화를 이룰 수 있는. 평탄화된 금속배선 형성을 위한 반도체소자 제조방법을 제공함을 그 목적으로 한다.
상기 목적을 달성하기 위하여 본 발명은,
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
제1도 내지 제6도는 본 발명의 일실시예에 따른 평탄화된 금속배선 공정 단계를 나타낸 단면도로서, 도면에서 1은 실리콘기판 또는 전도층, 2는 절연층, 3은 확산방지금속층, 4는 후처리된 확산방지금속층, 5는 타이타늄층, 6은 저온 증착 알루미늄 합금층, 7은 고온 증착 알루미늄 합금층, 8은 반사방지층을 각각 나타낸다.
먼저, 제1도에 도시된 바와 같이 본 발명의 일실시예는 실리콘기판 혹은 전도층(1)상부에 절연층(2)을 증착하고 이 절연층의 예정된 부위를 식각하여 콘택홀을 형성한 다음 콘택홀 하부에 형성된 자연산화막을 제거한 후, 예컨대 타이타늄질화막과 같은 확산방지금속층(3)을 증착한다. 이때, 고단차 콘택홀에서의 층덮힘을 개선하기 위해 확산방지금속층(3)의 일부를 콜리메이터 공정을 이용해서 증착한다.
이어서, 제2도에 도시된 바와 같이 확산방지금속층(3) 증착 후 진공 파괴없이 스퍼터링 장비내에서 혹은 진공 파괴 후 금속 열처리 내지는 튜브 열처리를 통해 확산방지금속층(3)을 열처리하여 더욱 안정된 확산방지금속층(4)을 형성한 다음 스퍼터링 장비에서 이후에 증착되는 알루미늄 합금의 웨팅(Wetting) 효과를 높이기 위해 타이타늄층(5)을 증착한다. 이때, 타이타늄층(5) 증착은 증착시 산화를 최대한 방지하고 층덮힘을 증대시키기 위하여 콜리메이터 공정을 사용할 수 있다.
계속해서, 상기의 웨팅 타이타늄층(5)을 증착한 후 진공파괴 없이 고진공으로 유지된 전달 챔버를 통해 증착 챔버로 이동 시킨 후, 제3도에 도시된 바와 같이 100℃ 이하의 저온에서 콜리메이터를 이용하여 알루미늄 합금층(6)을 증착한다. 이때, 콜리메이터의 단차비에 따라 증착 파워를 조절하여 콜리메이터를 사용하지 않은 경우 보다 증착 속도가 감소하지 않게 하며, 콘택 상부에 증착된 알루미늄 합금이 그림자 효과에 의한 오버행이 형성되지 않게 한다. 또한, 콜리메이터의 단차비는 증착해야 할 콘택의 단차비에 따라 변화시켜 콘택에서의 알루미늄 합금을 연속적으로 일정 수준 이상으로 유지시켜야 한다.
이어, 상기 콜리메이터를 이용한 저온 알루미늄 합금층(6) 증착 후, 제4도와 같이 진공 파괴 없이 고온, 고진공으로 유지된 증착 챔버로 이동시켜 콜리메이터 없이 비교적 낮은 증착 속도를 가지고 450 내지 600℃의 온도에서 알루미늄 합금을 증착하여 알루미늄 합금의 평탄화를 이룬다. 가스 열 전달을 통한 웨이퍼 가열이 충분히 된 후, 즉 60 내지 180초 정도 가열한 후, 증착을 시작하여 증착시 플라즈마와 스퍼터링에 의한 온도 증가 효과 이외에는 온도 증가가 없게 한다. 이어서, 증착 후 진공 속에서 서서히 냉각시켜 결정립의 성장을 유도한다.
계속해서, 고온 알루미늄 합금층(7) 증착후, 제5도와 같이 진공을 파괴하거나 파괴하지 않고 반사방지층(8)을 증착한다. 이때, 이러한 증착공정은 가능한 진공파괴 없이 진행하는 것이 효과적이다.
끝으로, 제6도와 같이 반사방지층(8)을 이용하여 금속배선 마스크 작업과 식각 작업을 수행한다. 이때, 도면에 도시된 바와 같이 완벽한 콘택 매립이 수행되었음을 알 수 있다.
따라서, 본 발명은 확산방지금속층 증착 후 타이타늄층과 저온 알루미늄 합금층 그리고 고온 알루미늄 합금층을 연속적으로 진공파괴없이 증착할 때, 저온 알루미늄 합금층 증착을 콜리메이터 공정을 도입하여 고단차콘택의 하부에서도 연속적인 일정 두께 이상이 층덮힘을 유지하여 나머지 두께의 고온 공정 증착시에 알루미늄 합금층의 평탄화를 손쉽게 이룰 수 있게 되는 것이다.
상기와 같이 이루어지는 본 발명은 층덮힘을 개선하고, 전체 공정 속도를 증가시키며, 이에 따라 공정 비용을 최소화함과 동시에 고단차 콘택에서도 알루미늄 합금의 평탄화를 이룰 수 있는 등의 효과가 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
Claims (7)
- 전도층 상에 절연막을 증착하고 상기 절연막을 선택적으로 식각하여 금속콘택홀을 형성하는 단계와, 전체구조 상부에 확산방지금속 및 웨팅금속 증착하는 단계 및 상기 웨팅금속 상에 저온 알루미늄합금 증착과 고온 알루미늄합금 증착을 진공파괴없이 순차적으로 진행하는 반도체소자 제조방법에 있어서, 상기 저온 알루미늄합금 증착은 콜리메이터를 이용하여 수행하고, 상기 고온 알루미늄합금 증착은 콜리메이터를 이용하지 않고 수행하는 것을 특징으로 하는 반도체소자 제조방법.
- 제1항에 있어서, 상기 확산방지금속과 상기 웨팅금속의 증착은 그 일부를 콜리메이터를 이용하여 수행하는 것을 특징으로 하는 반도체소자 제조방법.
- 제1항에 있어서, 상기 저온 알루미늄합금 증착은 100℃ 이하의 어느 한 온도에서 수행되는 것을 특징으로 하는 반도체소자 제조방법.
- 제1항에 있어서, 상기 고온 알루미늄합금 증착은 450℃ 내지 600℃의 온도에서 콜리메이터 없이 수행하는 것을 특징으로 하는 반도체소자 제조방법.
- 제4항에 있어서, 상기 고온 알루미늄합금 증착은 웨이퍼를 소정 시간동안 가열한 후 수행하는 것을 특징으로 하는 반도체소자 제조방법.
- 제5항에 있어서, 상기 웨이퍼 가열은 60초 내지 180초 동안 수행하는 것을 특징으로 하는 반도체소자 제조방법.
- 제1항에 있어서, 상기 고온 알루미늄합금 상부에 반사방지층을 진공파괴없이 증착하는 단계를 더 포함하는 반도체소자 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940032591A KR0151229B1 (ko) | 1994-12-02 | 1994-12-02 | 평탄화된 금속배선 형성을 위한 반도체소자 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940032591A KR0151229B1 (ko) | 1994-12-02 | 1994-12-02 | 평탄화된 금속배선 형성을 위한 반도체소자 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960026152A KR960026152A (ko) | 1996-07-22 |
| KR0151229B1 true KR0151229B1 (ko) | 1998-12-01 |
Family
ID=19400166
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940032591A KR0151229B1 (ko) | 1994-12-02 | 1994-12-02 | 평탄화된 금속배선 형성을 위한 반도체소자 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0151229B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100244432B1 (ko) * | 1996-11-19 | 2000-03-02 | 김영환 | 반도체 소자의 알루미늄막 형성방법 |
-
1994
- 1994-12-02 KR KR1019940032591A patent/KR0151229B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR960026152A (ko) | 1996-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5317187A (en) | Ti/TiN/Ti contact metallization | |
| US4291322A (en) | Structure for shallow junction MOS circuits | |
| US5084412A (en) | Method of manufacturing a semiconductor device with a copper wiring layer | |
| US4985372A (en) | Method of forming conductive layer including removal of native oxide | |
| US6077774A (en) | Method of forming ultra-thin and conformal diffusion barriers encapsulating copper | |
| JP2978748B2 (ja) | 半導体装置の製造方法 | |
| US5739067A (en) | Method for forming active devices on and in exposed surfaces of both sides of a silicon wafer | |
| US4545115A (en) | Method and apparatus for making ohmic and/or Schottky barrier contacts to semiconductor substrates | |
| KR20010052610A (ko) | 엑스-시츄 콘택 충진을 위한 플라즈마 처리 | |
| JP3273503B2 (ja) | コバルト付着の方法及び装置 | |
| KR20020020969A (ko) | 반도체 웨이퍼 상에 구리 피처를 제조하는 방법 | |
| KR100259692B1 (ko) | 매립형 접촉 구조를 가진 반도체 장치의 제조 방법 | |
| US4777061A (en) | Blanket tungsten deposition for dielectric | |
| KR100414746B1 (ko) | 반도체소자의금속배선형성방법 | |
| KR0151229B1 (ko) | 평탄화된 금속배선 형성을 위한 반도체소자 제조방법 | |
| US6004872A (en) | Method of manufacturing semiconductor device | |
| JPH04264729A (ja) | 金属薄膜の平坦化形成方法 | |
| US3547717A (en) | Radiation resistant semiconductive device | |
| KR100220933B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| US6548398B1 (en) | Production method of semiconductor device and production device therefor | |
| KR960002061B1 (ko) | 반도체 장치의 배선층 형성방법 | |
| KR0172516B1 (ko) | 금속배선 형성방법 | |
| KR100617046B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100237682B1 (ko) | 반도체 소자의 배선 형성 방법 | |
| KR19990041688A (ko) | 티타늄 샐리사이드 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090526 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |