KR20020020969A - 반도체 웨이퍼 상에 구리 피처를 제조하는 방법 - Google Patents

반도체 웨이퍼 상에 구리 피처를 제조하는 방법 Download PDF

Info

Publication number
KR20020020969A
KR20020020969A KR1020027002079A KR20027002079A KR20020020969A KR 20020020969 A KR20020020969 A KR 20020020969A KR 1020027002079 A KR1020027002079 A KR 1020027002079A KR 20027002079 A KR20027002079 A KR 20027002079A KR 20020020969 A KR20020020969 A KR 20020020969A
Authority
KR
South Korea
Prior art keywords
copper
deposition
substrate
depositing
oxide
Prior art date
Application number
KR1020027002079A
Other languages
English (en)
Inventor
싱 핀 테이
야오 쯔히 휴
라훌 샤랭파니
Original Assignee
추후제출
스티그 알티피 시스템즈, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 추후제출, 스티그 알티피 시스템즈, 인코포레이티드 filed Critical 추후제출
Publication of KR20020020969A publication Critical patent/KR20020020969A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76888—By rendering at least a portion of the conductor non conductive, e.g. oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

구리 또는 구리 함유 화합물은 기판에 있는 홀 또는 함몰부에 증착되며, 구리 물질은 구리 물질에 있는 보이드 및 결함을 채우기 위해 산화되며, 구리 원소에 의해 함몰부를 균일하게 채우도록 환원된다.

Description

반도체 웨이퍼 상에 구리 피처를 제조하는 방법{METHOD OF PRODUCING COPPER FEATURES ON SEMICONDUCTOR WAFERS}
지금까지 반도체 공정의 주류는 전도성 와이어에 의해 p형 및 n형으로 도핑된 실리콘 장치가 다수 상호연결되는 실리콘 공정에 관한 것이었다. 이들 와이어는 전형적으로 금속의 전기유동(electrmigration)을 방지하기 위해 실리콘 또는 다른 물질이 약간 혼합된 알루미늄으로 구성된다. 불행히도, 알루미늄의 전도성은 너무 낮아 폭이 좁은 라인에 대해서 점점더 요구되는 낮은 저항을 제공하지 못한다. 최근에는, 구리가 실리콘을 오염시키지 않도록 배리어층을 제공하는 연구가 제안되었기 때문에, 구리가 유리하게 사용되고 있다. 그러나, 폭이 좁고, 깊은 트렌치 및 홀을 금속으로 채우는 공지된 문제점은 저항을 상승시키고 전도성 라인의 안정성을 저하시키는 보이드 및 결함이 없는 물질을 제공하는데 여전히 문제점이 있다.
도 1은 기판(10) 구성을 전형적인 단면으로 도시한 것으로, 기판(10)은 실리콘, 갈륨 비소, 또는 갈륨 질화물 또는 다른 전기적 물질과 같은 반도체 물질이거나, 또는 절연체 또는 금속 또는 매립형 금속 와이어 또는 비아를 갖는 절연체층일 수 있다. 예로서 층(10)의 상부에 층(12)이 위치되는 것으로 도시되며, 여기서 층(12)은 기판에 대한 와이어 스트레칭일 수 있다. 실리콘 이산화물 또는 반도체 공정 기술 분야에서 공지된 임의의 다른 절연체와 같은 절연체(14)가 층(12) 상에 형성된 것으로 도시되며, 절연체(14)는 층(14)의 상부에 간격을 두고 트렌치(16)를 형성하도록 에칭된다. 층(12)과 이하 단계에서 형성되는 다음의 금속층들 사이에 전기적 전도성 연결을 나타내도록 플러그(18)가 개략적으로 도시된다.
도 2는 도 1의 트렌치(16)를 금속(20)으로 채운 결과를 개략적으로 나타낸 것이다. 물질(20)이 물질(14)를 통과해 확산되는 것을 방지하고 물질(14) 아래에 위치된 반도체 물질에 악영향을 미치는 것을 방지하는 확산 배리어로서 사용되는 탄탈 및 티타늄 질화물과 같은 상이한 물질의 층은 도 2에 도시되지 않는다. 트렌치(16)를 완전히 채우는데 있어 금속(20)의 파손으로 인해 종종 형성되는 보이드(22)가 개략적으로 도시된다. 종래 기술은 펄스 레이저를 사용하여 금속(20)을 신속하게 용해시킬 수 있으며, 이는 트렌치(16)를 채우는 효과를 나타내며 보이드(22)를 없애게 된다. 그러나, 이러한 시스템은 고가이고 복잡하며 레이저로부터 에너지 영향력을 조절하기 어려워 제조시 이러한 방법은 비실용적이다.
관련 특허 및 출원
RTP 원리에 기초한 반응기는 웨이퍼 처리 공정 동안 반응기 챔버 개구부의한쪽 단부의 전단면을 갖는다. 이러한 구성은 웨이퍼보다 상당히 치수가 크고 두꺼운 다양한 웨이퍼 홀더, 가아드 링, 및 가스 분배판이 챔버 속에 내장되어야 하고 예를 들어 공정이 변경되거나 또는 상이한 치수의 웨이퍼가 사용되는 경우 쉽고 신속하게 변경되어야 하기 때문에 이루어진 것이다. 반응 챔버 치수는 내부의 이들 보조 부품에 따라 설계된다. US 특허 5,580,830호는 가스 흐름 및 가스 흐름을 조절하기 위해 도어에 있는 개구부의 사용 및 공정 챔버에서 불순물 제어의 중요성을 개시하고 있다.
광범위한 스펙트럼 응답 고온계를 사용하는 웨이퍼의 온도 측정의 중요성은 US 특허 5,628, 564호에 개시되어 있다.
종래의 RTP 시스템에서 열처리되는 웨이퍼는 시스템의 반응기 벽과 정확히 평행하게 웨이퍼를 보유하는 다수의 석영핀 상에 위치된다. 종래 기술의 시스템은 장착된 서셉터 상에 웨이퍼, 전형적으로 균일한 실리콘 웨이퍼를 위치시킨다. 공동 계류중인 특허 출원 08/537,409호는 웨이퍼로부터 분리된 서셉터 플레이트의 중요성을 개시한다.
Ⅲ-Ⅳ 반도체의 급속 열처리는 실리콘 RTP 처럼 성공적이지는 않다. 이러한 이유는 예를 들어, 갈륨 비소(GaAs)의 경우, 표면은 비소(As)에 대해 상대적으로 높은 증기압을 갖기 때문이다. 표면 영역은 As를 고갈시키게 되어, 물질의 질이 나빠진다. 공동계류중인 특허 출원 08/631,265호는 이러한 문제를 해결하는 방법 및 장치를 제공한다.
광의 펄스로 웨이퍼를 국부적으로 가열함으로써 저농도로 도핑된, 상대적으로 저온의 웨이퍼의 방사율을 상승시키는 방법이 공동계류중인 출원 08/632.364호에 개시되어 있다.
RTP를 위한 방법, 장치, 및 시스템의 목적이, Lerch 등에 의해 1997년 10월 17일 출원된 공동계류중인 출원 08/953,590호에 개시되어 있다.
산화물 또는 반도체의 에칭을 제어하는데 소량의 반응 가스가 사용되는 기판의 RTP 방법은 Nenyei 등에 의해 1997년 7월 1일 출원된 공동계류중인 출원 08/886,215호에 개시되어 있다.
실리콘 증발이 제어되는 기판의 RTP 방법은 Marcus 등에 의해 1998년 1월 29일 출원된 공동계류중인 출원 09/015,441호에 개시되어 있다.
실리콘 옥시질화물막을 제조하는 방법은 Kwong 등에 의해 1998년 12월 15일 출원된 출원 09/212,495호에 개시되어 있다.
RTP 시스템에서 웨이퍼를 회전시키는 방법은 Blersch 등과 Aschner 등에 의해 각각 1997년 10월 29일과 1997년 11월 24일 출원된 출원 08/960,150호와 08/977,019호에 개시되어 있다.
RTP 응용을 위한 냉가 샤워헤드는 Walk 등에 의해 1999년 2월 4일 출원된 출원번호 09/245.139호에 개시되어 있다.
상기 출원들은 본 발명의 양수인에 의해 양도되었으며 본 명세서에서 참조로한다.
본 발명은 기판의 그루브 및 홀에 구리로 형성된 피처를 제조하는 것에 관한 것이다. 특히 본 발명은 반도체 기판상에 구리선 및 비아를 제조하고 제공하는 반도체 분야에 사용된다.
도 1은 종래의 트렌치 기판의 개략도.
도 2는 종래 기술로 도 1의 트렌치를 금속으로 채운 결과도.
도 3은 도 2의 금속이 산화되어 금속 산화물을 형성한 도면.
도 4는 도 3의 금속 산화물이 환원되어 금속을 형성한 도면.
도 5는 본 발명의 또다른 바람직한 실시예의 제 1 단계도.
도 6은 도 5 이후의 제 2 단계도.
도 7은 도 6 이후의 제 3 단계도.
도 8은 도 7 이후의 제 4 단계도.
도 9는 도 8 이후의 제 5 단계도.
도 10은 본 발명을 실행하기 위한 시스템도.
도 11은 표본의 제어 셈플의 SEM 현미경도.
도 12는 도 11의 물질을 산화시킨 도면.
도 13은 건식 산화막을 환원시킨 도면.
도 14는 습식 산화막을 환원시킨 도면.
본 발명의 목적은 금속 전도성 라인 및 비아 그리고 함몰부, 홀에 있는 다른피처, 및 반도체 기판 또는 1개 이상의 절연층 또는 전도성막으로 덮힌 반도체 기판과 같은 기판에 있는 트렌치를 제조하는 것이다.
본 발명의 목적은 금속 전도성 라인 및 비아 그리고 함몰부, 홀에 있는 다른 피처, 및 바도체 기판 또는 1개 이상의 절연층 또는 전도성막으로 덮힌 반도체 기판과 같은 기판에 있는 트렌치를 제조하는 장치 및 시스템을 제조하는 것이다.
전도성 금속 또는 금속을 함유한 화합물은 기판에 있는 홀 또는 트렌치에 증착되고, 금속 또는 금속을 함유한 화합물은 산화되고 환원된다. 가장 바람직한 금속은 구리이다.
본 발명의 가장 바람직한 실시예는 집적 회로를 상호연결할 목적으로 반도체 웨이퍼 상에 구리 박막을 코팅한다. 구리는 낮은 저항 및 높은 신뢰성의 상호연결 물질로서 개선된 금속화 설계에 통합될 것으로 기대된다. Cu는 Al 및 Al의 합금과 비교되는 전기 이동도로 낮은 벌크 저항력 및 높은 저항으로 인해 ULSI 장치에서 상호연결을 위한 물질로 유망하다. 최근, Cu 금속에 대한 다양한 연구가 금속-유기 화학 기상 증착(MOCVD), 스퍼터링, 무전해 증착, 전기화학적 증착(ECD) 등의 다양한 증착 기술을 사용하여 실시되었다. 특히 CVD는 장치 피처가 점점 감소됨에 따라 앞으로 기대가 되지만, 현재 비용면에서는 물리적 기상 증착(PVD) 및 ECD가 보다 효과적이다. PVD는 피처의 종횡비에 따른 완벽한 채움은 제한되나 낮은 종횡비에서는 사용될 수 있고 얇은 배리어 증착 및 ECD 구리를 위한 구리 시드층을 위해서 사용될 수 있다. ECD는 0.25 미크론 이하의 피처 사이즈의 큰(aggressive) 종횡비에서의 완벽한 채움을 달성하는데 효과적이다. 그러나, 작은 보이드 및 작은 트렌치 및 비아의 중심의 스트림은 이러한 기술에 대해 여전히 문제를 갖고 있다. 최근 구리의 이온 증착이 무전해 증착을 수행하기 위해 트렌치 속으로 깊게 구리를 위치시키도록 주입되어 구리로 트렌치 하부를 시드하는데 사용된다. 충전되지 않은(uncharged) 구리 원자의 규제된 이온 흐름(일반적으로 기판의 평균 표면과 수직) 및 랜덤한 워크(walk) 흐름의 조합은 트렌치에 다량의 구리를 공급한다.
도 3은 본 발명의 가장 바람직한 방법의 단계를 나타내며, 도 2에 도시된 종래 기술로 증착된 구리 증착부(20)는 산화되어 구리 산화물(30)을 형성한다. 구리 산화물의 밀도는 Cu3O와 CuO에 대해 각각 6.0 grams/cm3및 6.3 grams/cm3로, 구리 원소에 대한 8.96 grams/cm3의 밀도와 비교되기 때문에, 구리의 보이드(22) 및 결함은 "스퀴즈 아웃(squeezed out)"되며, 표면의 트렌치(16) 및 홀은 물질의 팽창에 의해 채워진다. 차후 구리 환원 단계에서 양호한 결과를 얻기 위해서, 단지 결함 또는 보이드 아래에 깊이로 구리 물질(20)를 산화시키는 것만이 요구되며 트렌치(16)의 하부에는 산화가 요구되지 않는다.
구리 산화물(30)이 환원 단계에서 환원될 때, 구리 원소(40)는 도 4에 도시된 것처럼 남아있게 되고, 보이드 또는 큰 결함 없이 트렌치(16)를 채운다. 구리 산화물 환원은 발열성으로, Cu2O와 CuO에 대해 각각 76.97 kJ/mole 및 89.43 kJ/mole 에너지를 산출한다. 구리의 열용량은 온도가 실온에서 구리의 융점으로 상승함에 따라 5.84cal/mole °K에서 7.6cal/mole °K로 변한다. 따라서 구리 산화물의 자립형(free standing) 막은 열전달이 없어 구리로 환원될 때 가열된다. 이러한 가열은 구리를 어닐링시키고 전기적 동작을 위해 뛰어난 물질을 산출한다. 주변에서 방사, 대류, 및 전도에 의한 열전달이 고려된다면, 구리 원소(40)로의 구리 산화물(30)의 환원은 환원으로 인한 열생성 속도가 형성되는 막으로부터의 열손실 속도보다 크게 충분히 빠르게 행해진다.
도 5는 트렌치(16)가 구리 또는 구리를 함유한 물질(50)로 부분적으로 채워진, 본 발명의 선택적인 바람직한 실시예를 나타낸다. 물질(50)은 도 3에 도시된 것과 유사한 산화 단계에서 도 6의 구리 산화물로 변환된다. 트렌치를 부분적으로 채우는 구리 산화물(60)은 도 7에 도시된 것처럼 원소 구리(70)로 환원되며, 새로운 구리를 함유한 물질(80)이 구리 물질(50)의 상부에 증착된다. 연속하는 증착, 산화 및 환원 주기는 마지막으로 트렌치(16)를 채우고 도 9에 도시된 것처럼 보이드가 없는 구리(90)로 채워진 트렌치를 형성한다. 본 실시예에서는, 이전의 구리층을 완전히 산화시킬 필요가 없다. 구리를 함유한 물질은 종래 기술의 임의 의 공정에 따라 증착된 구리일 수 있으며, 또는 구리를 함유한 유기물질일 수 있고, 또는 구리 산화물 또는 구리 분말일 수 있다.
Cu 산화는 습식 또는 건식의 산소를 함유한 가스로 행해질 수 있다. 반응식은,
4Cu + O2---------> 2Cu2O
2Cu + O2---------> 2CuO 이다.
유기성 Cu 화합물은 임의의 용매에서 분해될 수 있다. 이러한 낮은 점성 액체 용액은 깊이가 서브미크론인 기술에 대해 특히 유용하다. 예를 들어, 구리 에틸헥사노-이소프롭사이드(isopropoxide)(Cu(OOC8H15)(OC3H7 i))는 이소프로패놀에서 분해될 수 있고;구리 2-메톡시에톡사이드(Cu(OCH2CH2OCH3)2)는 2-메톡시에탄올에서 분해될 수 있고, 구리(Ⅱ)2-에틸헥사노에이트(Cu(OOCC7H15)2)는 톨루엔에서 분해될 수 있다. 낮은 점성 물질이 기판 표면상에 분무되고, 담가지고, 또는 탈수되어 트렌치 및 홀을 채운다. 이러한 물질에 대한 산화 및 환원 반응은,
Cu 산화
Cu(OOC8H15)(OC3H7 i) ------>CuO (400℃의 O2또는 오존에서)
Cu(OCH2CH2OCH3)2------>CuO (400℃의 O2또는 오존에서)
Cu 산화물 환원
Cu2O(s) + H2= 2Cu(s) + H2O(g) + 열 (76.97kJ/mole)
CuO(s) + H2= Cu + H2O(g) + 열 (89.43kJ/mole)
도 10은 본 발명의 방법을 실시하는 시스템을 나타낸다. 구리 코팅 장치(100)는 구리를 함유한 물질의 층을 갖는 기판을 코팅하는데 사용된다. 이러한 장치는 금속-유기 화학 기상 증착(MOCVD), 스퍼터링, 무전해 증착, 전기화학 증착(ECD), 기판 상에 구리 원소를 증착하기 위한 이온 보조 구리 증착과 같은 시스템중 하나 또는 이들의 조합이다. 액체 형태로 구리를 함유한 물질을 인가하는 장치는 제트 스프레이, 전기 영동, 스프레이, 전기 스프레이, 침지(dipping), 스핀 코팅, 정전 하전된 방울 코팅등을 포함하나 이들로 제한되지 않는다. 건식 코팅을위한 장치는 건조 분말 코팅, 정전 건조 분말 인가 장치 등을 포함하나 이들에 제한되지는 않는다. 기판은 웨이퍼 처리 시스템(102)에 의해 장치(100) 및 산화/환원 장치(104) 사이에서 이송된다. 웨이퍼는 화살표(107)로 표시된 것처럼 웨이퍼 처리 시스템(102) 안팎으로 적재되고 인출된다. 전형적으로, 웨이퍼를 함유하는 카세트(25)가 시스템(102)에 적재되며,기계적 암은 동시에 웨이퍼를 제거하며 시스템(100)속으로 이들을 삽입한다. 웨이퍼가 구리를 함유한 물질로 코팅되는 경우, 화살표(105)로 표시된 것처럼 시스템(102)에 의해 제거되고 산화 단계 이후에 수행되는 환원 단계를 위해 시스템(104)으로 화살표(106)으로 표시된 것처럼 이송된다. 환원 단계 이후에, 웨이퍼는 화살표(106)로 도시된 것처럼 시스템(102)에 의해 시스템(104)으로부터 제거된다. 웨이퍼는 구리를 함유한 물질의 또다른 코팅을 위해 시스템(100) 속으로 다시 삽입되거나, 또는 다음 처리 단계에서 있을 수 있는 제거를 위해 카세트 속으로 다시 적재될 수 있다. 도 10에 도시된 시스템은 본 발명의 실시예의 증착, 산화, 환원의 작업을 반복하는데 요구된다. 산화 및 환원 작업은 최상의 청결을 필요로하며, 증착 장치로서 사용되는 장치에서만 어렵게 실시될 수 있다.
산화 및 환원을 위한 바람직한 장치는 급속 열처리(RTP) 장치이다. 환원 및 산화 단계를 위해 튜브 퍼니스가 바람직하게 사용되는 동안, 웨이퍼는 RTP 시스템에 의해 한번에 처리될 수 있으며, 이는 만약 다수의 코팅 단계가 요구되는 경우 발명을 실시하는데 있어 매우 중요하다. 또한, RTP 시스템은 초당 1000℃의 비율로 기판의 온도를 상승시킬 수 있고, 이는 구리 산화물막의 빠른 환원 및 최종 구리막의 신속한 가열을 가능케한다. 본 발명의 가장 바람직한 실시예는 초당 적어도 50℃로 구리 산화물막의 온도를 상승시킨다. 바람직한 실시예는 초당 20℃ 및 초당 5℃씩 구리 산화물막의 온도를 상승시킨다.
도 11은 약 0.3 미크론 폭과 0.5 미크론 깊이의 트렌치(112)를 부여하도록 에칭된 실리콘 이산화물막(110)으로 코팅된 기판(8인치 웨이퍼)로부터의 SEM 현미경 사진이다. 구리(114)가 실리콘 이산화물막에 증착된다. 트렌치의 왼쪽 측면에 보이드(116)가 도시된다. 도 11에 도시된 샘플은 일련의 실험을 수행하도록 절단된 것이다.
도 12는 도 11의 물질의 산화 결과를 나타낸 것이다. 산화는 60초 동안 330℃의 온도에서 건식 산화로 실시된다. 웨이퍼의 평탄부 상에서의 막의 타원계 측정은 전체 구리막이 산화물로 전환되는 것을 나타내나, 도 12의 SEM 사진은 산화물(120)이 트렌치의 하부에는 도달하지 않고, 트렌치 하부에 있는 물질(122)이 구리라는 것을 나타낸다. 주목할 것은 구리 산화물(120)에 남아있는 보이드(116)의 표시가 없고, 물질(120)은 증착된 구리 금속보다 상부상에서 "보다 평탄" 하다는 것이다.
도 13 및 도 14는 환원 분위기가 단지 10%의 수소 가스를 갖는 형성 가스 분위기인 단계에서 도 12의 막의 환원 결과를 나타낸 것이다. 400℃의 온도 및 180초의 시간이 구리 산화물이 완전히 환원되도록 선택된다. 환원 단계를 위한 시간은 환원을 위해 높은 퍼센테이지의 수소 및 산화물을 환원시키기 위해 요구되는 최소 시간을 발견하기 위해 종래 기술에 공지된 것처럼 환원 및 실험을 통해 크게 변경될 수 있다. 그러나 높은 분압의 수소를 위한 안전한 시스템은 보고된 실험에는 유용하지 않다. 도 14에 도시된 샘플은 습식 산화 공정에서 산화된다. 습식 산화와 건식 산화로 인한 큰 차이는 없다.
명백하게, 상기 기술에서 볼 때 본 발명의 다양한 변형 및 변조가 가능하다. 따라서, 첨부된 청구항의 범주내에서, 본 발명은 상세한 설명 이외의 다른 방법으로 실시가능하다.

Claims (46)

  1. 함몰부에 구리 산화물을 증착하는 단계;
    환원 분위기에서 구리 산화물을 가열함으로써 구리 산화물을 구리 원소로 환원시키는 단계를 포함하는 것을 특징으로 하는 기판 표면의 함몰부를 채우는 방법.
  2. 제 1 항에 있어서, 상기 기판은 특정 폭(w), 깊이(d)의 함몰부를 갖는 반도체 기판이며, d는 w 보다 큰 것을 특징으로 하는 방법.
  3. 제 2 항에 있어서, 상기 d 는 3w 보다 큰 것을 특징으로 하는 방법.
  4. 제 1 항에 있어서, 상기 구리 산화물은 10초 이하의 시간에서 구리 원소로 환원되는 것을 특징으로 하는 방법.
  5. 제 4 항에 있어서, 상기 구리 산화물은 비환원 분위기로부터 환원 분위기로 기판 부근에서 대기 가스 분위기를 신속하게 스위칭함으로써 구리 원소로 환원되는 것을 특징으로 하는 방법.
  6. 제 4 항에 있어서, 상기 구리 산화물은 상기 기판의 온도를 급속히 상승시킴으로써 구리 원소로 환원되는 것을 특징으로 하는 방법.
  7. 제 1 항에 있어서, 상기 구리 산화물은 급속 열 처리 시스템 챔버에서 구리 원소로 환원되는 것을 특징으로 하는 방법.
  8. 제 1 항에 있어서, 상기 구리 산화물의 증착 단계는 상기 기판 표면에 있는 상기 함몰부에 구리를 증착시키는 단계 및 상기 구리를 산화시키는 단계를 포함하는 것을 특징으로 하는 방법.
  9. 제 8 항에 있어서, 상기 구리 증착 단계는 금속-유기 화학 기상 증착(MOCVD)에 의해 실시되는 것을 특징으로 하는 방법.
  10. 제 8 항에 있어서, 상기 구리 증착 단계는 스퍼터링에 의해 실시되는 것을 특징으로 하는 방법.
  11. 제 8 항에 있어서, 상기 구리 증착 단계는 무전해 증착에 의해 실시되는 것을 특징으로 하는 방법.
  12. 제 8 항에 있어서, 상기 구리 증착 단계는 전기화학 증착(ECD)에 의해 실시되는 것을 특징으로 하는 방법.
  13. 제 8 항에 있어서, 상기 구리 증착 단계는 물리적 기상 증착(PVD)에 의해 실시되는 것을 특징으로 하는 방법.
  14. 제 8 항에 있어서, 상기 구리 증착 단계는 화학적 기상 증착(CVD)에 의해 실시되는 것을 특징으로 하는 방법.
  15. 제 8 항에 있어서, 상기 구리 증착 단계는 이온 보조 기상 증착에 의해 실시되는 것을 특징으로 하는 방법.
  16. 제 1 항에 있어서, 상기 기판의 표면에 있는 함몰부는 미리 구리로 부분적으로 채워지는 것을 특징으로 하는 방법.
  17. 제 16 항에 있어서, 상기 증착 및 환원 단계는 여러번 반복되는 것을 특징으로 하는 방법.
  18. 제 1 항에 있어서, 상기 구리 산화물은 액체 유기 구리 화합물 용액으로부터 구리를 함유한 화합물의 증착, 및 산화 단계에 의해 상기 함몰부에 증착되는 것을 특징으로 하는 방법.
  19. 제 18 항에 있어서, 상기 액체 유기 구리 화합물 용액은 구리 에틸헥사노-이소프로폭사이드(Cu(OOC8H15)(OC3H7 i)) 용액인 것을 특징으로 하는 방법.
  20. 제 18 항에 있어서, 상기 액체 유기 구리 화합물 용액은 구리 2-메탄옥시에틸옥사이드(Cu(OCH2CH2OCH3)2) 용액이고, 산화 단계를 수행하는 것을 특징으로 하는 방법.
  21. 제 18 항에 있어서, 상기 액체 유기 구리 화합물 용액은 구리(Ⅱ) 2-에틸헥사노에이트(Cu(OOCC7H15)2) 용액이고, 산화 단계를 수행하는 것을 특징으로 하는 방법.
  22. 함몰부에 구리를 함유한 물질을 증착하는 시스템;
    산화 분위기에서 기판을 가열함으로써 상기 구리를 함유한 물질을 구리 산화물로 산화시키고, 환원 분위기에서 상기 구리 산화물을 가열함으로써 상기 구리 산화물을 구리 원소로 환원시키기 위한 급속 열처리(RTP) 시스템을 포함하는 것을 특징으로 하는 기판 표면에 있는 함몰부를 채우는 시스템.
  23. 제 22 항에 있어서, 상기 기판은 특정 폭(w), 깊이(d)의 함몰부를 갖는 반도체 기판이며, d는 w 보다 큰 것을 특징으로 하는 시스템.
  24. 제 23 항에 있어서, 상기 d 는 3w 보다 큰 것을 특징으로 하는 시스템.
  25. 제 22 항에 있어서, 상기 구리 산화물은 10초 이하의 시간에서 구리 원소로 환원되는 것을 특징으로 하는 시스템.
  26. 제 25 항에 있어서, 상기 구리 산화물은 비환원 분위기로부터 환원 분위기로 기판 부근에서 대기 가스 분위기를 신속하게 스위칭함으로써 구리 원소로 환원되는 것을 특징으로 하는 시스템.
  27. 제 25 항에 있어서, 상기 구리 산화물은 상기 기판의 온도를 급속히 상승시킴으로써 구리 원소로 환원되는 것을 특징으로 하는 방법.
  28. 제 22 항에 있어서, 상기 증착 단계는 구리의 금속-유기 화학 기상 증착(MOCVD)에 의해 실시되는 것을 특징으로 하는 시스템.
  29. 제 22 항에 있어서, 상기 증착 단계는 구리의 스퍼터링에 의해 실시되는 것을 특징으로 하는 시스템.
  30. 제 22 항에 있어서, 상기 증착 단계는 구리의 무전해 증착에 의해 실시되는 것을 특징으로 하는 시스템.
  31. 제 22 항에 있어서, 상기 증착 단계는 구리의 전기화학 증착(ECD)에 의해 실시되는 것을 특징으로 하는 시스템.
  32. 제 22 항에 있어서, 상기 증착 단계는 구리의 물리적 기상 증착(PVD)에 의해 실시되는 것을 특징으로 하는 시스템.
  33. 제 22 항에 있어서, 상기 증착 단계는 구리의 화학적 기상 증착(CVD)에 의해 실시되는 것을 특징으로 하는 시스템.
  34. 제 22 항에 있어서, 상기 증착 단계는 구리의 이온 보조 기상 증착에 의해 실시되는 것을 특징으로 하는 방법.
  35. 제 22 항에 있어서, 상기 증착 및 환원 단계는 여러번 반복되는 것을 특징으로 하는 시스템.
  36. 함몰부에 구리 산화물을 증착하는 시스템;
    환원 분위기에서 상기 구리 산화물을 가열함으로써 상기 구리 산화물을 구리 원소로 환원시키기는 급속 열처리(RTP) 시스템; 및
    구리 산화물을 증착하는 시스템으로부터 RTP 시스템에으로 기판을 이송하는수단을 포함하는 것을 특징으로 하는 기판 표면에 있는 함몰부를 채우는 시스템.
  37. 함몰부에 구리 유기 화합물을 증착하는 시스템;
    산화 분위기에서 기판을 가열함으로써 구리 유기 화합물을 구리 산화물로 산화시키고, 환원 분위기에서 상기 구리 산화물을 가열함으로써 상기 구리 산화물을 구리 원소로 환원시키는 급속 열처리(RTP) 시스템; 및
    상기 시스템으로부터 상기 RTP 시스템으로 기판을 이송하는 수단을 포함하는 것을 특징으로 하는 기판 표면에 있는 함몰부를 채우는 시스템
  38. 제 37 항에 있어서, 상기 증착 시스템은 스핀 코터인 것을 특징으로 하는 시스템.
  39. 제 37 항에 있어서, 상기 증착 시스템은 제트 스프레이 코터인 것을 특징으로 하는 시스템.
  40. 제 37 항에 있어서, 상기 증착 시스템은 프린팅 코터인 것을 특징으로 하는 시스템.
  41. 제 37 항에 있어서, 상기 시스템은 정전 스프레이 코터인 것을 특징으로 하는 시스템.
  42. 제 37 항에 있어서, 상기 증착 시스템은 전기 영동 코터인 것을 특징으로 하는 시스템.
  43. 제 37 항에 있어서, 상기 구리 유기 화합물은 액체 유기 구리 화합물 용액으로부터 증착에 의해 함몰부에 증착되는 것을 특징으로 하는 시스템.
  44. 제 43 항에 있어서, 상기 액체 유기 구리 화합물 용액은 구리 에틸헥사노-이소프로폭사이드(Cu(OOC8H15)(OC3H7 i)) 용액인 것을 특징으로 하는 시스템.
  45. 제 43 항에 있어서, 상기 액체 유기 구리 화합물 용액은 구리 2-메탄옥시에틸옥사이드(Cu(OCH2CH2OCH3)2) 용액인 것을 특징으로 하는 시스템.
  46. 제 43 항에 있어서, 상기 액체 유기 구리 화합물 용액은 구리(Ⅱ) 2-에틸헥사노에이트(Cu(OOCC7H15)2) 용액인 것을 특징으로 하는 시스템.
KR1020027002079A 1999-08-18 2000-08-11 반도체 웨이퍼 상에 구리 피처를 제조하는 방법 KR20020020969A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US37695499A 1999-08-18 1999-08-18
US09/376,954 1999-08-18
PCT/IB2000/001115 WO2001013426A1 (en) 1999-08-18 2000-08-11 Method of producing copper features on semiconductor wafers

Publications (1)

Publication Number Publication Date
KR20020020969A true KR20020020969A (ko) 2002-03-16

Family

ID=23487177

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020027002079A KR20020020969A (ko) 1999-08-18 2000-08-11 반도체 웨이퍼 상에 구리 피처를 제조하는 방법

Country Status (5)

Country Link
EP (1) EP1203406A1 (ko)
JP (1) JP2003507888A (ko)
KR (1) KR20020020969A (ko)
TW (1) TW457678B (ko)
WO (1) WO2001013426A1 (ko)

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8357613B2 (en) 2009-02-12 2013-01-22 Samsung Electronics Co., Ltd. Methods of fabricating semiconductor devices and semiconductor devices including a contact plug processed by rapid thermal annealing
WO2018200212A1 (en) * 2017-04-25 2018-11-01 Applied Materials, Inc. Selective deposition of tungsten for simplified process flow of tungsten oxide pillar formation
US10510602B2 (en) 2017-08-31 2019-12-17 Mirocmaterials LLC Methods of producing self-aligned vias
US10553485B2 (en) 2017-06-24 2020-02-04 Micromaterials Llc Methods of producing fully self-aligned vias and contacts
US10573555B2 (en) 2017-08-31 2020-02-25 Micromaterials Llc Methods of producing self-aligned grown via
US10593594B2 (en) 2017-12-15 2020-03-17 Micromaterials Llc Selectively etched self-aligned via processes
US10600688B2 (en) 2017-09-06 2020-03-24 Micromaterials Llc Methods of producing self-aligned vias
US10699952B2 (en) 2016-11-03 2020-06-30 Applied Materials, Inc. Deposition and treatment of films for patterning
US10699953B2 (en) 2018-06-08 2020-06-30 Micromaterials Llc Method for creating a fully self-aligned via
US10741435B2 (en) 2016-06-14 2020-08-11 Applied Materials, Inc. Oxidative volumetric expansion of metals and metal containing compounds
US10770349B2 (en) 2017-02-22 2020-09-08 Applied Materials, Inc. Critical dimension control for self-aligned contact patterning
US10790191B2 (en) 2018-05-08 2020-09-29 Micromaterials Llc Selective removal process to create high aspect ratio fully self-aligned via
US10840186B2 (en) 2017-06-10 2020-11-17 Applied Materials, Inc. Methods of forming self-aligned vias and air gaps
US10892183B2 (en) 2018-03-02 2021-01-12 Micromaterials Llc Methods for removing metal oxides
US10892187B2 (en) 2018-05-16 2021-01-12 Micromaterials Llc Method for creating a fully self-aligned via
US10930503B2 (en) 2016-11-08 2021-02-23 Applied Materials, Inc. Geometric control of bottom-up pillars for patterning applications
US11062942B2 (en) 2017-12-07 2021-07-13 Micromaterials Llc Methods for controllable metal and barrier-liner recess
US11164938B2 (en) 2019-03-26 2021-11-02 Micromaterials Llc DRAM capacitor module

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3727277B2 (ja) 2002-02-26 2005-12-14 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
DE10360046A1 (de) 2003-12-18 2005-07-21 Basf Ag Kupfer(l)formiatkomplexe
TWI719316B (zh) * 2017-06-12 2021-02-21 美商應用材料股份有限公司 利用鎢氧化還原之無縫鎢填充

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2885616B2 (ja) * 1992-07-31 1999-04-26 株式会社東芝 半導体装置およびその製造方法
JP3724592B2 (ja) * 1993-07-26 2005-12-07 ハイニックス セミコンダクター アメリカ インコーポレイテッド 半導体基板の平坦化方法
JP3137087B2 (ja) * 1998-08-31 2001-02-19 日本電気株式会社 半導体装置の製造方法

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8357613B2 (en) 2009-02-12 2013-01-22 Samsung Electronics Co., Ltd. Methods of fabricating semiconductor devices and semiconductor devices including a contact plug processed by rapid thermal annealing
US10741435B2 (en) 2016-06-14 2020-08-11 Applied Materials, Inc. Oxidative volumetric expansion of metals and metal containing compounds
US10699952B2 (en) 2016-11-03 2020-06-30 Applied Materials, Inc. Deposition and treatment of films for patterning
US10930503B2 (en) 2016-11-08 2021-02-23 Applied Materials, Inc. Geometric control of bottom-up pillars for patterning applications
US10770349B2 (en) 2017-02-22 2020-09-08 Applied Materials, Inc. Critical dimension control for self-aligned contact patterning
WO2018200212A1 (en) * 2017-04-25 2018-11-01 Applied Materials, Inc. Selective deposition of tungsten for simplified process flow of tungsten oxide pillar formation
US10636659B2 (en) 2017-04-25 2020-04-28 Applied Materials, Inc. Selective deposition for simplified process flow of pillar formation
US10840186B2 (en) 2017-06-10 2020-11-17 Applied Materials, Inc. Methods of forming self-aligned vias and air gaps
US10553485B2 (en) 2017-06-24 2020-02-04 Micromaterials Llc Methods of producing fully self-aligned vias and contacts
US10510602B2 (en) 2017-08-31 2019-12-17 Mirocmaterials LLC Methods of producing self-aligned vias
US10573555B2 (en) 2017-08-31 2020-02-25 Micromaterials Llc Methods of producing self-aligned grown via
US10600688B2 (en) 2017-09-06 2020-03-24 Micromaterials Llc Methods of producing self-aligned vias
US11062942B2 (en) 2017-12-07 2021-07-13 Micromaterials Llc Methods for controllable metal and barrier-liner recess
US11705366B2 (en) 2017-12-07 2023-07-18 Micromaterials Llc Methods for controllable metal and barrier-liner recess
US10593594B2 (en) 2017-12-15 2020-03-17 Micromaterials Llc Selectively etched self-aligned via processes
US10892183B2 (en) 2018-03-02 2021-01-12 Micromaterials Llc Methods for removing metal oxides
US11037825B2 (en) 2018-05-08 2021-06-15 Micromaterials Llc Selective removal process to create high aspect ratio fully self-aligned via
US10790191B2 (en) 2018-05-08 2020-09-29 Micromaterials Llc Selective removal process to create high aspect ratio fully self-aligned via
US10892187B2 (en) 2018-05-16 2021-01-12 Micromaterials Llc Method for creating a fully self-aligned via
US10699953B2 (en) 2018-06-08 2020-06-30 Micromaterials Llc Method for creating a fully self-aligned via
US11164938B2 (en) 2019-03-26 2021-11-02 Micromaterials Llc DRAM capacitor module

Also Published As

Publication number Publication date
WO2001013426A1 (en) 2001-02-22
EP1203406A1 (en) 2002-05-08
TW457678B (en) 2001-10-01
JP2003507888A (ja) 2003-02-25

Similar Documents

Publication Publication Date Title
KR20020020969A (ko) 반도체 웨이퍼 상에 구리 피처를 제조하는 방법
KR100236668B1 (ko) 저항 및 결함밀도가 낮은 텅스텐 접점을 실리콘 반도체 웨이퍼에 형성하기위한 방법
KR100711526B1 (ko) 구리 연결선을 갖는 반도체 장치의 제조방법
US6605549B2 (en) Method for improving nucleation and adhesion of CVD and ALD films deposited onto low-dielectric-constant dielectrics
US6614119B1 (en) Semiconductor device and method of fabricating the same
KR100754757B1 (ko) 초대규모 집적 회로를 위한 다층 구리 상호접속 방법
KR100282564B1 (ko) 반도체 장치의 제조 방법
US20060246714A1 (en) Method of forming a conductive contact
KR20020011123A (ko) Ｗ(ｃｏ)6 로부터의 텅스텐막 증착 방법
US11508617B2 (en) Method of forming interconnect for semiconductor device
KR100200911B1 (ko) 초고밀도 집적회로를 위한 도전층 및 구조를 만드는 방법 및 그 방법을 실행하기 위한 장치
US7344979B2 (en) High pressure treatment for improved grain growth and void reduction
US6548398B1 (en) Production method of semiconductor device and production device therefor
Ruhl et al. Deposition of titanium nitride/tungsten layers for application in vertically integrated circuits technology
CN112687610B (zh) 互连结构及其形成方法
US20230369097A1 (en) Method for fabricating semiconductor device with multi-carbon-concentration dielectrics
KR100237682B1 (ko) 반도체 소자의 배선 형성 방법
US20230369209A1 (en) Semiconductor device with multi-carbon-concentration dielectrics
JPH06120355A (ja) 半導体装置の製造方法
KR100313417B1 (ko) 반도체 소자에서 금속 배선 형성 방법
KR930002451B1 (ko) 반도체 소자 제조방법 및 그 소자
KR100353534B1 (ko) 반도체 소자의 금속배선 형성방법
KR20000041873A (ko) 금속배선 형성방법
KR20010084502A (ko) 반도체 장치의 금속층 형성 방법
KR20000042833A (ko) 반도체장치의 배선 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application