TWI719316B - 利用鎢氧化還原之無縫鎢填充 - Google Patents

利用鎢氧化還原之無縫鎢填充 Download PDF

Info

Publication number
TWI719316B
TWI719316B TW107119633A TW107119633A TWI719316B TW I719316 B TWI719316 B TW I719316B TW 107119633 A TW107119633 A TW 107119633A TW 107119633 A TW107119633 A TW 107119633A TW I719316 B TWI719316 B TW I719316B
Authority
TW
Taiwan
Prior art keywords
tungsten
substrate
feature
film
gap
Prior art date
Application number
TW107119633A
Other languages
English (en)
Other versions
TW201903969A (zh
Inventor
巫勇
陳一宏
江施施
段子青
亞伯希吉特巴蘇 馬禮克
史林尼維斯 干德可塔
Original Assignee
美商應用材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商應用材料股份有限公司 filed Critical 美商應用材料股份有限公司
Publication of TW201903969A publication Critical patent/TW201903969A/zh
Application granted granted Critical
Publication of TWI719316B publication Critical patent/TWI719316B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76888—By rendering at least a portion of the conductor non conductive, e.g. oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02244—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of a metallic layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]

Abstract

說明用於以無縫鎢填充物填充基板特徵之方法。此等方法包括沉積鎢薄膜、將鎢薄膜氧化成氧化鎢支柱、將氧化鎢薄膜還原成無縫鎢間隙填充物，且可選地在鎢間隙填充物上沉積額外的鎢。

Description

利用鎢氧化還原之無縫鎢填充
本揭露案之實施例大致關於以無縫鎢填充物來填充基板特徵的方法。更具體而言，本揭露案之實施例導向透過沉積氧化還原處理，以無縫鎢填充物填充基板特徵的方法。
間隙填充處理為半導體製造的非常重要階段。間隙填充處理用於以絕緣或導電材料填充高長寬比間隙（或特徵）。舉例而言，淺溝槽隔離、金屬間介電層、鈍化層、虛設閘極等等。隨著裝置的幾何縮小（例如，關鍵尺寸＜20nm）及熱預算的減少，空間的無瑕疵填充變得更加困難，因為有傳統沉積處理之限制。
多數沉積方法在基板的頂部區域上比底部區域上沉積更多的材料。沉積通常形成蕈狀薄膜輪廓。結果，特徵的頂部部分某些時候過早捏縮，而在結構的下部部分之中留下縫隙或空洞。此問題在小的特徵中更加普遍。
用於間隙填充的鎢原子層沉積已證明為半導體工業中的關鍵技術。然而，間隙填充的縫隙為ALD鎢沉積中的限制。因此，需要一種產生無縫鎢填充的方法。
本揭露案的一或更多實施例導向一種基板處理之方法，包含提供基板，此基板具有第一材料的第一基板表面及第二材料的第二基板表面。基板具有至少一個特徵，此至少一個特徵具有側壁及底部。側壁藉由第一基板表面形成，且底部藉由第二基板表面形成。在基板上形成鎢薄膜。鎢薄膜具有形成於特徵之中的縫隙及形成於特徵外部的第一基板表面上的覆蓋層。平坦化基板表面以從第一基板表面移除覆蓋層，使得鎢薄膜的頂部與特徵外部的第一基板表面大約共面。氧化鎢薄膜以形成氧化鎢支柱，此氧化鎢支柱從基板特徵延伸而不具有縫隙。將氧化鎢支柱還原成鎢。鎢在特徵之中形成實質上無縫鎢間隙填充物。
本揭露案的另一實施例導向一種基板處理之方法，包含提供基板，此基板具有形成於基板表面中的至少一個特徵。特徵從基板表面延伸一距離，且具有側壁及底部。特徵的側壁及基板表面以第一材料組成，且底部以不同於第一材料的第二材料組成。在基板上形成鎢薄膜，使得在特徵之中鎢薄膜之中存在空洞，以及鎢覆蓋層形成於基板表面上。平坦化基板以從基板表面移除鎢覆蓋層，使得鎢薄膜的頂部與基板表面實質上共面。氧化鎢薄膜以形成氧化鎢的支柱，此支柱從特徵延伸而不具有縫隙。將氧化鎢的支柱還原成鎢，以在至少一個特徵之中形成實質上無縫鎢間隙填充物。
本揭露案的其他實施例導向一種基板處理之方法，包含提供基板，此基板具有第一材料的第一基板表面及第二材料的第二基板表面。第一材料以介電材料組成且第二材料以導電材料組成。基板具有至少一個特徵，此至少一個特徵具有側壁及底部。側壁藉由第一基板表面形成，且底部藉由第二基板表面形成。藉由原子層沉積而在基板上形成鎢薄膜。鎢薄膜具有在特徵之中形成的封閉的縫隙及形成於特徵外部的第一基板表面上的覆蓋層。縫隙的頂部在特徵的側壁上方。平坦化基板表面以從第一基板表面移除覆蓋層，使得鎢薄膜的頂部與特徵外部的第一基板表面大約共面，且縫隙的頂部被移除。藉由熱氧化處理或電漿氧化處理來氧化鎢薄膜，以形成氧化鎢支柱，其中此氧化鎢支柱從特徵延伸而不具有縫隙。藉由熱還原處理或電漿還原處理而將氧化鎢支柱還原成鎢。鎢在特徵之中形成實質上無縫鎢間隙填充物，且鎢間隙填充物的頂部低於特徵外部的第一基板表面小於或等於約10Å。在鎢間隙填充物上沉積額外的鎢，以藉由在鎢間隙填充物上沉積矽薄膜且將矽薄膜暴露至鹵化鎢以將矽薄膜轉換成鎢，來抬升鎢間隙填充物的頂部至實質上與特徵外部的第一基板表面共面。
在說明本揭露案的數個範例實施例之前，應理解本揭露案並非限於以下說明中提及的構造細節或處理步驟。本揭露案能夠包括其他實施例，且能夠以各種方式實現或執行。
如此說明書及隨附申請專利範圍中所使用，「基板」及「晶圓」一詞可交替地使用，兩者均代表在其上處理作用的表面或表面之部分。亦由技藝人士將可理解，基板之稱呼亦可僅代表基板的一部分，除非上下文另外指示。此外，在基板上沉積的稱呼可意味著裸基板及在其上具有沉積的或形成的薄膜或特徵之基板。
如此處所使用的「基板」代表形成於基板上的任何基板或材料表面，於製作處理期間在此基板上實行薄膜處理。舉例而言，在其上可實行處理的基板表面，取決於應用，包括諸如矽、氧化矽、應變矽、絕緣體上矽（SOI）、碳摻雜氧化矽、氮化矽、摻雜矽、鍺、砷化鎵、玻璃、藍寶石的材料，及任何其他材料，例如金屬、金屬氮化物、金屬合金及其他導電材料。基板包括但非限於半導體基板。基板可暴露至預先處置處理，以拋光、蝕刻、還原、氧化、羥化（或者產生或接枝目標化學分子以施加化學功能）、退火及/或烘烤基板表面。除了在基板本身的表面上直接處理薄膜之外，在本揭露案中，如以下更詳細揭露，所揭露的任何薄膜處理步驟亦可在形成於基板的下層上實行，且「基板表面」一詞如上下文指示，意圖包括此下層。因此，舉例而言，當在基板表面上已沉積薄膜/層或部分的薄膜/層時，新沉積的薄膜/層的暴露的表面變成基板表面。給定基板表面所包含者將取決於待沉積的薄膜以及所使用的特定化學物質。
第1圖顯示具有兩個特徵110（例如，溝槽）的基板105的剖面視圖。第1圖為了說明之目的顯示基板具有兩個特徵；然而，本領域技藝人士將理解可具有比兩個特徵更多或更少的數量。特徵110的形狀可為任何適合的形狀，包括但非限於溝槽及圓柱形通孔。在特定實施例中，特徵110為溝槽。如此處所使用，「特徵」一詞意味著任何意圖的表面不規則性。特徵的合適範例包括但非限於具有頂部、兩個側壁及底部的溝槽、具有頂部及從表面向上延伸的側壁之峰部（或鰭部）、及具有從表面向下延伸的側壁以及開口底部的通孔。特徵可具有任何適合的長寬比（特徵之深度對特徵之寬度的比率）。在某些實施例中，長寬比大於或等於約5：1、10：1、15：1、20：1、25：1、30：1、35：1或40：1。
基板105以兩個材料組成，此等兩個材料形成兩個基板表面：第一材料120形成第一基板表面125且第二材料130形成第二基板表面135。特徵110從特徵110外部的第一基板表面127延伸至深度D，而至第二基板表面135。特徵110具有界定特徵110之寬度W的第一側壁111及第二側壁112。第一側壁111及第二側壁112以第一材料120組成。藉由側壁及底部形成的開口區域亦稱為間隙。填充間隙的材料稱為間隙填充物或間隙填充材料。
在某些實施例中，第一材料120及第二材料130為相同的。在某些實施例中，第一材料120及第二材料130為不同的。在某些實施例中，第一材料120包含介電材料，且第二材料130包含導電材料，或反之亦然。
介電材料之範例包括但非限於二氧化矽、氧化矽、碳摻雜氧化物（CDO），例如碳摻雜二氧化矽、多孔二氧化矽、氮化矽或此等任何之結合。介電材料之額外範例包括但非限於氮化物、氧化物、某些聚合物、磷矽酸鹽玻璃、氟矽酸鹽（SiOF）玻璃、有機矽酸鹽玻璃（SiOCH）、聚醯亞胺、環氧樹脂、諸如苯并環丁烯（BCB）的光穩定材料、或旋塗式玻璃。
導電材料之範例包括但非限於金屬、金屬氧化物、金屬氮化物、金屬碳化物及此等之結合。在某些實施例中，第一材料120包含氧化矽且第二材料130包含鈷或銅。
參照第1圖，本揭露案的一或更多實施例描繪基板處理之方法100，而在基板特徵中提供不含縫隙的鎢間隙填充。在基板上形成鎢薄膜210。在間隙之中，沿著側壁及底部形成部分的薄膜，但含有縫隙220。在某些實施例中，縫隙為薄膜沉積的副產品。舉例而言，較高的長寬比特徵更易於在沉積期間形成縫隙，因為於特徵頂部的薄膜傾向捏縮關閉，使得在沉積的薄膜之中圍住空洞。縫隙220可為形成於特徵110的側壁111、112之間的任何間隙、空間或空洞。
在某些實施例中，類似於第1圖，沉積鎢薄膜210使得藉由鎢薄膜覆蓋或「關閉」縫隙220。在此等實施例中，縫隙220具有頂部225。在某些實施例中，縫隙220的頂部225可在特徵110外部的第一材料表面127上方延伸。
在某些實施例中，並未沉積鎢薄膜，使得縫隙220並未藉由鎢薄膜覆蓋。在此類型的實施例中，縫隙220於薄膜的頂部維持開放的。
鎢薄膜210可藉由任何適合的處理形成，包括但非限於化學氣相沉積、電漿強化的化學氣相沉積、原子層沉積、電漿強化的原子層沉積及/或物理氣相沉積。在某些實施例中，鎢薄膜210藉由原子層沉積形成。
在填充間隙之後，藉由化學機械平坦化（CMP）處理來移除覆蓋層（即，沉積於間隙外部的基板之頂部上的鎢）。在某些實施例中，實行CMP處理，使得鎢薄膜210的頂部與特徵110外部的第一基板表面127大約共面。在此等實施例中，若縫隙220的頂部225在特徵110外部127的第一基板表面上方，則於平坦化期間將移除縫隙的頂部。在某些實施例中，鎢薄膜210的頂部與特徵110外部127的第一基板表面實質上共面。如此處所使用，「實質上共面」一詞代表藉由第一表面形成的平面及藉由鎢薄膜形成的平面在±5Å、±4Å、±3Å或±2Å之中。
在平坦化之後，氧化鎢薄膜210以形成氧化鎢支柱410。氧化鎢支柱透過化學氧化處理或電漿氧化處理而形成。不論鎢薄膜或特徵之中的任何縫隙，氧化鎢支柱410不具有縫隙。在氧化期間，在特徵的頂部維持間隙形狀的保真度，使得氧化鎢支柱410從特徵110直向上成長。如此處所使用，「直向上」意味著氧化鎢支柱410的側邊與特徵110的側壁111、112實質上共面。表面與側壁111共面，其中在側壁114及表面的接合處形成的角度為±10º。
熱氧化處理為透過特定反應物及熱的使用而促進的氧化處理，而並未使用電漿。熱氧化反應物之範例包括但非限於O2 、O3 、N2 O、H2 O、H2 O2 、CO、CO2 及此等之結合。
電漿氧化處理為透過特定反應物之自由基的形成而促進的氧化處理。電漿氧化反應物之範例包括但非限於O2 、O3 、H2 O、H2 O2 及其結合的電漿。電漿氧化處理可為直接電漿或遠端電漿。電漿氧化處理可為傳導耦合電漿（CCP）或電感耦合電漿（ICP）。在某些實施例中，氧化處理為自由基強化的，其中氧化氣體經過熱線以在氣體之中產生自由基，而並未離子化氣體。
在氧化之後，還原氧化鎢支柱410以形成鎢間隙填充物510。鎢間隙填充物為實質上不具有縫隙的。鎢間隙填充物510具有可比特徵127外部的第一基板表面更高、更低或大約共面的頂部515。氧化鎢支柱透過熱還原處理或電漿還原處理來還原。
熱還原處理為透過特定反應物及熱的使用而促進的還原處理，而並未使用電漿。熱還原反應物的範例包括但非限於氫、醇、羧酸、醛、矽烷、硼烷、氨、聯胺、聯胺衍生物及此等之結合。
電漿還原處理為透過自由基的形成及/或特定反應物的離子而促進的還原處理。電漿還原反應物的範例包括但非限於氫、氨、聯胺、聯胺衍生物及其結合之電漿。
在某些實施例中，於還原氧化鎢支柱之後，鎢間隙填充物510的頂部515為與特徵127外部的第一基板表面125共面的±10Å之中。換句話說，鎢間隙填充物510的深度在特徵深度D的±10Å之中。在某些實施例中，鎢間隙填充物510的頂部515低於或下沉於特徵外部的第一基板表面125。換句話說，鎢間隙填充物510的深度小於特徵深度D。在某些實施例中，於還原氧化鎢支柱之後，鎢間隙填充物510的頂部515為與特徵127外部的第一基板表面125共面的±5Å之中。
儘管未繪製於第1圖中，在鎢間隙填充物510的頂部515低於特徵127外部的第一基板表面125的實施例中，基板處理可進一步包含在鎢間隙填充物510上選擇性地沉積額外的鎢。額外的鎢的沉積可將鎢間隙填充物510的頂部515抬升至與特徵127外部的第一基板表面125實質上共面。在某些實施例中，額外的鎢的此沉積包含在鎢間隙填充物510上沉積矽薄膜，且將矽薄膜暴露至鹵化鎢，以將矽薄膜轉換成鎢。
此說明書全篇所稱之「一個實施例」、「某些實施例」、「一或更多實施例」或「一實施例」代表與實施例結合的特定特徵、結構、材料或特性包括在本揭露案的至少一個實施例中。因此，此說明書全篇的各處中諸如「在一或更多實施例中」、「在某些實施例中」、「在一個實施例中」或「在一實施例中」的詞與之呈現並非必須代表本揭露案的相同實施例。再者，特定特徵、結構、材料或特性可在一或更多實施例中以任何適合的方式結合。
儘管此處已參考特定實施例說明本揭露案，應理解此等實施例僅為本揭露案的原理及應用之說明。對本領域技藝人士而言可對本揭露案的方法及裝置作成各種改變及修改而不會悖離本揭露案的精神及範疇為顯而易見的。因此，本揭露案意圖包括隨附申請專利範圍之範疇之中的修改及改變及其均等物。
100‧‧‧方法105‧‧‧基板110‧‧‧特徵111‧‧‧側壁112‧‧‧側壁120‧‧‧第一材料125‧‧‧第一基板表面127‧‧‧第一基板表面130‧‧‧第二材料135‧‧‧第二基板表面210‧‧‧鎢薄膜220‧‧‧縫隙225‧‧‧頂部510‧‧‧鎢間隙填充物515‧‧‧頂部
如上簡要概述且於以下更詳細討論的本揭露案的實施例可藉由參考隨附圖式中描繪的本揭露案的圖示實施例而理解。然而，應理解隨附圖式僅圖示本揭露案的通常實施例，且因此不應考慮為範疇之限制，因為本揭露案認可其他均等效果的實施例。
第1圖根據本揭露案的一或更多實施例，顯示間隙填充處理的剖面概要圖。
國內寄存資訊 (請依寄存機構、日期、號碼順序註記) 無
國外寄存資訊 (請依寄存國家、機構、日期、號碼順序註記) 無
100‧‧‧方法
105‧‧‧基板
110‧‧‧特徵
111‧‧‧側壁
112‧‧‧側壁
120‧‧‧第一材料
125‧‧‧第一基板表面
127‧‧‧第一基板表面
130‧‧‧第二材料
135‧‧‧第二基板表面
210‧‧‧鎢薄膜
220‧‧‧縫隙
225‧‧‧頂部
510‧‧‧鎢間隙填充物
515‧‧‧頂部

Claims (15)

  1. 一種基板處理之方法，包含以下步驟：提供一基板，該基板具有一第一材料的一第一基板表面及一第二材料的一第二基板表面，該基板具有至少一個特徵，該至少一個特徵具有一側壁及一底部，該側壁藉由該第一基板表面形成，且該底部藉由該第二基板表面形成；在該基板上形成一鎢薄膜，該鎢薄膜具有形成於該特徵之中的一縫隙及形成於該特徵外部的該第一基板表面上的一覆蓋層；平坦化該基板以從該第一基板表面移除該覆蓋層，使得該鎢薄膜的一頂部與該特徵外部的該第一基板表面大約共面；氧化該鎢薄膜以形成一氧化鎢支柱，該氧化鎢支柱從該至少一個特徵延伸而不具有一縫隙；將該氧化鎢支柱還原成鎢，該鎢在該至少一個特徵之中形成實質上無縫的一鎢間隙填充物，使得該鎢間隙填充物之一頂部低於該特徵外部的該第一基板表面；及在該鎢間隙填充物上選擇性沉積額外的鎢，以抬升該鎢間隙填充物的該頂部至實質上與該特徵外部的該第一基板表面共面，而選擇性沉積額外的鎢之步驟包 含以下步驟：在該鎢間隙填充物上沉積一矽薄膜，且將該矽薄膜暴露至一鹵化鎢以將該矽薄膜轉換成鎢。
  2. 如請求項1所述之方法，其中該第一材料及該第二材料之其中一者包含一介電材料，且該第一材料及該第二材料之另一者包含一導電材料。
  3. 如請求項1所述之方法，其中該鎢薄膜的形成藉由原子層沉積實行。
  4. 如請求項1所述之方法，其中在該至少一個特徵之中形成的該縫隙為封閉的。
  5. 如請求項1所述之方法，其中在該至少一個特徵之中形成的該縫隙之一頂部在該側壁上方，使得在平坦化時移除該縫隙的該頂部。
  6. 如請求項1所述之方法，其中該鎢薄膜透過熱氧化來氧化。
  7. 如請求項1所述之方法，其中該鎢薄膜透過電漿氧化來氧化。
  8. 如請求項1所述之方法，其中還原該氧化鎢支柱之步驟包含一熱還原處理。
  9. 如請求項1所述之方法，其中還原該氧化鎢支柱之步驟包含一電漿還原處理。
  10. 如請求項1所述之方法，其中在還原該氧化鎢支柱之後，該鎢間隙填充物的一頂部與該特徵之 外部的該第一基板表面為±10Å之中的共面。
  11. 一種基板處理之方法，包含以下步驟：提供一基板，該基板具有形成於一基板表面中的至少一個特徵，該特徵從該基板表面延伸一距離，且具有一側壁及一底部，該特徵的該側壁及該基板表面包含一第一材料，且該底部包含不同於該第一材料的一第二材料；在該基板上形成一鎢薄膜，使得在該至少一個特徵之中該鎢薄膜之中存在一空洞，以及一鎢覆蓋層形成於該基板表面上；平坦化該基板以從該基板表面移除該鎢覆蓋層，使得該鎢薄膜的一頂部與該基板表面實質上共面；氧化該鎢薄膜以形成氧化鎢的一支柱，該支柱從該至少一個特徵延伸而不具有一縫隙；還原氧化鎢的該支柱，以在該至少一個特徵之中形成實質上無縫的一鎢間隙填充物，其中該鎢間隙填充物的一頂部低於該基板表面；及選擇性沉積額外的鎢至該鎢間隙填充物，以抬升該鎢間隙填充物的該頂部至實質上與該特徵外部的該基板表面共面，而選擇性沉積額外的鎢之步驟包含以下步驟：在該鎢間隙填充物上沉積一矽薄膜，且將該矽薄膜暴露至一鹵化鎢以將該矽薄膜轉換成鎢。
  12. 如請求項11所述之方法，其中該鎢薄膜的形成藉由以下一或更多者來實行：一原子層沉積處理或一化學氣相沉積處理。
  13. 如請求項11所述之方法，其中該鎢薄膜透過以下一或更多者來氧化：一熱氧化處理或一電漿氧化處理。
  14. 如請求項11所述之方法，其中還原氧化鎢的該支柱透過以下一或更多者而發生：一熱還原處理或一電漿還原處理。
  15. 一種基板處理之方法，包含以下步驟：提供一基板，該基板具有一第一材料的一第一基板表面及一第二材料的一第二基板表面，該第一材料包含一介電材料且該第二材料包含一導電材料，該基板具有至少一個特徵，該至少一個特徵具有一側壁及一底部，該側壁藉由該第一基板表面形成，且該底部藉由該第二基板表面形成；藉由原子層沉積而在該基板上形成一鎢薄膜，該鎢薄膜具有在該特徵之中形成的一封閉的縫隙及形成於該特徵外部的該第一基板表面上的一覆蓋層，該縫隙的一頂部在該側壁的上方；平坦化該基板以從該第一基板表面移除該覆蓋層，使得該鎢薄膜的一頂部與該特徵外部的該第一基板表 面大約共面，且該縫隙的該頂部被移除；藉由一熱氧化處理或一電漿氧化處理來氧化該鎢薄膜，以形成一氧化鎢支柱，該氧化鎢支柱從該特徵延伸而不具有一縫隙；藉由一熱還原處理或一電漿還原處理而將該氧化鎢支柱還原成鎢，該鎢在該特徵之中形成實質上無縫的一鎢間隙填充物，且該鎢間隙填充物的一頂部低於該特徵外部的該第一基板表面小於或等於約10Å；及在該鎢間隙填充物上沉積額外的鎢，以藉由在該鎢間隙填充物上沉積一矽薄膜且將該矽薄膜暴露至一鹵化鎢以將該矽薄膜轉換成鎢，來抬升該鎢間隙填充物的該頂部至實質上與該特徵外部的該第一基板表面共面。
TW107119633A 2017-06-12 2018-06-07 利用鎢氧化還原之無縫鎢填充 TWI719316B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201762518534P 2017-06-12 2017-06-12
US62/518,534 2017-06-12

Publications (2)

Publication Number Publication Date
TW201903969A TW201903969A (zh) 2019-01-16
TWI719316B true TWI719316B (zh) 2021-02-21

Family

ID=64562219

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107119633A TWI719316B (zh) 2017-06-12 2018-06-07 利用鎢氧化還原之無縫鎢填充

Country Status (6)

Country Link
US (1) US10559497B2 (zh)
JP (1) JP7308819B2 (zh)
KR (1) KR102306666B1 (zh)
CN (1) CN110945642B (zh)
TW (1) TWI719316B (zh)
WO (1) WO2018231816A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11101128B1 (en) 2020-03-12 2021-08-24 Applied Materials, Inc. Methods for gapfill in substrates
US11437271B2 (en) * 2020-05-05 2022-09-06 Applied Materials, Inc. Seamless gap fill
US11380536B2 (en) 2020-05-05 2022-07-05 Applied Materials, Inc. Multi-step pre-clean for selective metal gap fill

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060246217A1 (en) * 2005-03-18 2006-11-02 Weidman Timothy W Electroless deposition process on a silicide contact
US20100203725A1 (en) * 2009-02-12 2010-08-12 Suk-Hun Choi Methods of fabricating semiconductor devices and semiconductor devices including a contact plug processed by rapid thermal annealing

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4882203A (en) * 1988-11-04 1989-11-21 Cvd Systems & Services Heating element
JP2003507888A (ja) * 1999-08-18 2003-02-25 ステアーグ アール ティ ピー システムズ インコーポレイテッド 半導体ウェーハ上に銅の特徴を生じさせる方法
JP4315424B2 (ja) 2003-08-29 2009-08-19 キヤノン株式会社 ナノ構造体の製造方法
JP2005101141A (ja) * 2003-09-24 2005-04-14 Renesas Technology Corp 半導体集積回路装置およびその製造方法
US7879683B2 (en) 2007-10-09 2011-02-01 Applied Materials, Inc. Methods and apparatus of creating airgap in dielectric layers for the reduction of RC delay
US8575753B2 (en) 2009-05-27 2013-11-05 Samsung Electronics Co., Ltd. Semiconductor device having a conductive structure including oxide and non oxide portions
KR20110108546A (ko) * 2010-03-29 2011-10-06 주식회사 하이닉스반도체 다마신 공정을 이용한 반도체장치 제조 방법
TWI408183B (zh) * 2010-12-07 2013-09-11 Ind Tech Res Inst 隔熱材料及其製造方法
KR101172272B1 (ko) 2010-12-30 2012-08-09 에스케이하이닉스 주식회사 매립비트라인을 구비한 반도체장치 제조 방법
CN113862634A (zh) 2012-03-27 2021-12-31 诺发系统公司 钨特征填充
US9312168B2 (en) 2013-12-16 2016-04-12 Applied Materials, Inc. Air gap structure integration using a processing system

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060246217A1 (en) * 2005-03-18 2006-11-02 Weidman Timothy W Electroless deposition process on a silicide contact
US20100203725A1 (en) * 2009-02-12 2010-08-12 Suk-Hun Choi Methods of fabricating semiconductor devices and semiconductor devices including a contact plug processed by rapid thermal annealing

Also Published As

Publication number Publication date
CN110945642B (zh) 2023-10-03
WO2018231816A1 (en) 2018-12-20
JP2020523801A (ja) 2020-08-06
TW201903969A (zh) 2019-01-16
KR20200006192A (ko) 2020-01-17
US20180358264A1 (en) 2018-12-13
CN110945642A (zh) 2020-03-31
US10559497B2 (en) 2020-02-11
KR102306666B1 (ko) 2021-09-28
JP7308819B2 (ja) 2023-07-14

Similar Documents

Publication Publication Date Title
US20220122881A1 (en) Conformal low temperature hermetic dielectric diffusion barriers
TWI610343B (zh) 具有楔形鑲嵌孔洞之半導體結構及其製造方法
TWI719316B (zh) 利用鎢氧化還原之無縫鎢填充
US20150228585A1 (en) Self-forming barrier integrated with self-aligned cap
JP5549458B2 (ja) 半導体装置の製造方法
US11328994B2 (en) Method for fabricating CU interconnection using graphene
JP2019106538A (ja) 制御可能な金属およびバリアライナー凹部のための方法
US10790188B2 (en) Seamless ruthenium gap fill
JP2008010534A (ja) 半導体装置およびその製造方法
US9484297B2 (en) Semiconductor device having non-magnetic single core inductor and method of producing the same
US20150031202A1 (en) Method for manufacturing semiconductor wafers
JP2024503439A (ja) Ｃｄに依存する間隙充填及びコンフォーマル膜
TWI730142B (zh) 內連線結構的製造方法
JP2013073981A (ja) 半導体装置及びその製造方法
TWI552212B (zh) 半導體元件及其製造方法
TW202335252A (zh) 凹槽式閘極結構的製備方法
TW202314020A (zh) 使用鉬共伴流之鎢間隙填充
TW202333332A (zh) 接觸結構及其製備方法
KR100849773B1 (ko) 반도체 소자의 제조 방법
KR20090069506A (ko) 반도체 소자의 제조 방법
TW201349349A (zh) 金屬導線製造方法與具有金屬導線的元件
KR20080040885A (ko) 반도체 소자의 콘택홀 제조방법
JP2014179475A (ja) 半導体装置の製造方法