KR102306666B1 - 텅스텐 산화-환원에 의한 심리스 텅스텐 충전 - Google Patents

텅스텐 산화-환원에 의한 심리스 텅스텐 충전 Download PDF

Info

Publication number
KR102306666B1
KR102306666B1 KR1020207000647A KR20207000647A KR102306666B1 KR 102306666 B1 KR102306666 B1 KR 102306666B1 KR 1020207000647 A KR1020207000647 A KR 1020207000647A KR 20207000647 A KR20207000647 A KR 20207000647A KR 102306666 B1 KR102306666 B1 KR 102306666B1
Authority
KR
South Korea
Prior art keywords
tungsten
substrate
feature
film
substrate surface
Prior art date
Application number
KR1020207000647A
Other languages
English (en)
Other versions
KR20200006192A (ko
Inventor
용 우
이홍 첸
시시 지앙
지큉 두안
아비지트 바수 말릭
스리니바스 간디코타
Original Assignee
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 어플라이드 머티어리얼스, 인코포레이티드
Publication of KR20200006192A publication Critical patent/KR20200006192A/ko
Application granted granted Critical
Publication of KR102306666B1 publication Critical patent/KR102306666B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76888—By rendering at least a portion of the conductor non conductive, e.g. oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02244—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of a metallic layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

심리스 텅스텐 충전으로 기판 피처를 충전하기 위한 방법들이 설명된다. 방법들은, 텅스텐 막을 증착하는 단계, 텅스텐 막을 텅스텐 산화물 필러로 산화시키는 단계, 텅스텐 산화물 막을 심리스 텅스텐 갭필로 환원시키는 단계, 및 선택적으로, 텅스텐 갭필 상에 부가적인 텅스텐을 증착하는 단계를 포함한다.

Description

텅스텐 산화-환원에 의한 심리스 텅스텐 충전
[0001] 본 개시내용의 실시예들은 일반적으로, 심리스 텅스텐 충전(seamless tungsten fill)으로 기판 피처(feature)들을 충전하기 위한 방법들에 관한 것이다. 더 구체적으로, 본 개시내용의 실시예들은 증착-산화-환원 프로세스를 통해 심리스 텅스텐 충전으로 기판 피처를 충전하기 위한 방법들에 관한 것이다.
[0002] 갭필 프로세스(gapfill process)는 반도체 제조의 매우 중요한 스테이지이다. 갭필 프로세스는 절연성 또는 전도성 재료로 고 종횡비 갭(또는 피처), 예컨대, 셸로우 트렌치 아이솔레이션(shallow trench isolation), 금속-간 유전체 층들, 패시베이션(passivation) 층들, 더미 게이트(dummy gate) 등을 충전하는 데 사용된다. 디바이스 기하형상들이 축소되고(예컨대, 임계 치수들 < 20 nm), 서멀 버짓(thermal budget)들이 감소됨에 따라, 종래의 증착 프로세스들의 한계들로 인해, 공간들의 무-결함 충전이 점점 더 어려워지고 있다.
[0003] 대부분의 증착 방법들은 구조의 최하부 구역보다 최상부 구역 상에 더 많은 재료를 증착한다. 프로세스는 대개, 버섯 형상 막 프로파일을 형성한다. 결과로서, 때때로, 피처의 최상부 부분이 조기에 핀치 오프(pinch off)되어, 구조의 하부 부분들 내에 심(seam)들 또는 공극들이 남게 된다. 이러한 문제는 작은 피처들에서 더 만연하다.
[0004] 갭 충전을 위한 텅스텐의 원자 층 증착은 반도체 산업에서 핵심 기술인 것으로 입증되었다. 그러나, 갭 충전에서의 심은 ALD 텅스텐 증착의 한계이다. 따라서, 심리스 텅스텐 충전을 생성하기 위한 방법이 필요하다.
[0005] 본 개시내용의 하나 이상의 실시예들은 기판 프로세싱 방법에 관한 것이며, 그 방법은, 제1 재료의 제1 기판 표면 및 제2 재료의 제2 기판 표면을 갖는 기판을 제공하는 단계를 포함한다. 기판은, 측벽 및 최하부를 갖는 적어도 하나의 피처를 갖는다. 측벽은 제1 기판 표면에 의해 형성되고, 최하부는 제2 기판 표면에 의해 형성된다. 기판 상에 텅스텐 막이 형성된다. 텅스텐 막은 피처 내에 형성된 심, 및 피처 외부의 제1 기판 표면 상에 형성된 오버버든(overburden)을 갖는다. 텅스텐 막의 최상부가 피처 외부의 제1 기판 표면과 대략적으로 동일 평면에 있게 되도록 제1 기판 표면으로부터 오버버든을 제거하기 위해 기판 표면이 평탄화된다. 심이 없이 기판 피처로부터 연장되는 텅스텐 산화물 필러(pillar)를 형성하기 위해 텅스텐 막이 산화된다. 텅스텐 산화물 필러는 텅스텐으로 환원된다. 텅스텐은 피처 내에 실질적인 심리스 텅스텐 갭필을 형성한다.
[0006] 본 개시내용의 다른 실시예는 기판 프로세싱 방법에 관한 것이며, 그 방법은, 기판 표면에 적어도 하나의 피처가 형성된 기판을 제공하는 단계를 포함한다. 피처는 기판 표면으로부터 일정 거리만큼 연장되고, 측벽 및 최하부를 갖는다. 기판 표면 및 피처의 측벽은 제1 재료로 구성되고, 최하부는 제1 재료와 상이한 제2 재료로 구성된다. 피처 내의 텅스텐 막 내에 공극이 있게 될 뿐만 아니라 기판 표면 상에 텅스텐 오버버든이 형성되도록, 기판 상에 텅스텐 막이 형성된다. 텅스텐 막의 최상부가 기판 표면과 실질적으로 동일 평면에 있게 되도록 기판 표면으로부터 텅스텐 오버버든을 제거하기 위해 기판이 평탄화된다. 심이 없이 피처로부터 연장되는 텅스텐 산화물 필러를 형성하기 위해 텅스텐 막이 산화된다. 적어도 하나의 피처 내에 실질적인 심리스 텅스텐 갭필을 형성하기 위해 텅스텐 산화물 필러가 환원된다.
[0007] 본 개시내용의 다른 실시예들은 기판 프로세싱 방법에 관한 것이며, 그 방법은, 제1 재료의 제1 기판 표면 및 제2 재료의 제2 기판 표면을 갖는 기판을 제공하는 단계를 포함한다. 제1 재료는 유전체 재료로 구성되고, 제2 재료는 전도성 재료로 구성된다. 기판은, 측벽 및 최하부를 갖는 적어도 하나의 피처를 갖는다. 측벽은 제1 기판 표면에 의해 형성되고, 최하부는 제2 기판 표면에 의해 형성된다. 원자 층 증착에 의해 기판 상에 텅스텐 막이 형성된다. 텅스텐 막은 피처 내에 형성된 폐쇄된 심, 및 피처 외부의 제1 기판 표면 상에 형성된 오버버든을 갖는다. 심의 최상부는 피처의 측벽 위에 있다. 텅스텐 막의 최상부가 피처 외부의 제1 기판 표면과 대략적으로 동일 평면에 있게 되고, 심의 최상부가 제거되도록, 제1 기판 표면으로부터 오버버든을 제거하기 위해 기판 표면이 평탄화된다. 심이 없이 피처로부터 연장되는 텅스텐 산화물 필러를 형성하기 위해, 열 산화 프로세스 또는 플라즈마 산화 프로세스에 의해 텅스텐 막이 산화된다. 텅스텐 산화물 필러는 열 환원 프로세스 또는 플라즈마 환원 프로세스에 의해 텅스텐으로 환원된다. 텅스텐은 피처 내에 실질적인 심리스 텅스텐 갭필을 형성하고, 텅스텐 갭필의 최상부는 피처 외부의 제1 기판 표면 아래로 약 10 Å 이하에 있다. 텅스텐 갭필 상에 실리콘 막을 증착하고, 텅스텐 할로겐화물에 실리콘 막을 노출시켜서, 실리콘 막을 텅스텐으로 변환시킴으로써, 피처 외부의 제1 기판 표면과 실질적으로 동일 평면에 있게 되도록 텅스텐 갭필의 최상부를 상승시키기 위해, 텅스텐 갭필 상에 부가적인 텅스텐이 증착된다.
[0008] 본 개시내용의 상기 열거된 특징들이 상세히 이해될 수 있는 방식으로, 앞서 간략히 요약된 본 개시내용의 보다 구체적인 설명이 실시예들을 참조로 하여 이루어질 수 있는데, 이러한 실시예들의 일부는 첨부된 도면들에 예시되어 있다. 그러나, 첨부된 도면들은 본 개시내용의 단지 전형적인 실시예들을 예시하는 것이므로 본 개시내용의 범위를 제한하는 것으로 간주되지 않아야 한다는 것이 주목되어야 하는데, 이는 본 개시내용이 다른 균등하게 유효한 실시예들을 허용할 수 있기 때문이다.
[0009] 도 1은 본 개시내용의 하나 이상의 실시예들에 따른 갭필 프로세스의 개략적인 단면도를 도시한다.
[0010] 본 개시내용의 여러 예시적인 실시예들을 설명하기 전에, 본 개시내용이 다음의 설명에서 제시되는 구성 또는 프로세스 단계들의 세부사항들로 제한되지 않는다는 것이 이해되어야 한다. 본 개시내용은 다른 실시예들로 이루어질 수 있고, 본 개시내용은 다양한 방식들로 실시 또는 수행될 수 있다.
[0011] 본 명세서 및 첨부된 청구항들에서 사용되는 바와 같이, "기판" 및 "웨이퍼"라는 용어는 상호 교환가능하게 사용되고, 이들 둘 모두는 프로세스가 작용하는, 표면, 또는 표면의 일부를 지칭한다. 또한, 문맥상 명확하게 달리 표시되지 않는 한, 기판에 대한 언급이 또한, 기판의 일부만을 언급할 수 있다는 것이 당업자에 의해 이해될 것이다. 부가적으로, 기판 상의 증착에 대한 언급은 베어(bare) 기판, 및 하나 이상의 막들 또는 피처들이 상부에 증착 또는 형성된 기판 둘 모두를 의미할 수 있다.
[0012] 본원에서 사용되는 바와 같은 "기판"은 제작 프로세스 동안 막 프로세싱이 수행되는 임의의 기판 또는 기판 상에 형성된 재료 표면을 지칭한다. 예컨대, 프로세싱이 수행될 수 있는 기판 표면은, 애플리케이션에 따라, 재료들, 이를테면 실리콘, 실리콘 산화물, 스트레인드 실리콘(strained silicon), SOI(silicon on insulator), 탄소 도핑된 실리콘 산화물들, 실리콘 질화물, 도핑된 실리콘, 게르마늄, 갈륨 비소, 유리, 사파이어, 및 임의의 다른 재료들, 이를테면 금속들, 금속 질화물들, 금속 합금들, 및 다른 전도성 재료들을 포함한다. 기판들은 반도체 웨이퍼들을 포함한다(그러나 이에 제한되지는 않음). 기판들은 기판 표면을 폴리싱, 에칭, 환원, 산화, 수산화(또는 그렇지 않으면, 화학 기능성을 부여하기 위해 목표 화학 모이어티들을 생성 또는 그래프팅(graft)하는 것), 어닐링, 및/또는 베이킹하기 위해 전처리 프로세스에 노출될 수 있다. 기판 그 자체의 표면에 대한 직접적인 막 프로세싱에 부가하여, 본 개시내용에서, 개시되는 막 프로세싱 단계들 중 임의의 단계는 또한, 아래에서 더 상세히 개시되는 바와 같이 기판 상에 형성된 하층에 대해 수행될 수 있고, "기판 표면"이라는 용어는, 문맥상 표시되는 바와 같이, 그러한 하층을 포함하도록 의도된다. 따라서, 예컨대, 막/층 또는 부분적인 막/층이 기판 표면 상에 증착된 경우, 새롭게 증착된 막/층의 노출된 표면이 기판 표면이 된다. 주어진 기판 표면이 포함하는 것은 어떤 막들이 증착될지 뿐만 아니라 사용되는 특정 케미스트리(chemistry)에 따라 좌우될 것이다.
[0013] 도 1은 2개의 피처들(110)(예컨대, 트렌치들)을 갖는 기판(105)의 단면도를 도시한다. 도 1은 예시적인 목적들로 2개의 피처들을 갖는 기판을 도시하지만, 당업자는 2개보다 더 적거나 또는 더 많은 피처들이 있을 수 있다는 것을 이해할 것이다. 피처(110)의 형상은 트렌치들 및 원통형 비아(via)들을 포함하는(그러나 이에 제한되지는 않음) 임의의 적합한 형상일 수 있다. 특정 실시예들에서, 피처(110)는 트렌치이다. 이와 관련하여 사용되는 바와 같이, "피처"라는 용어는 임의의 의도적 표면 불규칙을 의미한다. 피처들의 적합한 예들은, 최상부, 2개의 측벽들 및 최하부를 갖는 트렌치들, 최상부, 및 표면으로부터 상방으로 연장되는 2개의 측벽들을 갖는 피크(peak)들(또는 핀(fin)들), 및 최하부가 개방되어 있고 표면으로부터 하방으로 연장되는 측벽들을 갖는 비아들을 포함한다(그러나 이에 제한되지는 않음). 피처들은 임의의 적합한 종횡비(피처의 깊이 대 피처의 폭의 비율)를 가질 수 있다. 일부 실시예들에서, 종횡비는 약 5:1, 10:1, 15:1, 20:1, 25:1, 30:1, 35:1, 또는 40:1 이상이다.
[0014] 기판(105)은 2개의 기판 표면들을 형성하는 2개의 재료들로 구성되며, 제1 재료(120)는 제1 기판 표면(125)을 형성하고, 제2 재료(130)는 제2 기판 표면(135)을 형성한다. 피처(110)는 피처(110) 외부의 제1 기판 표면(125)으로부터 깊이(D)로 제2 기판 표면(135)까지 연장된다. 피처(110)는 제1 측벽(111) 및 제2 측벽(112)을 가지며, 그 제1 측벽(111) 및 제2 측벽(112)은 피처(110)의 폭(W)을 정의한다. 제1 측벽(111) 및 제2 측벽(112)은 제1 재료(120)로 구성된다. 측벽들과 최하부에 의해 형성된 개방 영역은 또한, 갭이라고 지칭된다. 갭을 충전하는 재료들은 갭필 또는 갭필 재료들로서 지칭된다.
[0015] 일부 실시예들에서, 제1 재료(120)와 제2 재료(130)는 동일하다. 일부 실시예들에서, 제1 재료(120)와 제2 재료(130)는 상이하다. 일부 실시예들에서, 제1 재료(120)는 유전체 재료를 포함하고, 제2 재료(130)는 전도성 재료를 포함하거나, 또는 그 반대이다.
[0016] 유전체 재료들의 예들은, 실리콘 이산화물, 실리콘 산화물, 탄소 도핑된 산화물("carbon doped oxide; CDO"), 예컨대 탄소 도핑된 실리콘 이산화물, 다공성 실리콘 이산화물, 실리콘 질화물, 또는 이들의 임의의 조합들을 포함한다(그러나 이에 제한되지는 않음). 유전체 재료들의 부가적인 예들은, 질화물들, 산화물들, 특정 폴리머들, 포스포실리케이트 유리, 플루오로실리케이트(SiOF) 유리, 유기실리케이트 유리(SiOCH), 폴리이미드들, 에폭시들, 감광성(photodefinable) 재료들, 이를테면 벤조시클로부텐(BCB), 및 WPR-시리즈 재료들, 또는 스핀-온-글라스(spin-on-glass)를 포함한다(그러나 이에 제한되지는 않음).
[0017] 전도성 재료들의 예들은, 금속들, 금속 산화물들, 금속 질화물들, 금속 탄화물들, 및 이들의 조합들을 포함한다(그러나 이에 제한되지는 않음). 일부 실시예들에서, 제1 재료(120)는 실리콘 산화물을 포함하며, 제2 재료(130)는 코발트 또는 구리를 포함한다.
[0018] 도 1을 참조하면, 본 개시내용의 하나 이상의 실시예들은 기판 피처들 내의 무-심 텅스텐 갭필을 제공하는 기판 프로세싱 방법들(100)에 관한 것이다. 기판 상에 텅스텐 막(210)이 형성된다. 갭 내에 최하부 및 측벽들을 따라 부분적인 막이 형성되지만 심(220)을 포함한다. 일부 실시예들에서, 심은 막 증착의 부산물이다. 예컨대, 더 높은 종횡비 피처들은, 피처의 최상부에서의 막이 핀치 클로즈(pinch close)되는 경향이 있어서, 증착되는 막 내에서 공극이 에워싸이기 때문에, 증착 동안 심을 형성할 가능성이 더 높다. 심(220)은 피처(110)의 측벽들(111, 112) 사이에 형성되는 임의의 갭, 공간, 또는 공극일 수 있다.
[0019] 일부 실시예들에서, 도 1과 유사하게, 텅스텐 막(210)은 텅스텐 막에 의해 심(220)이 완전히 덮이거나 또는 "폐쇄"되도록 증착된다. 이들 실시예들에서, 심(220)은 최상부(225)를 갖는다. 일부 실시예들에서, 심(220)의 최상부(225)는 피처(110) 외부의 제1 재료 표면(125) 위로 연장될 수 있다.
[0020] 일부 실시예들에서, 심(220)이 텅스텐 막에 의해 덮이지 않도록, 텅스텐 막이 증착되지 않는다. 이러한 종류의 실시예들에서, 심(220)은 막의 최상부에서 개방된 상태로 유지된다.
[0021] 텅스텐 막(210)은 임의의 적합한 프로세스에 의해 형성될 수 있는데, 그 적합한 프로세스는 화학 기상 증착, 플라즈마-강화 화학 기상 증착, 원자 층 증착, 플라즈마-강화 원자 층 증착, 및/또는 물리 기상 증착을 포함한다(그러나 이에 제한되지는 않음). 일부 실시예들에서, 텅스텐 막(210)은 원자 층 증착에 의해 형성된다.
[0022] 갭을 충전한 후에, 화학-기계적 평탄화(CMP) 프로세스에 의해 오버버든(즉, 갭 외부에 있는, 기판의 최상부 상에 증착된 텅스텐)이 제거된다. 일부 실시예들에서, CMP 프로세스는 텅스텐 막(210)의 최상부가 피처(110) 외부의 제1 기판 표면(125)과 대략적으로 동일 평면에 있게 되도록 수행된다. 이들 실시예들에서, 심(220)의 최상부(225)가 피처(110) 외부의 제1 기판 표면(125) 위에 있는 경우, 심의 최상부는 평탄화 동안 제거될 것이다. 일부 실시예들에서, 텅스텐 막(210)의 최상부는 피처(110) 외부의 제1 기판 표면(125)과 실질적으로 동일 평면에 있다. 이러한 방식으로 사용되는 바와 같이, "실질적으로 동일 평면에 있음"이라는 용어는 제1 표면에 의해 형성된 평면과 텅스텐 막에 의해 형성된 평면이 ±5 Å, 4 Å, 3 Å, 또는 2 Å 이내에 있는 것을 의미한다.
[0023] 평탄화 후에, 텅스텐 막(210)은 텅스텐 산화물 필러(410)를 형성하기 위해 산화된다. 텅스텐 산화물 필러는 열 산화 프로세스 또는 플라즈마 산화 프로세스를 통해 형성된다. 피처의 텅스텐 막 내의 임의의 심들과 상관없이, 텅스텐 산화물 필러(410)는 심을 갖지 않는다. 산화 동안, 텅스텐 산화물 필러(410)가 피처(110)로부터 똑바로 위로 성장되도록, 갭 형상의 충실도(fidelity)가 피처의 최상부 상에서 유지된다. 이와 관련하여 사용되는 바와 같이, "똑바로 위로"는 텅스텐 산화물 필러(410)의 측부들이 피처(110)의 측벽(111, 112)과 실질적으로 동일 평면에 있는 것을 의미한다. 측벽(111)과 표면의 접합부에 형성된 각도가 ±10°인 경우, 그 표면은 측벽(111)과 동일 평면에 있다.
[0024] 열 산화 프로세스는, 플라즈마의 사용 없이, 특정 반응물들 및 열의 사용을 통해 촉진되는 산화 프로세스이다. 열 산화 반응물들의 예들은 O2, O3, N2O, H2O, H2O2, CO, CO2, 및 이들의 조합들을 포함한다(이에 제한되지는 않음).
[0025] 플라즈마 산화 프로세스는 특정 반응물들의 라디칼들의 형성을 통해 촉진되는 산화 프로세스이다. 플라즈마 산화 반응물들의 예들은 O2, O3, H2O, H2O2 및 이들의 조합들의 플라즈마들을 포함한다(이에 제한되지는 않음). 플라즈마 산화 프로세스는 다이렉트(direct) 플라즈마 또는 원격 플라즈마일 수 있다. 플라즈마 산화 프로세스는 전도성 커플링 플라즈마(CCP) 또는 유도성 커플링 플라즈마(ICP)일 수 있다. 일부 실시예들에서, 산화 프로세스는 라디칼 강화식(radical enhanced)이며, 여기서, 산화 가스가 고온 와이어에 걸쳐 통과되어, 가스가 이온화되지 않으면서, 가스 내에 라디칼들이 생성된다.
[0026] 산화 후에, 텅스텐 산화물 필러(410)는 텅스텐 갭필(510)을 형성하기 위해 환원된다. 텅스텐 갭필은 실질적으로 심이 없다. 텅스텐 갭필(510)은, 피처 외부의 제1 기판 표면(125)보다 더 높을 수 있거나 피처 외부의 제1 기판 표면(125)보다 더 낮을 수 있거나 또는 피처 외부의 제1 기판 표면(125)과 대략적으로 동일 평면에 있을 수 있는 최상부(515)를 갖는다. 텅스텐 산화물 필러는 열 환원 프로세스 또는 플라즈마 환원 프로세스를 통해 환원된다.
[0027] 열 환원 프로세스는, 플라즈마의 사용 없이, 특정 반응물들 및 열의 사용을 통해 촉진되는 환원 프로세스이다. 열 환원 반응물들의 예들은 수소, 알코올들, 카르복시산들, 알데히드들, 실란들, 보란들, 암모니아, 히드라진, 히드라진 유도체들, 및 이들의 조합들을 포함한다(이에 제한되지는 않음).
[0028] 플라즈마 환원 프로세스는 특정 반응물들의 이온들 및/또는 라디칼들의 형성을 통해 촉진되는 환원 프로세스이다. 플라즈마 환원 반응물들의 예들은 수소, 암모니아, 히드라진, 히드라진 유도체들, 및 이들의 조합들의 플라즈마들을 포함한다(이에 제한되지는 않음).
[0029] 일부 실시예들에서, 텅스텐 산화물 필러를 환원시킨 후에, 텅스텐 갭필(510)의 최상부(515)는 피처 외부의 제1 기판 표면(125)과 동일 평면에 있는 것으로부터 ±10 Å 이내에 있다. 다시 말하면, 텅스텐 갭필(510)의 깊이는 피처 깊이(D)의 ±10 Å 이내에 있다. 일부 실시예들에서, 텅스텐 갭필(510)의 최상부(515)는 피처 외부의 제1 기판 표면(125) 아래에 있거나, 또는 피처 외부의 제1 기판 표면(125)보다 더 낮다. 다시 말하면, 텅스텐 갭필(510)의 깊이는 피처 깊이(D) 미만이다. 일부 실시예들에서, 텅스텐 산화물 필러를 환원시킨 후에, 텅스텐 갭필(510)의 최상부(515)는 피처 외부의 제1 기판 표면(125)과 동일 평면에 있는 것으로부터 ±5 Å 이내에 있다.
[0030] 도 1에 도시되어 있지 않지만, 텅스텐 갭필(510)의 최상부(515)가 피처 외부의 제1 기판 표면(125) 아래에 있는 실시예들에서, 기판 프로세싱은 텅스텐 갭필(510) 상에 부가적인 텅스텐을 선택적으로 증착하는 것을 더 포함할 수 있다. 부가적인 텅스텐의 증착은 피처 외부의 제1 기판 표면(125)과 실질적으로 동일 평면에 있게 되도록 텅스텐 갭필(510)의 최상부(515)를 상승시킬 수 있다. 일부 실시예들에서, 부가적인 텅스텐의 이러한 증착은, 텅스텐 갭필(510) 상에 실리콘 막을 증착하고 텅스텐 할로겐화물에 실리콘 막을 노출시켜서 실리콘 막을 텅스텐으로 변환시키는 것을 포함한다.
[0031] 본 명세서의 전체에 걸친 "일 실시예", "특정 실시예들", "하나 이상의 실시예들", 또는 "실시예"에 대한 언급은, 그 실시예에 관하여 설명되는 특정한 피처, 구조, 재료, 또는 특성이 본 개시내용의 적어도 하나의 실시예에 포함되는 것을 의미한다. 따라서, 본 명세서의 전체에 걸친 다양한 위치들에서의 "하나 이상의 실시예들에서", "특정 실시예들에서", "일 실시예에서", 또는 "실시예에서"와 같은 문구들의 출현들은 반드시 본 개시내용의 동일한 실시예를 지칭하는 것은 아니다. 게다가, 특정 피처들, 구조들, 재료들, 또는 특성들은 하나 이상의 실시예들에서 임의의 적합한 방식으로 조합될 수 있다.
[0032] 본원의 개시내용이 특정한 실시예들을 참조하여 설명되었지만, 이들 실시예들이 단지, 본 개시내용의 애플리케이션들 및 원리들을 예시할 뿐이라는 것이 이해될 것이다. 본 개시내용의 사상 및 범위로부터 벗어나지 않으면서, 본 개시내용의 방법 및 장치에 대해 다양한 변형들 및 변화들이 이루어질 수 있다는 것이 당업자에게 자명할 것이다. 따라서, 본 개시내용이 첨부된 청구항들 및 이들의 등가물들의 범위 내에 있는 변형들 및 변화들을 포함하도록 의도된다.

Claims (15)

  1. 제1 재료의 제1 기판 표면 및 제2 재료의 제2 기판 표면을 갖는 기판을 제공하는 단계 ― 상기 기판은, 측벽 및 최하부를 갖는 적어도 하나의 피처(feature)를 갖고, 상기 측벽은 상기 제1 기판 표면에 의해 형성되고, 상기 최하부는 상기 제2 기판 표면에 의해 형성됨 ―;
    상기 기판 상에 텅스텐 막을 형성하는 단계 ― 상기 텅스텐 막은 상기 피처 내에 형성된 심(seam), 및 상기 피처 외부의 상기 제1 기판 표면 상에 형성된 오버버든(overburden)을 가짐 ―;
    상기 텅스텐 막의 최상부가 상기 피처 외부의 상기 제1 기판 표면과 대략적으로 동일 평면에 있게 되도록, 상기 제1 기판 표면으로부터 상기 오버버든을 제거하기 위해, 기판 표면을 평탄화하는 단계;
    심이 없이 적어도 하나의 기판 피처로부터 연장되는 텅스텐 산화물 필러(pillar)를 형성하기 위해, 상기 텅스텐 막을 산화시키는 단계;
    상기 텅스텐 산화물 필러를 텅스텐으로 환원시키는 단계 ― 상기 텅스텐은, 텅스텐 갭필(gapfill)의 최상부가 상기 피처 외부의 상기 제1 기판 표면 아래에 있도록, 상기 적어도 하나의 피처 내에 실질적인 심리스(seamless) 텅스텐 갭필을 형성함 ―; 및
    상기 피처 외부의 상기 제1 기판 표면과 실질적으로 동일 평면에 있게 되도록, 상기 텅스텐 갭필의 최상부를 상승시키기 위해, 상기 텅스텐 갭필 상에 부가적인 텅스텐을 선택적으로 증착하는 단계 ― 상기 부가적인 텅스텐을 선택적으로 증착하는 단계는, 상기 텅스텐 갭필 상에 실리콘 막을 증착하고, 텅스텐 할로겐화물에 상기 실리콘 막을 노출시켜서, 상기 실리콘 막을 텅스텐으로 변환시키는 단계를 포함함 ―;를 포함하는,
    기판 프로세싱 방법.
  2. 기판 표면에 적어도 하나의 피처가 형성된 기판을 제공하는 단계 ― 상기 피처는 상기 기판 표면으로부터 일정 거리만큼 연장되고, 측벽 및 최하부를 갖고, 상기 피처의 측벽 및 상기 기판 표면은 제1 재료를 포함하고, 상기 최하부는 상기 제1 재료와 상이한 제2 재료를 포함함 ―;
    상기 적어도 하나의 피처 내의 텅스텐 막 내에 심이 있게 되고, 상기 기판 표면 상에 텅스텐 오버버든이 형성되도록, 상기 기판 상에 상기 텅스텐 막을 형성하는 단계;
    상기 텅스텐 막의 최상부가 상기 기판 표면과 실질적으로 동일 평면에 있게 되도록, 상기 기판 표면으로부터 상기 텅스텐 오버버든을 제거하기 위해, 상기 기판을 평탄화하는 단계;
    심 없이 상기 적어도 하나의 피처로부터 연장되는 텅스텐 산화물 필러를 형성하기 위해, 상기 텅스텐 막을 산화시키는 단계;
    상기 적어도 하나의 피처 내에 실질적인 심리스 텅스텐 갭필을 형성하기 위해, 상기 텅스텐 산화물 필러를 환원시키는 단계 ― 상기 텅스텐 갭필의 최상부가 상기 기판 표면 아래에 있음 ―; 및
    상기 피처 외부의 상기 기판 표면과 실질적으로 동일 평면에 있게 되도록, 상기 텅스텐 갭필의 최상부를 상승시키기 위해, 상기 텅스텐 갭필 상에 부가적인 텅스텐을 선택적으로 증착하는 단계 ― 상기 부가적인 텅스텐을 선택적으로 증착하는 단계는, 상기 텅스텐 갭필 상에 실리콘 막을 증착하고, 텅스텐 할로겐화물에 상기 실리콘 막을 노출시켜서, 상기 실리콘 막을 텅스텐으로 변환시키는 단계를 포함함 ―;를 포함하는,
    기판 프로세싱 방법.
  3. 제1 항 또는 제2 항에 있어서,
    상기 제1 재료와 상기 제2 재료 중 하나는 유전체 재료를 포함하며, 상기 제1 재료와 상기 제2 재료 중 다른 하나는 전도성 재료를 포함하는,
    기판 프로세싱 방법.
  4. 제1 항 또는 제2 항에 있어서,
    상기 텅스텐 막의 형성은, 원자 층 증착 프로세스 또는 화학 기상 증착 프로세스 중 하나 이상에 의해 수행되는,
    기판 프로세싱 방법.
  5. 제1 항 또는 제2 항에 있어서,
    상기 적어도 하나의 기판 피처 내에 형성된 심은 폐쇄되어 있는,
    기판 프로세싱 방법.
  6. 제1 항 또는 제2 항에 있어서,
    상기 적어도 하나의 기판 피처 내에 형성된 심의 최상부는 상기 측벽 위에 있어서 상기 심의 최상부는 평탄화 시에 제거되는,
    기판 프로세싱 방법.
  7. 제1 항 또는 제2 항에 있어서,
    상기 텅스텐 막은 열 산화를 통해 산화되는,
    기판 프로세싱 방법.
  8. 제1 항 또는 제2 항에 있어서,
    상기 텅스텐 막은 플라즈마 산화를 통해 산화되는,
    기판 프로세싱 방법.
  9. 제1 항 또는 제2 항에 있어서,
    상기 텅스텐 산화물 필러를 환원시키는 단계는 열 환원 프로세스를 포함하는,
    기판 프로세싱 방법.
  10. 제1 항 또는 제2 항에 있어서,
    상기 텅스텐 산화물 필러를 환원시키는 단계는 플라즈마 환원 프로세스를 포함하는,
    기판 프로세싱 방법.
  11. 제1 항 또는 제2 항에 있어서,
    상기 텅스텐 산화물 필러를 환원시킨 후에, 상기 텅스텐 갭필의 최상부는 상기 피처의 외부의 상기 제1 기판 표면과 동일 평면에 있는 것으로부터 ±10 Å 이내에 있는,
    기판 프로세싱 방법.
  12. 제1 재료의 제1 기판 표면 및 제2 재료의 제2 기판 표면을 갖는 기판을 제공하는 단계 ― 상기 제1 재료는 유전체 재료를 포함하고, 상기 제2 재료는 전도성 재료를 포함하고, 상기 기판은, 측벽 및 최하부를 갖는 적어도 하나의 피처를 갖고, 상기 측벽은 상기 제1 기판 표면에 의해 형성되고, 상기 최하부는 상기 제2 기판 표면에 의해 형성됨 ―;
    원자 층 증착에 의해 상기 기판 상에 텅스텐 막을 형성하는 단계 ― 상기 텅스텐 막은 피처 내에 형성된 폐쇄된 심, 및 상기 피처 외부의 상기 제1 기판 표면 상에 형성된 오버버든을 갖고, 상기 심의 최상부는 상기 측벽 위에 있음 ―;
    상기 텅스텐 막의 최상부가 상기 피처 외부의 상기 제1 기판 표면과 대략적으로 동일 평면에 있게 되고, 상기 심의 최상부가 제거되도록, 상기 제1 기판 표면으로부터 상기 오버버든을 제거하기 위해, 기판 표면을 평탄화하는 단계;
    심이 없이 상기 피처로부터 연장되는 텅스텐 산화물 필러를 형성하기 위해, 열 산화 프로세스 또는 플라즈마 산화 프로세스에 의해 상기 텅스텐 막을 산화시키는 단계;
    열 환원 프로세스 또는 플라즈마 환원 프로세스에 의해, 상기 텅스텐 산화물 필러를 텅스텐으로 환원시키는 단계 ― 텅스텐은 상기 피처 내에 실질적인 심리스 텅스텐 갭필을 형성하고, 상기 텅스텐 갭필의 최상부는 상기 피처 외부의 상기 제1 기판 표면 아래로 약 10 Å 이하에 있음 ―; 및
    상기 텅스텐 갭필 상에 실리콘 막을 증착하고, 텅스텐 할로겐화물에 상기 실리콘 막을 노출시켜서, 상기 실리콘 막을 텅스텐으로 변환시킴으로써, 상기 피처 외부의 상기 제1 기판 표면과 실질적으로 동일 평면에 있게 되도록, 상기 텅스텐 갭필의 최상부를 상승시키기 위해, 상기 텅스텐 갭필 상에 부가적인 텅스텐을 증착하는 단계;를 포함하는,
    기판 프로세싱 방법.
  13. 삭제
  14. 삭제
  15. 삭제
KR1020207000647A 2017-06-12 2018-06-12 텅스텐 산화-환원에 의한 심리스 텅스텐 충전 KR102306666B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201762518534P 2017-06-12 2017-06-12
US62/518,534 2017-06-12
PCT/US2018/037088 WO2018231816A1 (en) 2017-06-12 2018-06-12 Seamless tungsten fill by tungsten oxidation-reduction

Publications (2)

Publication Number Publication Date
KR20200006192A KR20200006192A (ko) 2020-01-17
KR102306666B1 true KR102306666B1 (ko) 2021-09-28

Family

ID=64562219

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207000647A KR102306666B1 (ko) 2017-06-12 2018-06-12 텅스텐 산화-환원에 의한 심리스 텅스텐 충전

Country Status (6)

Country Link
US (1) US10559497B2 (ko)
JP (1) JP7308819B2 (ko)
KR (1) KR102306666B1 (ko)
CN (1) CN110945642B (ko)
TW (1) TWI719316B (ko)
WO (1) WO2018231816A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11101128B1 (en) * 2020-03-12 2021-08-24 Applied Materials, Inc. Methods for gapfill in substrates
US11437271B2 (en) * 2020-05-05 2022-09-06 Applied Materials, Inc. Seamless gap fill
US11380536B2 (en) 2020-05-05 2022-07-05 Applied Materials, Inc. Multi-step pre-clean for selective metal gap fill

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100203725A1 (en) * 2009-02-12 2010-08-12 Suk-Hun Choi Methods of fabricating semiconductor devices and semiconductor devices including a contact plug processed by rapid thermal annealing
US20110104891A1 (en) 2007-10-09 2011-05-05 Amir Al-Bayati Methods and apparatus of creating airgap in dielectric layers for the reduction of rc delay
US20120171846A1 (en) 2010-12-30 2012-07-05 Eui-Seong Hwang Method for fabricating semiconductor device with buried bit lines
US20150170956A1 (en) 2013-12-16 2015-06-18 Applied Materials, Inc. Air gap structure integration using a processing system

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4882203A (en) * 1988-11-04 1989-11-21 Cvd Systems & Services Heating element
KR20020020969A (ko) * 1999-08-18 2002-03-16 추후제출 반도체 웨이퍼 상에 구리 피처를 제조하는 방법
JP4315424B2 (ja) 2003-08-29 2009-08-19 キヤノン株式会社 ナノ構造体の製造方法
JP2005101141A (ja) * 2003-09-24 2005-04-14 Renesas Technology Corp 半導体集積回路装置およびその製造方法
US20060246217A1 (en) * 2005-03-18 2006-11-02 Weidman Timothy W Electroless deposition process on a silicide contact
US8575753B2 (en) 2009-05-27 2013-11-05 Samsung Electronics Co., Ltd. Semiconductor device having a conductive structure including oxide and non oxide portions
KR20110108546A (ko) 2010-03-29 2011-10-06 주식회사 하이닉스반도체 다마신 공정을 이용한 반도체장치 제조 방법
TWI408183B (zh) * 2010-12-07 2013-09-11 Ind Tech Res Inst 隔熱材料及其製造方法
CN113862634A (zh) 2012-03-27 2021-12-31 诺发系统公司 钨特征填充

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110104891A1 (en) 2007-10-09 2011-05-05 Amir Al-Bayati Methods and apparatus of creating airgap in dielectric layers for the reduction of rc delay
US20100203725A1 (en) * 2009-02-12 2010-08-12 Suk-Hun Choi Methods of fabricating semiconductor devices and semiconductor devices including a contact plug processed by rapid thermal annealing
US20120171846A1 (en) 2010-12-30 2012-07-05 Eui-Seong Hwang Method for fabricating semiconductor device with buried bit lines
US20150170956A1 (en) 2013-12-16 2015-06-18 Applied Materials, Inc. Air gap structure integration using a processing system

Also Published As

Publication number Publication date
KR20200006192A (ko) 2020-01-17
CN110945642A (zh) 2020-03-31
WO2018231816A1 (en) 2018-12-20
TW201903969A (zh) 2019-01-16
TWI719316B (zh) 2021-02-21
US10559497B2 (en) 2020-02-11
US20180358264A1 (en) 2018-12-13
JP7308819B2 (ja) 2023-07-14
CN110945642B (zh) 2023-10-03
JP2020523801A (ja) 2020-08-06

Similar Documents

Publication Publication Date Title
US11004793B2 (en) Method of forming an interconnect structure having an air gap and structure thereof
US9935002B2 (en) Conformal low temperature hermetic dielectric diffusion barriers
US11011421B2 (en) Semiconductor device having voids and method of forming same
US9607883B2 (en) Trench formation using rounded hard mask
KR102306666B1 (ko) 텅스텐 산화-환원에 의한 심리스 텅스텐 충전
US20180261544A1 (en) Integrated circuit device and method of manufacturing the same
US20150228585A1 (en) Self-forming barrier integrated with self-aligned cap
US11705366B2 (en) Methods for controllable metal and barrier-liner recess
US10790188B2 (en) Seamless ruthenium gap fill
US9484297B2 (en) Semiconductor device having non-magnetic single core inductor and method of producing the same
KR20220166338A (ko) 유전체 재료 충전 및 처리 방법들
US20200258771A1 (en) Interconnection structure and method of forming the same
TWI792187B (zh) 內連線結構及其製造方法
US20140353728A1 (en) Method and apparatus for a reduced capacitance middle-of-the-line (mol) nitride stack
JP2024503439A (ja) Ｃｄに依存する間隙充填及びコンフォーマル膜
US20040029389A1 (en) Method of forming shallow trench isolation structure with self-aligned floating gate
CN107919319B (zh) 内连线结构的制造方法
WO2020236694A1 (en) Bottom isolation by selective top deposition in gaa transistors
US6472307B1 (en) Methods for improved encapsulation of thick metal features in integrated circuit fabrication
US9059094B2 (en) Semiconductor gate structure and method of fabricating thereof
KR20060075517A (ko) 반도체 장치의 소자분리막 및 그 형성방법
KR100519645B1 (ko) 반도체 소자의 게이트 전극 형성방법
CN110729183A (zh) 金属栅极的形成方法以及半导体器件

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant