CN110729183A - 金属栅极的形成方法以及半导体器件 - Google Patents
金属栅极的形成方法以及半导体器件 Download PDFInfo
- Publication number
- CN110729183A CN110729183A CN201810778817.XA CN201810778817A CN110729183A CN 110729183 A CN110729183 A CN 110729183A CN 201810778817 A CN201810778817 A CN 201810778817A CN 110729183 A CN110729183 A CN 110729183A
- Authority
- CN
- China
- Prior art keywords
- dielectric layer
- groove
- gate
- metal
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000002184 metal Substances 0.000 title claims abstract description 146
- 238000000034 method Methods 0.000 title claims abstract description 71
- 239000004065 semiconductor Substances 0.000 title claims abstract description 61
- 239000010410 layer Substances 0.000 claims abstract description 103
- 239000011229 interlayer Substances 0.000 claims abstract description 60
- 239000007769 metal material Substances 0.000 claims abstract description 48
- 238000005530 etching Methods 0.000 claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 230000008569 process Effects 0.000 claims description 27
- 238000001312 dry etching Methods 0.000 claims description 9
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 claims description 6
- 238000001179 sorption measurement Methods 0.000 claims description 6
- 125000006850 spacer group Chemical group 0.000 claims description 6
- 239000000126 substance Substances 0.000 claims description 4
- 238000000227 grinding Methods 0.000 claims description 2
- 230000007547 defect Effects 0.000 abstract description 20
- 239000000463 material Substances 0.000 description 20
- 230000015572 biosynthetic process Effects 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 4
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 229910004160 TaO2 Inorganic materials 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28114—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor characterised by the sectional shape, e.g. T, inverted-T
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28079—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a single metal, e.g. Ta, W, Mo, Al
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
- H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种金属栅极的形成方法，包括：提供半导体衬底和层间介质层，层间介质层形成于半导体衬底上方；在层间介质层中形成第一凹槽；形成填充第一凹槽的伪栅；刻蚀形成第二凹槽，第二凹槽形成于伪栅上部的两侧，第二凹槽的一侧壁包括部分伪栅侧壁；去除伪栅以形成第三凹槽，第三凹槽包括第一凹槽和第二凹槽；和形成覆盖第三凹槽内表面的高k介电层，并向第三凹槽内填充金属材料，以形成金属栅极，金属栅极包括高k介电层和金属材料。本发明可以有效避免金属栅极内部出现孔洞、位错等缺陷。
Description
技术领域
本发明涉及半导体制造领域，特别涉及一种金属栅极的形成方法以及半导体器件。
背景技术
随着半导体元器件尺寸的不断减小，传统的多晶硅栅极已经不能够再满足使用要求。金属栅极(Metal Gate)的出现使得半导体器件向更加精细化的方向发展。随后，高k介电层的使用进一步优化了金属栅极的控制作用，提高了半导体器件的性能。
栅极尺寸减小后，在向较小的凹槽内填充金属材料形成金属栅极时，金属栅极内部易出现缺陷，降低金属栅极的控制能力。
因此，亟须一种避免在金属栅极内部出现缺陷的金属栅极的形成方法。
发明内容
本发明实施例公开了一种金属栅极的形成方法，能够有效避免在金属栅极内部形成孔洞等缺陷。
本发明公开了一种金属栅极的形成方法，包括：提供半导体衬底和层间介质层，层间介质层形成于半导体衬底上方；在层间介质层中形成第一凹槽；形成填充第一凹槽的伪栅；刻蚀形成第二凹槽，第二凹槽形成于伪栅上部的两侧，第二凹槽的一侧壁包括部分伪栅侧壁；去除伪栅以形成第三凹槽，第三凹槽包括第一凹槽和第二凹槽；和形成覆盖第三凹槽内表面的高k介电层，并向第三凹槽内填充金属材料，以形成金属栅极，金属栅极包括高k介电层和金属材料。
根据本发明的一个方面，第二凹槽的深度尺寸范围为40nm～100nm。
根据本发明的一个方面，伪栅上部的两侧的第二凹槽的深度尺寸相等。
根据本发明的一个方面，刻蚀伪栅两侧的部分层间介质层以形成第二凹槽。
根据本发明的一个方面，向第三凹槽内填充金属材料后，在第一凹槽和第二凹槽相衔接的位置，形成的金属材料与高k介电层的纵截面呈“台阶”状。
根据本发明的一个方面，在形成第一凹槽后，形成伪栅前，还包括：形成覆盖第一凹槽侧壁的侧墙。
根据本发明的一个方面，形成伪栅后，还包括：刻蚀除去部分侧墙，以在伪栅上部的两侧形成第二凹槽。
根据本发明的一个方面，形成伪栅后，还包括：刻蚀除去部分侧墙和与侧墙相邻的部分层间介质层，以在伪栅上部的两侧形成第二凹槽，第二凹槽的底部表面包括侧墙的顶部和部分层间介质层。
根据本发明的一个方面，形成第二凹槽的工艺包括干法刻蚀工艺，干法刻蚀的工艺参数包括：气体CH3F、O2，CH3F的流量范围为10sccm～500sccm，O2的流量范围为10sccm～500sccm，压力范围为2mtorr～50mtorr，功率范围为100W～2000W。
根据本发明的一个方面，形成金属栅极后，还包括：采用静电吸附方法，利用干法刻蚀工艺刻蚀部分金属栅极和/或部分层间介质层；和利用化学机械平坦化工艺研磨，以使金属栅极和层间介质层的顶部平齐。
根据本发明的一个方面，金属栅极和层间介质层的顶部平齐后，还包括：刻蚀除去部分金属栅极；和在余下的金属栅极上方形成介电层。
相应的，本发明还提供了一种半导体器件，包括：半导体衬底；层间介质层，层间介质层形成于半导体衬底的上方；和金属栅极，金属栅极形成于层间介质层中，金属栅极包括高k介电层和金属材料，金属栅极包括第一区域和第二区域，第二区域设置于第一区域上部的两侧。
根据本发明的一个方面，金属栅极的第二区域的纵向尺寸范围为40nm～100nm。
根据本发明的一个方面，在第一区域与第二区域相衔接的位置，高k介电层和金属材料的纵截面呈“台阶”状。
根据本发明的一个方面，还包括：侧墙，侧墙设置于第一区域的两侧，且侧墙设置于第二区域的下方。
根据本发明的一个方面，第二区域设置于侧墙顶部的上方，且第二区域的底部表面包括侧墙的顶部和部分层间介质层。
本发明的技术方案与现有技术方案相比，具备的优点如下：
本发明实施例形成金属栅极时，刻蚀形成第二凹槽，第二凹槽形成于伪栅上部的两侧，第二凹槽的一侧壁包括部分伪栅侧壁。形成第二凹槽后，增大了凹槽的开口，填充金属材料形成金属栅极时，避免在金属栅极内部出现孔洞、位错等缺陷。
进一步的，在形成金属栅极后，还包括：采用静电吸附方法，利用干法刻蚀工艺刻蚀部分金属栅极和/或部分层间介质层。采用静电吸附的方法干法刻蚀部分金属栅极和/或部分层间介质层，能够有选择性地单独刻蚀，局部调整金属栅极和层间介质层的高度。同时，调整金属栅极和层间介质层的高度后，能够保证余下的金属栅极的高度尺寸一致，提高半导体器件的整体性能。
相应的，本发明提供的一种半导体器件，其金属栅极包括了第一区域和第二区域，第二区域设置于第一区域上部的两侧。金属栅极的上部尺寸大于其下部尺寸，保证了在形成金属栅极时，其内部不会出现孔洞等缺陷。
附图说明
图1-图5是根据本发明一个实施例的金属栅极的形成方法的截面结构示意图；
图6-图7是根据本发明另一个实施例的金属栅极的形成方法的截面结构示意图；
图8-图9是根据本发明又一个实施例的金属栅极的形成方法的截面结构示意图。
具体实施方式
如前所述，现有技术在形成金属栅极时，存在金属栅极内部出现孔洞、位错等缺陷问题。
经研究发现，造成上述问题的原因为：由于形成金属栅极时，填充材料的凹槽开口宽度较小，填充的金属材料容易堆积在凹槽开口处，使得金属栅极内部形成孔洞、位错等缺陷。
为了解决该问题，本发明提供了一种金属栅极的形成方法，增大了凹槽的开口宽度，避免金属栅极内部出现缺陷。
现在将参照附图来详细描述本发明的各种示例性实施例。应理解，除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不应被理解为对本发明范围的限制。
此外，应当理解，为了便于描述，附图中所示出的各个部件的尺寸并不必然按照实际的比例关系绘制，例如某些层的厚度或宽度可以相对于其他层有所夸大。
以下对示例性实施例的描述仅仅是说明性的，在任何意义上都不作为对本发明及其应用或使用的任何限制。
对于相关领域普通技术人员已知的技术、方法和装置可能不作详细讨论，但在适用这些技术、方法和装置情况下，这些技术、方法和装置应当被视为本说明书的一部分。
应注意，相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义或说明，则在随后的附图的说明中将不需要对其进行进一步讨论。
第一实施例。
请参考图1，在半导体衬底100上形成层间介质层110，在层间介质层110中形成第一凹槽11。
半导体衬底100作为半导体器件工艺的基础。半导体衬底100的材料为多晶硅。在本发明实施例中，半导体衬底100包含有其他的半导体部件(未示出)。
层间介质层110起到绝缘作用，用于隔离器件中不同的结构。在本发明实施例中，层间介质层110形成于半导体衬底100上方，且层间介质层110的材料为SiO2。
在层间介质层110中形成第一凹槽11用于后续在其内部形成金属栅极。图1中Ⅰ区域表示第一凹槽11在宽度方向上的区域范围。
请参考图2，在第一凹槽内形成伪栅120，并在伪栅120的两侧形成第二凹槽12。
形成填充第一凹槽的伪栅120能够便于后续形成第二凹槽12。伪栅120充满第一凹槽。
在本发明的其他实施例中，伪栅120填充第一凹槽后，还包括进行化学机械平坦化(CMP)研磨，使得伪栅120的顶部与层间介质层110的顶部平齐。
刻蚀形成第二凹槽12能够增大后续形成金属栅极时凹槽的开口宽度，便于填充金属材料。
第二凹槽12形成于伪栅120上部的两侧。在这里，伪栅120的“上部”是指接近层间介质层110顶部表面的位置(后续的“上部”表述与此处的意义相同)。且第二凹槽12的一个侧壁为伪栅120侧壁的一部分，如图2所示。在本发明实施例中，第二凹槽12完全形成于层间介质层110中，即第二凹槽12是刻蚀伪栅120两侧的层间介质层110而形成的。
形成第二凹槽12的工艺包括干法刻蚀工艺。干法刻蚀的工艺参数包括：气体CH3F、O2，CH3F的流量范围为10sccm～500sccm(在这里，CH3F的流量为大于等于10sccm，小于等于500sccm，即范围包括端点数值，后续的范围表述与此处的意义相同)，O2的流量范围为10sccm～500sccm，压力范围为2mtorr～50mtorr，功率范围为100W～2000W。在本发明不同的实施例中，在形成第二凹槽12时，由于被刻蚀的材料不同，因此所用气体的条件也不相同。具体的，在本发明实施例中，所用气体为CH3F、O2，CH3F的流量为10sccm，O2的流量为10sccm，压力为2mtorr，功率为100W。
第二凹槽12的深度尺寸为h，h的范围为40nm～100nm。具体的，在本发明实施例中，第二凹槽12的深度尺寸h＝40nm，且位于伪栅120上部两侧的第二凹槽12的深度相等。同时，伪栅120上部两侧的第二凹槽12的宽度也相等。
需要说明的是，在本发明的其他实施例中，位于伪栅120两侧第二凹槽12的深度可以不完全相等，且伪栅120上部两侧的第二凹槽12的宽度尺寸还可以不相等，这里并不做具体限制，只要满足能够增大填充金属材料时的凹槽开口宽度的条件即可。
在图2中，Ⅱ区域表示第二凹槽12在宽度方向上的区域范围。
请参考图3，去除伪栅，形成第三凹槽，并在第三凹槽内形成高k介电层130和金属材料140。
形成高k介电层130之前，要去除伪栅以形成第三凹槽(未示出)。在本发明实施例中，第三凹槽包括第一凹槽与第二凹槽。第三凹槽的宽度范围为Ⅰ区域的宽度范围和Ⅱ区域宽度范围之和。
高k介电层130具有较好的绝缘性能，且能够产生较高的场效应，减小漏电量，协助金属栅极更好地控制半导体器件。形成高k介电层130的材料包括：HfO2、ZrO2、Y2O3、TaO2等中的一种或多种。具体的，在本发明实施例中，高k介电层130的材料为HfO2。且在本发明实施例中，高k介电层130覆盖第三凹槽的侧壁和底部。
金属材料140作为金属栅极的一部分，形成金属材料140的材料包括：W和/或Al。具体的，在本发明实施例中，金属材料140的材料为W。
至此，金属栅极已经形成，金属栅极包括高k介电层130和金属材料140。
通常的，一种金属栅极形成方法，采用直接向第一凹槽中填充金属材料140的方法形成金属栅极。在形成金属栅极时，第一凹槽的开口宽度l1与第一凹槽下部宽度尺寸一致，金属材料容易堆积在第一凹槽开口处，这样会使形成的金属栅极内部会出现孔洞、位错等缺陷，破坏金属栅极的完整结构，降低了金属栅极的控制能力。
因此，在本发明实施例中，在凹槽Ⅰ区域上部的两侧形成Ⅱ区域，凹槽开口宽度由l1变为l2，明显的，l1＜l2，即凹槽开口宽度增大。在后续向凹槽内填充金属材料140时，材料能够更加顺利地填充进入凹槽中，避免金属材料140的下部出现孔洞、位错等缺陷，保证了金属栅极结构的完整。
图3所示的结构图为栅极结构的纵向截面图，其纵向方向如图中所示。因此，在本发明实施例中，向第三凹槽内填充金属材料140后，在第一凹槽与第二凹槽相衔接的位置，金属材料140与高k介电层130的纵截面呈“台阶”状。在这里，“相衔接”的位置是指图3中由Ⅰ区域向Ⅱ区域过渡的位置，下文的“相衔接”的位置与此处的意义相同。
在这里，需要说明的是，在本发明的其他实施例中，上述“台阶”的边缘也可以比较圆滑，或者“台阶”平台(即第二凹槽的底部表面)还可以具有一定的坡度，均能够增大凹槽的开口宽度，也均能够满足避免金属栅极下部出现缺陷的条件。
请参考图4，刻蚀部分层间介质层110和/或金属栅极。
刻蚀部分层间介质层110和/或金属栅极是为了调整不同金属栅极之间的高度，从而使不同金属栅极之间具有一致的高度尺寸。
具体的，在本发明实施例中，形成金属栅极后，采用静电吸附的方法，干法刻蚀部分层间介质层110和/或金属栅极。利用静电吸附的方法能够满足选择性刻蚀的条件。选择性刻蚀、调整部分位置金属栅极和/或层间介质层110的高度，使得同一器件不同位置金属栅极的高度尺寸一致。
在本发明实施例中，经过刻蚀后，还要经过化学机械平坦化工艺(CMP)研磨，使金属栅极与层间介质层110的顶部平齐。
请参考图5，刻蚀除去部分金属栅极，并在余下金属栅极上方形成介电层150。
去除部分金属栅极，能够减小余下的金属栅极与相邻金属插塞(未示出)之间的距离。
如前所述，经过高度尺寸的调整后，不同金属栅极之间的高度尺寸基本一致。再进行刻蚀后，使得余下的金属栅极高度基本一致，提高了半导体器件的整体性能。
在余下金属栅极上方形成的介电层150起到隔离金属栅极与其他结构的作用。具体的，在本发明实施例中，介电层150的材料为SiN。
综上所述，本发明第一实施例公开的金属栅极形成方法，扩大了形成金属栅极时凹槽的开口宽度，金属材料能够密实地填充凹槽，避免在金属栅极内部出现孔洞、位错等缺陷，提高了半导体器件的性能。
相应的，请继续参考图3，本发明第一实施例还提供了一种半导体器件，包括：半导体衬底100，层间介质层110，高k介电层130和金属材料140。
半导体衬底100作为半导体器件工艺的基础。半导体衬底100的材料为多晶硅。在本发明实施例中，半导体衬底100还包含有其他的半导体结构(未示出)。
层间介质层110起到绝缘作用，用于隔离器件中不同的结构。具体的，在本发明实施例中，层间介质层110形成于半导体衬底100上方。层间介质层110的材料为SiO2。
在层间介质层110中形成有金属栅极(未示出)，金属栅极包括高k介电层130和金属材料140。
高k介电层130具有较好的绝缘性能，且能够产生较高的场效应，减小漏电量，协助金属栅极更好地控制半导体器件。具体的，在本发明实施例中，高k介电层130形成于金属材料140和层间介质层110之间。
高k介电层130的材料包括：HfO2、ZrO2、Y2O3、TaO2等中的一种或多种。具体的，在本发明实施例中，高k介电层130的材料为HfO2。
金属材料140作为金属栅极的一部分，金属材料140的材料包括：W和/或Al。具体的，在本发明实施例中，金属材料140的材料为W。
在本发明的实施例中，金属栅极包括高k介电层130和金属材料140。且金属栅极包括第一区域Ⅰ和第二区域Ⅱ。第二区域Ⅱ设置于第一区域Ⅰ上部的两侧。
金属栅极的第二区域Ⅱ在纵向方向上的尺寸h的范围为40nm～100nm。具体的，在本发明实施例中，第二区域Ⅱ在纵向方向的尺寸h＝40nm。且第一区域Ⅰ上部两侧的两个第二区域Ⅱ的宽度尺寸也相等。在这里，“纵向”的方向范围请参考图3所示。
进一步的，在本发明实施例中，在第一区域Ⅰ和第二区域Ⅱ相衔接的位置，高k介电层130和金属材料140的纵截面呈“台阶”状。
在这里，需要说明的是，在本发明的其他实施例中，上述“台阶”的边缘也可以比较圆滑，或者“台阶”平台(即第二区域Ⅱ的底部表面)也可以具有一定的坡度，在这里并不做具体限制。
需要说明的是，在本发明的其他实施例中，第一区域Ⅰ上部两侧的两个第二区域Ⅱ的宽度尺寸也可以不相等，两个第二区域Ⅱ的纵向尺寸h也可以不相等，在这里，并不做具体限制。
在本发明实施例中，l1表示第一区域Ⅰ的宽度尺寸，l2表示第一区域Ⅰ和第二区域Ⅱ的宽度尺寸之和。明显的，l1＜l2。当金属栅极上部的宽度尺寸大于其下部的宽度尺寸时，由本发明实施例形成的金属栅极，其内部不会出现孔洞、位错等缺陷，提高了半导体器件的性能。
综上所述，本发明第一实施例还提供了一种半导体器件，其金属栅极的上部尺寸大于其下部尺寸，且在金属栅极两侧壁呈现台阶状，保证形成的金属栅极内部没有孔洞、位错等缺陷出现，提高了半导体器件的性能。
第二实施例。
本发明第二实施例与第一实施例相比，不同之处在于，第二实施例金属栅极的形成方法中，在形成第一凹槽之后，形成伪栅之前，还包括在第一凹槽侧壁形成侧墙，且第二凹槽形成于侧墙的上方。而其他部位结构的形成方法以及位置关系均与第一实施例一致。
请参考图6，在第一凹槽侧壁形成侧墙211，并在侧墙211的上方形成第二凹槽22。
半导体衬底200，层间介质层210，第一凹槽，以及伪栅220的形成方法以及位置关系均与第一实施例一致，在这里不做赘述。
形成侧墙211能够进一步优化隔离后续金属栅极的功能。在本发明实施例中，侧墙211覆盖第一凹槽的侧壁。
形成伪栅220后，还包括刻蚀除去部分侧墙211，以在伪栅220上部的两侧形成第二凹槽22。形成第二凹槽22作用以及工艺类型请参考第一实施例，在此不作赘述。
刻蚀形成第二凹槽22的工艺参数及其范围请参考第一实施例。由于第二凹槽22是只刻蚀侧墙211形成的，所以具体的，在本发明实施例中，所用气体为CH3F、O2，CH3F的流量为500sccm，O2的流量为500sccm，压力为50mtorr，功率为2000W。
第二凹槽22的深度尺寸h范围与第一实施例一致。具体的，在本发明实施例中，第二凹槽22的深度尺寸h＝100nm。
同样的，凹槽开口宽度由l1变为l2，明显的，l1＜l2，即凹槽开口宽度增大。在后续向凹槽内填充金属材料时，材料能够更加顺利地填充进入凹槽中，避免金属材料的下部出现孔洞、位错等缺陷，保证了金属栅极结构的完整。
请参考图7，去除伪栅以形成第三凹槽，并在第三凹槽内形成金属栅极(未示出)。
金属栅极包括高k介电层230和金属材料240。形成高k介电层230和金属材料240的作用、所用材料以及形成工艺均与第一实施例一致，在此不再赘述。
形成金属栅极之后的工艺均与第一实施例一致，在此不再赘述。
综上所述，本发明第二实施例公开的金属栅极的形成方法，扩大了形成金属栅极时凹槽的开口宽度，金属材料能够密实地填充凹槽，避免在金属栅极内部出现孔洞、位错等缺陷，提高了半导体器件的性能。
相应的，请继续参考图7，本发明第二实施例还提供了一种半导体器件。第二实施例提供的半导体器件与第一实施例相比的不同之处在于，高k介电层与层间介质层之间形成有侧墙，且金属栅极第二区域Ⅱ的底部表面与侧墙顶部接触。
半导体衬底200，层间介质层210的材料与作用均与第一实施例一致。
侧墙211用于进一步优化隔离后续金属栅极的功能。在本发明实施例中，侧墙211设置于第一凹槽的两侧。侧墙211设置于第二区域Ⅱ的下方。
其他部位的位置关系，以及高k介电层230和金属材料240的位置关系及其形状请参考第一实施例，在此不再赘述。
综上所述，本发明第二实施例提供的半导体器件，其金属栅极的上部尺寸大于其下部尺寸，且在金属栅极两侧壁呈现台阶状，保证形成的金属栅极内部没有孔洞、位错等缺陷出现，提高了半导体器件的性能。
第三实施例。
本发明第三实施例的金属栅极形成方法与第二实施例相比的不同之处在于，第二凹槽是由刻蚀部分层间介质层和侧墙形成的。其他结构的形成工艺均与第二实施例一致。
请参考图8，在伪栅320的两侧形成第二凹槽32。
形成第二凹槽32的工艺条件，最终第二凹槽32的位置以及其尺寸范围均与第二实施例一致，在此不再赘述。
明显的，在本发明实施例中，第二凹槽32是由刻蚀侧墙311和与侧墙311相邻的部分层间介质层310形成的，因此第二凹槽32底部包括侧墙311的顶部和部分层间介质层。形成第二凹槽32的工艺条件包括：所用气体为CH3F、O2，CH3F的流量为400sccm，O2的流量为300sccm，压力为30mtorr，功率为2000W。
请参考图9，形成金属栅极。
形成金属栅极的步骤，以及金属栅极包括的结构均与第二实施例一致。
形成金属栅极之后，其工艺均与第二实施例一致，在此不再赘述。
综上所述，本发明第三实施例公开的金属栅极的形成方法，扩大了形成金属栅极时凹槽的开口宽度，金属材料能够密实地填充凹槽，避免在金属栅极内部出现孔洞、位错等缺陷，提高了半导体器件的性能。
相应的，请继续参考图9，本发明第三实施例还提供了一种半导体器件。与第二实施例相比，第三实施例提供的半导体器件的不同之处在于，其金属栅极的第二区域底部表面与侧墙顶部和部分层间介质层相接触。
半导体衬底300，层间介质层310侧墙311以及金属栅极的作用，形成材料均与第二实施例一致。
在本发明实施例中，金属栅极的第二区域Ⅱ底部表面与部分层间介质层310和侧墙311的顶部接触。高k介电层330和金属材料340的形状以及位置分布均与第二实施例一致。
综上所述，本发明第三实施例提供的半导体器件，其金属栅极的上部尺寸大于其下部尺寸，且在金属栅极两侧壁呈现台阶状，保证形成的金属栅极内部没有孔洞、位错等缺陷，提高了半导体器件的性能。
至此，已经详细描述了本发明。为了避免遮蔽本发明的构思，没有描述本领域所公知的一些细节。本领域技术人员根据上面的描述，完全可以明白如何实施这里公开的技术方案。
虽然已经通过示例对本发明的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上示例仅是为了进行说明，而不是为了限制本发明的范围。本领域的技术人员应该理解，可在不脱离本发明的范围和精神的情况下，对以上实施例进行修改。本发明的范围由所附权利要求来限定。
Claims (16)
1.一种金属栅极的形成方法，其特征在于，包括：
提供半导体衬底和层间介质层，所述层间介质层形成于所述半导体衬底上方；
在所述层间介质层中形成第一凹槽；
形成填充所述第一凹槽的伪栅；
刻蚀形成第二凹槽，所述第二凹槽形成于所述伪栅上部的两侧，所述第二凹槽的一侧壁包括部分所述伪栅侧壁；
去除所述伪栅以形成第三凹槽，所述第三凹槽包括所述第一凹槽和所述第二凹槽；和
形成覆盖所述第三凹槽内表面的高k介电层，并向所述第三凹槽内填充金属材料，以形成金属栅极，所述金属栅极包括所述高k介电层和所述金属材料。
2.根据权利要求1所述的金属栅极的形成方法，其特征在于，所述第二凹槽的深度尺寸范围为40nm～100nm。
3.根据权利要求2所述的金属栅极的形成方法，其特征在于，所述伪栅上部的两侧的所述第二凹槽的深度尺寸相等。
4.根据权利要求2所述的金属栅极的形成方法，其特征在于，刻蚀所述伪栅两侧的部分所述层间介质层以形成所述第二凹槽。
5.根据权利要求4所述的金属栅极的形成方法，其特征在于，向所述第三凹槽内填充金属材料后，在所述第一凹槽和所述第二凹槽相衔接的位置，形成的所述金属材料与所述高k介电层的纵截面呈“台阶”状。
6.根据权利要求2所述的金属栅极的形成方法，其特征在于，在形成所述第一凹槽后，形成所述伪栅前，还包括：形成覆盖所述第一凹槽侧壁的侧墙。
7.根据权利要求6所述的金属栅极的形成方法，其特征在于，形成所述伪栅后，还包括：刻蚀除去部分所述侧墙，以在所述伪栅上部的两侧形成所述第二凹槽。
8.根据权利要求6所述的金属栅极的形成方法，其特征在于，形成所述伪栅后，还包括：刻蚀除去部分所述侧墙和与所述侧墙相邻的部分所述层间介质层，以在所述伪栅上部的两侧形成所述第二凹槽，所述第二凹槽的底部表面包括所述侧墙的顶部和部分所述层间介质层。
9.根据权利要求1所述的金属栅极的形成方法，其特征在于，形成所述第二凹槽的工艺包括干法刻蚀工艺，所述干法刻蚀的工艺参数包括：气体CH3F、O2，CH3F的流量范围为10sccm～500sccm，O2的流量范围为10sccm～500sccm，压力范围为2mtorr～50mtorr，功率范围为100W～2000W。
10.根据权利要求1所述的金属栅极的形成方法，其特征在于，形成所述金属栅极后，还包括：
采用静电吸附方法，利用干法刻蚀工艺刻蚀部分所述金属栅极和/或部分所述层间介质层；和
利用化学机械平坦化工艺研磨，以使所述金属栅极和所述层间介质层的顶部平齐。
11.根据权利要求10所述的金属栅极的形成方法，其特征在于，所述金属栅极和所述层间介质层的顶部平齐后，还包括：
刻蚀除去部分所述金属栅极；和
在余下的所述金属栅极上方形成介电层。
12.一种半导体器件，其特征在于，包括：
半导体衬底；
层间介质层，所述层间介质层形成于所述半导体衬底的上方；和金属栅极，所述金属栅极形成于所述层间介质层中，所述金属栅极包括高k介电层和金属材料，所述金属栅极包括第一区域和第二区域，所述第二区域设置于所述第一区域上部的两侧。
13.根据权利要求12所述的半导体器件，其特征在于，所述金属栅极的所述第二区域的纵向尺寸范围为40nm～100nm。
14.根据权利要求12所述的半导体器件，其特征在于，在所述第一区域与所述第二区域相衔接的位置，所述高k介电层和所述金属材料的纵截面呈“台阶”状。
15.根据权利要求13所述的半导体器件，其特征在于，还包括：侧墙，所述侧墙设置于所述第一区域的两侧，且所述侧墙设置于所述第二区域的下方。
16.根据权利要求15所述的半导体器件，其特征在于，所述第二区域设置于所述侧墙顶部的上方，且所述第二区域的底部表面包括所述侧墙的顶部和部分所述层间介质层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810778817.XA CN110729183B (zh) | 2018-07-16 | 2018-07-16 | 金属栅极的形成方法以及半导体器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810778817.XA CN110729183B (zh) | 2018-07-16 | 2018-07-16 | 金属栅极的形成方法以及半导体器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110729183A true CN110729183A (zh) | 2020-01-24 |
| CN110729183B CN110729183B (zh) | 2022-08-23 |
Family
ID=69217303
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810778817.XA Active CN110729183B (zh) | 2018-07-16 | 2018-07-16 | 金属栅极的形成方法以及半导体器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110729183B (zh) |
Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8084346B1 (en) * | 2010-10-20 | 2011-12-27 | International Business Machines Corporation | Replacement metal gate method |
| CN102412127A (zh) * | 2010-09-17 | 2012-04-11 | 中芯国际集成电路制造(上海)有限公司 | “t”形金属栅电极的制作方法 |
| US20130043517A1 (en) * | 2011-08-19 | 2013-02-21 | Haizhou Yin | Semiconductor Structure And Method For Manufacturing The Same |
| DE102012205320A1 (de) * | 2012-02-17 | 2013-08-22 | Globalfoundries Inc. | Polysiliziumentfernung durch Trockenätzung in Austauschgates |
| CN103871856A (zh) * | 2012-12-18 | 2014-06-18 | 中芯国际集成电路制造(上海)有限公司 | 金属栅极的形成方法 |
| CN104779147A (zh) * | 2014-01-14 | 2015-07-15 | 中芯国际集成电路制造(上海)有限公司 | 一种金属栅极结构及其制备方法 |
| CN105097649A (zh) * | 2014-05-04 | 2015-11-25 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
| CN105185702A (zh) * | 2015-09-22 | 2015-12-23 | 上海华力微电子有限公司 | 高k金属栅极结构的制造方法 |
| CN105513965A (zh) * | 2014-09-26 | 2016-04-20 | 中芯国际集成电路制造(上海)有限公司 | 晶体管的形成方法 |
| CN105575788A (zh) * | 2014-10-17 | 2016-05-11 | 中芯国际集成电路制造(上海)有限公司 | 金属栅极的形成方法 |
| CN106356293A (zh) * | 2016-11-30 | 2017-01-25 | 上海华力微电子有限公司 | 金属栅极及其制备方法 |
| US20170141203A1 (en) * | 2015-11-12 | 2017-05-18 | Taiwan Semiconductor Manufacturing Co., Ltd. | Metal gate process for finfet device improvement |
| CN106847694A (zh) * | 2015-12-03 | 2017-06-13 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
| CN107731673A (zh) * | 2016-08-12 | 2018-02-23 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
-
2018
- 2018-07-16 CN CN201810778817.XA patent/CN110729183B/zh active Active
Patent Citations (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102412127A (zh) * | 2010-09-17 | 2012-04-11 | 中芯国际集成电路制造(上海)有限公司 | “t”形金属栅电极的制作方法 |
| US8084346B1 (en) * | 2010-10-20 | 2011-12-27 | International Business Machines Corporation | Replacement metal gate method |
| US20130043517A1 (en) * | 2011-08-19 | 2013-02-21 | Haizhou Yin | Semiconductor Structure And Method For Manufacturing The Same |
| DE102012205320A1 (de) * | 2012-02-17 | 2013-08-22 | Globalfoundries Inc. | Polysiliziumentfernung durch Trockenätzung in Austauschgates |
| CN103871856A (zh) * | 2012-12-18 | 2014-06-18 | 中芯国际集成电路制造(上海)有限公司 | 金属栅极的形成方法 |
| CN104779147A (zh) * | 2014-01-14 | 2015-07-15 | 中芯国际集成电路制造(上海)有限公司 | 一种金属栅极结构及其制备方法 |
| CN105097649A (zh) * | 2014-05-04 | 2015-11-25 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
| CN105513965A (zh) * | 2014-09-26 | 2016-04-20 | 中芯国际集成电路制造(上海)有限公司 | 晶体管的形成方法 |
| CN105575788A (zh) * | 2014-10-17 | 2016-05-11 | 中芯国际集成电路制造(上海)有限公司 | 金属栅极的形成方法 |
| CN105185702A (zh) * | 2015-09-22 | 2015-12-23 | 上海华力微电子有限公司 | 高k金属栅极结构的制造方法 |
| US20170141203A1 (en) * | 2015-11-12 | 2017-05-18 | Taiwan Semiconductor Manufacturing Co., Ltd. | Metal gate process for finfet device improvement |
| CN106847917A (zh) * | 2015-11-12 | 2017-06-13 | 台湾积体电路制造股份有限公司 | Finfet器件改进的金属栅极工艺、半导体器件及其制造方法 |
| CN106847694A (zh) * | 2015-12-03 | 2017-06-13 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
| CN107731673A (zh) * | 2016-08-12 | 2018-02-23 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN106356293A (zh) * | 2016-11-30 | 2017-01-25 | 上海华力微电子有限公司 | 金属栅极及其制备方法 |
Non-Patent Citations (1)
| Title |
|---|
| 王志玮等: "超深亚微米自对准平面双栅MOSFET假栅的制作 ", 《微电子学》 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110729183B (zh) | 2022-08-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8853015B1 (en) | Method of forming a FinFET structure | |
| TWI669746B (zh) | 閘極切割整合及相關裝置 | |
| US9515078B2 (en) | Semiconductor structure and method for forming the same | |
| CN106571336B (zh) | 鳍式场效应管的形成方法 | |
| CN107785315B (zh) | 半导体结构的形成方法 | |
| US20170294535A1 (en) | Semiconductor device and fabrication method thereof | |
| TWI607573B (zh) | 半導體結構的製造方法 | |
| US11996472B2 (en) | Multi-layer dielectric refill for profile control in semiconductor devices | |
| US20150255293A1 (en) | Planarization process | |
| US20070224775A1 (en) | Trench isolation structure having an expanded portion thereof | |
| CN111627820B (zh) | 屏蔽栅场效应晶体管及其制备方法 | |
| US10522619B2 (en) | Three-dimensional transistor | |
| CN110729183B (zh) | 金属栅极的形成方法以及半导体器件 | |
| CN108573870B (zh) | 鳍式场效应管及其形成方法 | |
| CN110867377B (zh) | 虚拟栅的平坦化方法 | |
| CN111384160B (zh) | 场效应晶体管的制作方法、场效应晶体管及栅极结构 | |
| CN108091570B (zh) | 半导体装置及其制造方法 | |
| CN106571341A (zh) | 半导体结构及其形成方法 | |
| KR101695902B1 (ko) | 반도체 소자 제조 방법 | |
| CN106910686B (zh) | 一种半导体器件及其制备方法、电子装置 | |
| TW200822359A (en) | Method for fabricating semiconductor device including recess gate | |
| CN111696864B (zh) | 半导体器件及其形成方法 | |
| CN112582476B (zh) | 半导体器件及其形成方法 | |
| CN110858608B (zh) | 半导体器件及其形成方法 | |
| TWI646605B (zh) | 半導體裝置及其製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |