CN111696864B - 半导体器件及其形成方法 - Google Patents
半导体器件及其形成方法 Download PDFInfo
- Publication number
- CN111696864B CN111696864B CN201910185589.XA CN201910185589A CN111696864B CN 111696864 B CN111696864 B CN 111696864B CN 201910185589 A CN201910185589 A CN 201910185589A CN 111696864 B CN111696864 B CN 111696864B
- Authority
- CN
- China
- Prior art keywords
- forming
- layer
- dielectric layer
- gate electrode
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 90
- 239000004065 semiconductor Substances 0.000 title claims abstract description 49
- 238000005530 etching Methods 0.000 claims abstract description 60
- 239000000758 substrate Substances 0.000 claims abstract description 30
- 239000000463 material Substances 0.000 claims description 42
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 34
- 229910052710 silicon Inorganic materials 0.000 claims description 34
- 239000010703 silicon Substances 0.000 claims description 34
- 239000003989 dielectric material Substances 0.000 claims description 24
- 239000007772 electrode material Substances 0.000 claims description 21
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 13
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 13
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 13
- 150000004767 nitrides Chemical class 0.000 claims description 11
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 11
- -1 silicon carbide nitride Chemical class 0.000 claims description 11
- 238000005229 chemical vapour deposition Methods 0.000 claims description 9
- 238000005240 physical vapour deposition Methods 0.000 claims description 6
- 238000000231 atomic layer deposition Methods 0.000 claims description 5
- 239000007769 metal material Substances 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 214
- 239000002184 metal Substances 0.000 description 9
- 229910052751 metal Inorganic materials 0.000 description 9
- 238000005498 polishing Methods 0.000 description 4
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910003855 HfAlO Inorganic materials 0.000 description 1
- 229910004129 HfSiO Inorganic materials 0.000 description 1
- 229910021193 La 2 O 3 Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Abstract
一种半导体器件及其形成方法，其中形成方法包括：提供基底，所述基底上具有若干相互分立的伪栅电极层，所述基底上还具有初始第一介质层，且所述初始第一介质层暴露出伪栅电极层顶部表面；回刻蚀所述初始第一介质层，形成第一介质层，所述第一介质层顶部表面低于伪栅电极层顶部表面；在所述第一介质层表面形成刻蚀停止层；去除所述伪栅电极层，在所述第一介质层内形成伪栅开口；在所述伪栅开口内形成栅极结构，且所述栅极结构顶部表面和刻蚀停止层顶部表面齐平。所述方法形成的半导体器件的性能较好。
Description
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种半导体器件及其形成方法。
背景技术
随着半导体器件尺寸日益减小，单位面积上集成的器件单元越来越多，器件的密度也逐渐加大，器件之间的尺寸减小，这也加大了制造的难度。随着集成电路的关键尺寸(critical dimension；CD)缩小，通常采用“后栅工艺”形成金属栅极。后栅工艺需要在介电层中形成栅极开口(gate opening)并用栅极材料填充该栅极开口。
然而，现有形成的金属栅极的高度控制比较困难，金属栅极高度一致性较差，容易导致不同金属栅极的电阻不一致，以及阈值电压漂移。另外，在自对准接触孔形成工艺中，平坦化接触孔中的填充材料通常停止在金属栅极上的保护层，高度不一致的金属栅极容易导致自对准接触孔的均一性较差，进而形成的半导体器件性能较差。
因此，现有形成的半导体器件的性能较差。
发明内容
本发明解决的技术问题是提供一种半导体器件及其形成方法，以提高形成的半导体器件的性能。
为解决上述技术问题，本发明提供一种半导体器件的形成方法，包括：提供基底，所述基底上具有若干相互分立的伪栅电极层，所述基底上还具有初始第一介质层，且所述初始第一介质层暴露出伪栅电极层顶部表面；回刻蚀所述初始第一介质层，形成第一介质层，所述第一介质层顶部表面低于伪栅电极层顶部表面；在所述第一介质层表面形成刻蚀停止层；去除所述伪栅电极层，在所述第一介质层内形成伪栅开口；在所述伪栅开口内形成栅极结构，且所述栅极结构顶部表面和刻蚀停止层顶部表面齐平。
可选的，所述刻蚀停止层还位于伪栅电极层顶部和高于第一介质层的侧壁。
可选的，所述第一介质层的材料包括：氧化硅、氮化硅、氮碳化硅、氮硼化硅、氮碳氧化硅或氮氧化硅。
可选的，所述刻蚀停止层的材料包括：氧化硅、氮化硅、氮碳化硅、氮硼化硅、氮碳氧化硅或氮氧化硅。
可选的，所述刻蚀停止层的形成工艺包括：化学气相沉积工艺、物理气相沉积工艺或者原子层沉积工艺。
可选的，所述第一介质层顶部表面和伪栅电极层顶部表面的距离为：50埃～300埃。
可选的，所述伪栅电极层表面还具有硬掩膜层；所述初始第一介质层暴露出硬掩膜层顶部表面；所述刻蚀停止层还位于所述硬掩膜层表面。
可选的，所述硬掩膜层的材料包括：氧化硅、氮化硅、氮碳化硅、氮硼化硅、氮碳氧化硅或氮氧化硅。
可选的，所述初始第一介质层的形成方法包括：在所述基底上形成初始第一介质膜，所述初始第一介质膜覆盖伪栅电极层侧壁表面、以及硬掩膜层顶部表面和侧壁表面；平坦化所述初始第一介质膜，直至暴露出硬掩膜层顶部表面，形成所述初始第一介质层。
可选的，伪栅电极层侧壁表面还具有侧墙结构。
可选的，还包括：形成所述刻蚀停止层之后，形成伪栅开口之前，在刻蚀停止层表面形成第二介质层，所述第二介质层暴露出伪栅电极层顶部；去除所述伪栅电极层后，在所述第一介质层和第二介质层内形成所述伪栅开口。可选的，所述第二介质层的形成方法包括：在所述刻蚀停止层表面形成初始第二介质层；平坦化所述初始第二介质层，直至暴露出伪栅电极层顶部表面，形成第二介质层。
可选的，所述第二介质层的材料和刻蚀停止层的材料不同；所述第二介质层的材料包括：氧化硅、氮化硅、氮碳化硅、氮硼化硅、氮碳氧化硅或氮氧化硅。
可选的，所述初始第二介质层顶部表面齐平或高于刻蚀停止层的顶部表面。
可选的，所述初始第二介质层的形成工艺包括：高密度等离子体化学气相沉积。
可选的，所述栅极结构包括：位于所述伪栅开口侧壁和底部表面的栅介质层和位于栅介质层表面的栅电极层。
可选的，所述栅极结构的形成方法包括：在所述伪栅开口侧壁和底部表面、以及第二介质层顶部表面形成栅介质材料膜；在所述栅介质材料膜表面形成栅电极材料膜，且所述栅电极材料膜填充满所述伪栅开口；平坦化所述栅介质材料膜和栅电极材料膜，直至暴露出刻蚀停止层顶部表面，在所述第一介质层内形成栅极结构。
可选的，所述栅介质层的材料包括：高k介质材料；所述栅电极层的材料包括：金属材料。
相应的，本发明还提供采用上述任一项方法形成的半导体器件。
与现有技术相比，本发明的技术方案具有以下有益效果：
本发明技术方案提供的半导体器件的形成方法中，回刻蚀所述初始第一介质层，形成第一介质层；在所述第一介质层表面形成刻蚀停止层。由于回刻蚀所述初始第一介质层形成的第一介质层表面平坦度较好，进而在表面平坦度较好的第一介质层表面形成的刻蚀停止层平坦度较好。后续在伪栅开口内形成的栅极结构顶部表面和刻蚀停止层的顶部表面齐平，使得形成的若干栅极结构的高度均一性较好，进而有利于形成性能较好的半导体器件。
附图说明
图1至图4是一种半导体器件的形成方法各步骤的结构示意图；
图5至图13是本发明一实施例的半导体器件的形成方法各步骤的结构示意图。
具体实施方式
正如背景技术所述，半导体器件的性能较差。
现结合一种半导体器件的形成方法，分析所述半导体器件的性能较差的原因：
图1至图4是一种半导体器件的形成方法各步骤的结构示意图。
请参考图1，提供基底100，所述基底100上具有伪栅极结构110，所述伪栅极结构110顶部表面具有硬掩膜层120，所述基底100上还具有第一介质层130，且所述硬掩膜层120顶部表面与第一介质层130顶部表面齐平。
请参考图2，去除硬掩膜层120和位于硬掩膜层120底部的伪栅极结构110，在所述第一介质层130内形成伪栅开口131。
请参考图3，在所述伪栅开口131侧壁和底部表面、以及第一介质层130顶部表面形成栅介质材料膜141；在所述栅介质材料膜141表面形成栅电极材料膜142。
请参考图4，平坦化所述栅介质材料膜141和栅电极材料膜142，暴露出第一介质层130表面，在所述第一介质层130内形成栅极结构150。
在上述方法中，所述栅极结构150是通过平坦化所述栅介质材料膜141和栅电极材料膜142形成的，且所述栅极结构150的最终高度是通过平坦化所述栅介质材料膜141和栅电极材料膜142的程度决定的。通常，平坦化所述栅介质材料膜141和栅电极材料膜142的工艺为：化学机械研磨工艺。由于晶圆表面不同位置进行化学机械研磨工艺的研磨去除量会有不同，且栅电极材料膜142的材料通常为金属，化学机械研磨工艺研磨金属材料的难度较大，从而进一步加剧了晶圆表面不同位置的研磨去除量的差异，即，化学机械研磨工艺对所述栅介质材料膜141和栅电极材料膜142的研磨去除量差异较大，因此最终形成的若干不同栅极结构150之间的高度一致性较差，进而形成的半导体器件的性能较差。
为解决上述技术问题，本发明技术方案提供一种半导体器件的形成方法，包括：提供基底，所述基底上具有若干相互分立的伪栅电极层，所述基底上还具有初始第一介质层，且所述初始第一介质层暴露出伪栅电极层顶部表面；回刻蚀所述初始第一介质层，形成第一介质层，所述第一介质层顶部表面低于伪栅电极层顶部表面；在所述第一介质层表面形成刻蚀停止层；去除所述伪栅电极层，在所述第一介质层内形成伪栅开口；在所述伪栅开口内形成栅极结构，且所述栅极结构顶部表面和刻蚀停止层顶部表面齐平。所述方法形成的半导体器件的性能较好。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图5至图13是本发明一实施例的半导体器件的形成方法各步骤的结构示意图。
请参考图5，提供基底200，所述基底200上具有若干相互分立的伪栅电极层210，所述基底200上还具有初始第一介质层230，且所述初始第一介质层230暴露出伪栅电极层210顶部表面。
在本实施例中，所述基底200为平面式的半导体衬底，形成的半导体器件为平面式的MOS晶体管。在其他实施例中，所述基底包括：衬底和位于衬底上的鳍部，所述伪栅极结构横跨所述鳍部。
在本实施例中，所述基底200的材料为硅。在其他实施例中，所述基底的材料包括：锗、硅锗、绝缘体上硅或绝缘体上锗。
在本实施例中，所述伪栅电极层210表面还具有硬掩膜层220；所述初始第一介质层230暴露出硬掩膜层220顶部表面。
在本实施例中，所述硬掩膜层220的材料为氮化硅。所述硬掩膜层220用于保护伪栅电极层210顶部表面不受刻蚀工艺和离子注入工艺的损伤。
在本实施例中，所述硬掩膜层220和伪栅电极层210侧壁表面还具有侧墙结构(图中未标出)。所述侧墙结构，一方面用于保护所述伪栅电极层210侧壁表面，从而避免伪栅电极层210受到后续刻蚀工艺和离子注入工艺的影响；另一方面用于定义源漏掺杂区的位置，避免所述源漏掺杂区过于靠近伪栅极结构。
所述初始第一介质层230的形成方法包括：在所述基底200上形成初始第一介质膜(图中未示出)，所述初始第一介质膜覆盖伪栅极结构210侧壁表面、以及硬掩膜层220的顶部表面和侧壁表面；平坦化所述初始第一介质膜，直至暴露出硬掩膜层220顶部表面，形成所述初始第一介质层230。
所述初始第一介质层230的材料包括：氧化硅、氮化硅、氮碳化硅、氮硼化硅、氮碳氧化硅或氮氧化硅。
在本实施例中，所述初始第一介质层230的材料为：氧化硅，相应的，后续形成的第一介质层的材料为氧化硅。
在本实施例中，所述伪栅电极层210两侧的基底200内还具有源漏掺杂区(图中未示出)。
请参考图6，回刻蚀所述初始第一介质层230，暴露出硬掩膜层220和伪栅电极层210侧壁表面，形成第一介质层231。
所述第一介质层231顶部表面和伪栅极结构顶部表面的距离为：50埃～300埃。
在本实施例中，位于所述基底200表面的第一介质层231的高度和后续在第一介质层231表面形成的刻蚀停止层的高度共同决定了后续形成的栅极结构的高度，所述高度指沿垂直于基底200表面方向上的尺寸。
由于所述初始第一介质层230的材料容易被刻蚀去除，在相同时间内，所述初始第一介质层230刻蚀损伤量较一致，即，降低的高度较一致，因此，有利于使所述回刻蚀工艺之后形成的第一介质层231平坦度较好。
请参考图7，形成所述第一介质层231之后，在所述第一介质层231表面形成刻蚀停止层240。
形成所述刻蚀停止层240的工艺包括：化学气相沉积工艺、物理气相沉积或者原子层沉积工艺。
在本实施例中，形成所述刻蚀停止层240的工艺为：原子层沉积工艺，所述原子层沉积工艺形成的刻蚀停止层240高度均一性较好，即，平坦度较好，从而有利于后续形成高度一致性较好的若干栅极结构。
由于所述第一介质层231的平坦度较好，进而在表面平坦度较好的所述第一介质层231表面形成的刻蚀停止层240平坦度也较好。后续在伪栅开口内形成的栅极结构顶部表面和刻蚀停止层的顶部表面齐平，使得形成的若干栅极结构的高度均一性较好，进而有利于形成性能较好的半导体器件。
所述刻蚀停止层240的高度范围：20埃～200埃。
选择所述高度范围的原因在于：若所述刻蚀停止层240的高度大于200埃，则后续去除所述刻蚀停止层240的时间较长，从而刻蚀量差异较大，使形成的半导体器件的性能较差；若所述刻蚀停止层240的高度小于20埃，则后续形成栅极结构时，容易将所述刻蚀停止层240去除，从而不利于准确控制形成栅极结构的终止位置，使形成的半导体器件的性能较差。
所述刻蚀停止层240的材料包括：氧化硅、氮化硅、氮碳化硅、氮硼化硅、氮碳氧化硅或氮氧化硅。
在本实施例中，所述刻蚀停止层240的材料和第一介质层231的材料不同，为氮化硅。在其他实施例中，所述刻蚀停止层的材料和第一介质层的材料可以相同。
所述刻蚀停止层240和后续形成的第二介质层的材料要求不同，有利于所述刻蚀停止层240为后续形成栅极结构提供较好的刻蚀终止点。
所述刻蚀停止层240还位于伪栅电极层210顶部和高于第一介质层231的侧壁。
在本实施例中，所述伪栅电极层210表面具有硬掩膜层220，所述刻蚀停止层240还位于所述硬掩膜层220表面。
请参考图8，形成所述刻蚀停止层240之后，在所述刻蚀停止层240表面形成初始第二介质层250。
所述初始第二介质层250顶部表面齐平或高于刻蚀停止层240的顶部表面。
在本实施例中，所述初始第二介质层250顶部表面高于所述刻蚀停止层240顶部表面。
所述初始第二介质层250的材料包括：氧化硅、氮化硅、氮碳化硅、氮硼化硅、氮碳氧化硅或氮氧化硅。
所述初始第二介质层250的形成工艺包括：化学气相沉积工艺或者物理气相沉积工艺。
在本实施例中，形成所述初始第二介质层250的工艺为高密度等离子体化学气相沉积。
所述初始第二介质层250的材料和刻蚀停止层240的材料不同，从而后续形成的第二介质层的材料和刻蚀停止层240的材料不同。在本实施例中，所述初始第二介质层250的材料为：氧化硅，相应的，后续形成的第二介质层的材料为氧化硅。
请参考图9，平坦化所述初始第二介质层250，直至暴露出伪栅电极层210顶部表面，在刻蚀停止层240表面形成第二介质层251，所述第二介质层251暴露出伪栅电极层210顶部。
由于所述第二介质251层暴露出伪栅电极层210顶部表面，有利于后续通过刻蚀工艺去除伪栅电极层210，在所述第一介质层231和第二介质层251内形成伪栅开口。
所述第二介质层251和刻蚀停止层240的材料不同，有利于后续平坦化栅介质材料膜和栅电极材料膜形成栅极结构的过程中，所述刻蚀停止层240受到的刻蚀损伤量较小，从而刻蚀停止层240能够较好地为后续刻蚀工艺提供刻蚀终止点，使得形成的若干栅极结构的高度能够较好地保持一致性，进而形成性能较好的半导体器件。
请参考图10，形成所述第二介质层251之后，去除所述伪栅电极层210后，在所述第一介质层231和第二介质层251内形成所述伪栅开口260。
去除所述伪栅电极层210的工艺包括：干法刻蚀工艺和湿法刻蚀工艺中的一种或者两种组合。
在本实施例中，去除所述伪栅电极层210的工艺为干法刻蚀工艺。
形成所述伪栅开口260之后，在所述伪栅开口260内形成栅极结构，且所述栅极结构顶部表面和刻蚀停止层240顶部表面齐平，请结合图11至图13，对所述栅极结构的形成过程进行详细说明。
请参考图11，在所述伪栅开口260侧壁和底部表面、以及第二介质层251顶部表面形成栅介质材料膜271。
所述栅介质材料膜271的材料包括：高k介质材料(k值大于3.9)，例如：HfO2、La2O3、HfSiON、HfAlO2、ZrO2、Al2O3或HfSiO4。在本实施例中，所述栅介质膜271的材料为HfO2。
所述栅介质层膜271的形成工艺包括：化学气相沉积工艺或者物理气相沉积工艺。
请参考图12，在所述栅介质材料膜271表面形成栅电极材料膜272，且所述栅电极材料膜272填充满所述伪栅开口260。
所述栅电极材料膜272的材料包括：金属，例如：Al、Cu、Ag、Au、Ni、Ti、W、WN或WSi。在本实施例中，所述栅电极材料膜272的材料为W。
所述栅电极材料膜272的形成工艺包括：化学气相沉积工艺或者物理气相沉积工艺。
请参考图13，平坦化所述栅介质材料膜271和栅电极材料膜272，直至暴露出刻蚀停止层240顶部表面，在所述第一介质层231内形成栅极结构280。
在本实施例中，所述栅极结构280包括：位于所述伪栅开口260(图12中所示)侧壁和底部表面的栅介质层281和位于栅介质层281表面的栅电极层282。
由于所述栅介质层281和栅电极层282是通过平坦化所述栅介质材料膜271和位于栅介质材料膜表面的栅电极材料膜形成的，相应的，所述栅介质层281的材料包括：高k介质材料(k值大于3.9)；所述栅电极层282的材料包括：金属。
在本实施例中，所述栅介质层281的材料为HfO2，所述栅电极层282的材料为W。
由于第一介质层231表面平坦度较好，进而在表面平坦度较好的第一介质层231表面形成的刻蚀停止层240平坦度较好，且形成的栅极结构280顶部表面和刻蚀停止层的顶部表面齐平，因此，形成的栅极结构280的高度能够保持较好的一致性，进而有利于形成性能较好的半导体器件。
相应的，本发明技术方案还提供一种采用上述方法形成的半导体器件。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (16)
1.一种半导体器件的形成方法，其特征在于，包括：
提供基底，所述基底上具有若干相互分立的伪栅电极层，所述基底上还具有初始第一介质层，且所述初始第一介质层暴露出伪栅电极层顶部表面；
回刻蚀所述初始第一介质层，形成第一介质层，所述第一介质层顶部表面低于伪栅电极层顶部表面；
在所述第一介质层表面形成刻蚀停止层；
去除所述伪栅电极层，在所述第一介质层内形成伪栅开口；
在所述伪栅开口内形成栅极结构，且所述栅极结构顶部表面和刻蚀停止层顶部表面齐平；
形成所述刻蚀停止层之后，形成伪栅开口之前，在刻蚀停止层表面形成第二介质层，所述第二介质层暴露出伪栅电极层顶部；去除所述伪栅电极层后，在所述第一介质层和第二介质层内形成所述伪栅开口；
所述第二介质层的材料和刻蚀停止层的材料不同；
所述第二介质层的形成方法包括：在所述刻蚀停止层表面形成初始第二介质层；平坦化所述初始第二介质层，直至暴露出伪栅电极层顶部表面，形成第二介质层；所述初始第二介质层顶部表面齐平或高于刻蚀停止层的顶部表面。
2.如权利要求1所述的半导体器件的形成方法，其特征在于，所述刻蚀停止层还位于伪栅电极层顶部和高于第一介质层的侧壁。
3.如权利要求1所述的半导体器件的形成方法，其特征在于，所述第一介质层的材料包括：氧化硅、氮化硅、氮碳化硅、氮硼化硅、氮碳氧化硅或氮氧化硅。
4.如权利要求1所述的半导体器件的形成方法，其特征在于，所述刻蚀停止层的材料包括：氧化硅、氮化硅、氮碳化硅、氮硼化硅、氮碳氧化硅或氮氧化硅。
5.如权利要求1所述的半导体器件的形成方法，其特征在于，所述刻蚀停止层的形成工艺包括：化学气相沉积工艺、物理气相沉积工艺或者原子层沉积工艺。
6.如权利要求1所述的半导体器件的形成方法，其特征在于，所述第一介质层顶部表面和伪栅电极层顶部表面的距离为：50埃～300埃。
7.如权利要求1所述的半导体器件的形成方法，其特征在于，所述伪栅电极层表面还具有硬掩膜层；所述初始第一介质层暴露出硬掩膜层顶部表面；
所述刻蚀停止层还位于所述硬掩膜层表面。
8.如权利要求7所述的半导体器件的形成方法，其特征在于，所述硬掩膜层的材料包括：氧化硅、氮化硅、氮碳化硅、氮硼化硅、氮碳氧化硅或氮氧化硅。
9.如权利要求8所述的半导体器件的形成方法，其特征在于，所述初始第一介质层的形成方法包括：在所述基底上形成初始第一介质膜，所述初始第一介质膜覆盖伪栅电极层侧壁表面、以及硬掩膜层顶部表面和侧壁表面；平坦化所述初始第一介质膜，直至暴露出硬掩膜层顶部表面，形成所述初始第一介质层。
10.如权利要求1所述的半导体器件的形成方法，其特征在于，伪栅电极层侧壁表面还具有侧墙结构。
11.如权利要求1所述的半导体器件的形成方法，其特征在于，所述第二介质层的材料包括：氧化硅、氮化硅、氮碳化硅、氮硼化硅、氮碳氧化硅或氮氧化硅。
12.如权利要求1所述的半导体器件的形成方法，其特征在于，所述初始第二介质层的形成工艺包括：高密度等离子体化学气相沉积。
13.如权利要求1所述的半导体器件的形成方法，其特征在于，所述栅极结构包括：位于所述伪栅开口侧壁和底部表面的栅介质层和位于栅介质层表面的栅电极层。
14.如权利要求13所述的半导体器件的形成方法，其特征在于，所述栅极结构的形成方法包括：在所述伪栅开口侧壁和底部表面、以及第二介质层顶部表面形成栅介质材料膜；在所述栅介质材料膜表面形成栅电极材料膜，且
所述栅电极材料膜填充满所述伪栅开口；平坦化所述栅介质材料膜和栅电极材料膜，直至暴露出刻蚀停止层顶部表面，在所述第一介质层内形成栅极结构。
15.如权利要求13所述的半导体器件的形成方法，其特征在于，所述栅介质层的材料包括：高k介质材料；所述栅电极层的材料包括：金属材料。
16.采用如权利要求1至15任一项方法形成的半导体器件。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910185589.XA CN111696864B (zh) | 2019-03-12 | 2019-03-12 | 半导体器件及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910185589.XA CN111696864B (zh) | 2019-03-12 | 2019-03-12 | 半导体器件及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111696864A CN111696864A (zh) | 2020-09-22 |
| CN111696864B true CN111696864B (zh) | 2023-12-22 |
Family
ID=72474595
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910185589.XA Active CN111696864B (zh) | 2019-03-12 | 2019-03-12 | 半导体器件及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111696864B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101677086A (zh) * | 2008-09-12 | 2010-03-24 | 台湾积体电路制造股份有限公司 | 半导体装置及其制造方法 |
| CN106847694A (zh) * | 2015-12-03 | 2017-06-13 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
| CN109103102A (zh) * | 2017-06-20 | 2018-12-28 | 中芯国际集成电路制造(北京)有限公司 | 半导体结构及其形成方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9595450B2 (en) * | 2013-12-26 | 2017-03-14 | Taiwan Semiconductor Manufacturing Co., Ltd. | Composite structure for gate level inter-layer dielectric |
| KR102197402B1 (ko) * | 2014-10-14 | 2020-12-31 | 삼성전자주식회사 | 반도체 장치 제조 방법 |
-
2019
- 2019-03-12 CN CN201910185589.XA patent/CN111696864B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101677086A (zh) * | 2008-09-12 | 2010-03-24 | 台湾积体电路制造股份有限公司 | 半导体装置及其制造方法 |
| CN106847694A (zh) * | 2015-12-03 | 2017-06-13 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
| CN109103102A (zh) * | 2017-06-20 | 2018-12-28 | 中芯国际集成电路制造(北京)有限公司 | 半导体结构及其形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111696864A (zh) | 2020-09-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7442607B2 (en) | Method of manufacturing transistor having recessed channel | |
| US11664230B2 (en) | Semiconductor device structure with silicide | |
| US7354832B2 (en) | Tri-gate device with conformal PVD workfunction metal on its three-dimensional body and fabrication method thereof | |
| US8883623B2 (en) | Facilitating gate height uniformity and inter-layer dielectric protection | |
| US7928005B2 (en) | Method for forming narrow structures in a semiconductor device | |
| CN108807177B (zh) | 半导体器件及其形成方法 | |
| US20230187542A1 (en) | Multi-layer dielectric refill for profile control in semiconductor devices | |
| TWI559391B (zh) | 積體電路和半導體裝置製造方法、隔絕區域階高控制方法 | |
| CN109841507B (zh) | 半导体器件及其形成方法 | |
| CN112151380A (zh) | 半导体结构及其形成方法 | |
| CN108630549B (zh) | 半导体器件及其形成方法 | |
| CN111696864B (zh) | 半导体器件及其形成方法 | |
| CN109309048B (zh) | 半导体结构及其形成方法 | |
| CN110047741B (zh) | 半导体结构及其形成方法 | |
| CN112397450A (zh) | 半导体结构的形成方法 | |
| CN113053739A (zh) | 半导体结构及其形成方法 | |
| CN111554636B (zh) | 半导体结构及其形成方法 | |
| CN111312812B (zh) | 半导体结构及其形成方法 | |
| CN110858608B (zh) | 半导体器件及其形成方法 | |
| CN110970299B (zh) | 半导体器件及其形成方法 | |
| KR20060105160A (ko) | 반도체 소자의 형성방법 | |
| CN114530501A (zh) | 半导体结构及其形成方法 | |
| CN117747615A (zh) | 半导体结构及其形成方法 | |
| CN117153787A (zh) | 半导体结构的形成方法 | |
| CN117855143A (zh) | 半导体结构及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |