JP2020523801A - タングステン酸化還元による、シームのないタングステン充填 - Google Patents

タングステン酸化還元による、シームのないタングステン充填 Download PDF

Info

Publication number
JP2020523801A
JP2020523801A JP2020518598A JP2020518598A JP2020523801A JP 2020523801 A JP2020523801 A JP 2020523801A JP 2020518598 A JP2020518598 A JP 2020518598A JP 2020518598 A JP2020518598 A JP 2020518598A JP 2020523801 A JP2020523801 A JP 2020523801A
Authority
JP
Japan
Prior art keywords
tungsten
substrate
substrate surface
feature
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020518598A
Other languages
English (en)
Other versions
JP7308819B2 (ja
Inventor
ヨン ウー，
ヨン ウー，
イーホン チェン，
イーホン チェン，
シーシー チアン，
シーシー チアン，
ツーチン トアン，
ツーチン トアン，
アビジット バス マリック，
アビジット バス マリック，
シュリーニヴァース ガンディコタ，
シュリーニヴァース ガンディコタ，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2020523801A publication Critical patent/JP2020523801A/ja
Application granted granted Critical
Publication of JP7308819B2 publication Critical patent/JP7308819B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76888—By rendering at least a portion of the conductor non conductive, e.g. oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02244—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of a metallic layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]

Abstract

シームのないタングステンの充填により基板を充填する方法が記載される。本方法は、タングステン膜を堆積させることと、タングステン膜を酸化させて酸化タングステン柱状部とすることと、酸化タングステン膜を還元させて、シームのないタングステンの間隙充填とすることと、任意に、タングステンの間隙充填に追加的なタングステンを堆積させることを含む。【選択図】図１

Description

本開示の実施形態は、一般に、シームのないタングステン充填により、基板のフィーチャを充填する方法に関する。より詳細には、本開示の実施形態は、堆積−酸化−還元プロセスを通じた、シームのないタングステン充填により、基板のフィーチャを充填する方法に関する。
間隙充填プロセスは、半導体製造の非常に重要な段階である。間隙充填プロセスは、アスペクト比が高い間隙（又はフィーチャ）を、絶縁材料又は導電性材料で充填するために利用される。例えば、素子間分離、金属間誘電体層、保護層、ダミーゲート（ｄｕｍｍｙ ｇａｔｅ）等が挙げられる。素子の外形が縮小し（例えば、限界寸法＜２０ｎｍ）、サーマルバジェット（ｔｈｅｒｍａｌ ｂｕｄｇｅｔ）が低下しているため、欠陥なく空間を充填することが、従来の堆積プロセスの制約に因り、ますます困難になっている。
大部分の堆積方法では、或る構造の底部領域よりも上端領域に、より多く材料が堆積される。このプロセスにより、マッシュルーム形状の膜の輪郭が形成されることが多い。結果として、或るフィーチャの上端の部分が、上記構造のより低い部分の範囲内にシーム又はボイドを早期に残したまま切り離されることがある。この問題は、小さなフィーチャにおいてより蔓延している。
間隙充填のためのタングステンの原子層堆積は、半導体産業における主要技術であることが実証されてきた。しかしながら、間隙充填の内部のシームは、ＡＬＤタングステン堆積における制約となる。従って、シームのないタングステン充填を創出する方法に対する必要性がある。
本開示の１つ以上の実施形態は、第１の材料の第１の基板表面及び第２の材料の第２の基板表面を基板に設けることを含む基板の処理方法に関する。基板は、側壁及び底部による少なくとも１つのフィーチャを有する。側壁は第１の基板表面により形成され、底部は第２の基板表面により形成される。タングステン膜は、基板に形成される。タングステン膜は、フィーチャの範囲内に形成されたシームと、フィーチャより外側の第１の基板表面に形成された表皮（ｏｖｅｒｂｕｒｄｅｎ）と、を有する。基板表面は、タングステン膜の頂面がフィーチャより外側の第１の基板表面とほぼ同一平面となるように第１の基板表面から表皮を除去するために、平坦化される。タングステン膜が酸化されて、シームが無い状態で基板のフィーチャから延在する酸化タングステン柱状部が形成される。酸化タングステン柱状部が還元されてタングステンとなる。タングステンは、フィーチャの範囲内に、実質的にシームのないタングステンの間隙充填を形成する。
本開示の他の実施形態は、基板表面に形成された少なくとも１つのフィーチャを基板に備えることを含む基板の処理方法に関する。フィーチャは、基板表面から或る一定の長さで延在しており、側壁及び底部を有する。フィーチャの側壁及び基板表面は、第１の材料で構成され、底部は、第１の材料とは異なる第２の材料で構成される。フィーチャの範囲内のタングステン膜の範囲内にボイドが存在し、かつ基板表面に形成されたタングステンの表皮が存在するように、タングステン膜が基板に形成される。基板は、タングステン膜の頂面が基板表面と実質的に同一平面上にあるように基板表面からタングステンの表皮を除去するために、平坦化される。タングステン膜が酸化されて、シームが無い状態でフィーチャから延在する酸化タングステンの柱状部が形成される。酸化タングステンの柱状部が還元されて、少なくとも１つのフィーチャの範囲内に、実質的にシームのないタングステンの間隙充填が形成される。
本開示の他の実施形態は、第１の材料の第１の基板表面及び第２の材料の第２の基板表面を基板に設けることを含む基板の処理方法に関する。第１の材料は誘電材料で構成され、第２の材料は導電性材料で構成される。基板は、側壁及び底部による少なくとも１つの特徴を有する。側壁は第１の基板表面により形成され、底部は第２の基板表面により形成される。タングステン膜が、原子層堆積により基板に形成される。タングステン膜は、フィーチャの範囲内に形成された閉じたシームと、フィーチャより外側の第１の基板表面に形成された表皮とを有する。シームの上端は、フィーチャの側壁より上方に存在する。基板表面は、タングステン膜の頂面がフィーチャより外側の第１の基板表面とほぼ同一平面となるように第１の基板表面から表皮を除去するために平坦化されて、シームの上端が除去される。タングステン膜が、熱酸化プロセス又はプラズマ酸化プロセスにより酸化されて、シームが無い状態でフィーチャから延在する酸化タングステン柱状部が形成される。熱還元プロセス又はプラズマ還元プロセスにより、酸化タングステン柱状部が還元されて、タングステンとなる。タングステンは、フィーチャの範囲内に、実質的にシームのないタングステンの間隙充填を形成し、タングステンの間隙充填の頂面が、フィーチャより外側の第１の基板表面から下方の約１０Åのところに存在する。追加的なタングステンが、タングステンの間隙充填にシリコン膜を堆積させシリコン膜をハロゲン化タングステンに晒してシリコン膜をタングステンに変換することにより、タングステンの間隙充填に堆積させられて、タングステンの間隙充填の頂面が上昇し、フィーチャより外側の第１の基板表面と実質的に同一平面となる。
本開示の上述の特徴を詳細に理解できるように、上記で簡単に要約されている本開示のより詳細な説明が、実施形態を参照することによって得られ、それらの実施形態の一部は添付図面に示されている。しかし、本開示は他の等しく有効な実施形態も許容しうることから、添付の図面は本開示の典型的な実施形態のみを示しており、従って、本開示の範囲を限定すると見なすべきではないことに、留意されたい。
本開示の１つ以上の実施形態に係る間隙充填プロセスの概略的な断面図を示す。
本開示の幾つかの例示的な実施形態を説明する前に、本開示が、以下の明細書の記載において記載される構成又は処理ステップの詳細に限定されないと了解されたい。本開示は、他の実施形態も可能であり、様々なやり方で実践又は実行することが可能である。
本明細書及び添付の特許請求の範囲では、「基板」及び「ウエハ」という用語は共に、処理が行われる表面又は表面の部分を指すために、交換可能に使用される。これも当業者には当然のことであるが、基板に対して言及がなされるとき、文脈上他のことが明示されない限り、基板の一部のみを指すこともあり得る。追加的に、基板上への堆積に対して言及がなされるとき、それは、ベア基板と、１つ以上の膜又はフィーチャがそれに堆積又は形成される基板と、の両方を意味することもあり得る。
本明細書では、「基板（ｓｕｂｓｔｒａｔｅ）」は、製造プロセスの間に表面上に膜処理が実施される任意の基板、又は基板上に形成された任意の材料面のことである。例えば、表面上に処理が実施されうる基板面は、用途に応じて、ケイ素、酸化ケイ素、ストレインドシリコン、絶縁体上シリコン（ｓｉｌｉｃｏｎ ｏｎ ｉｎｓｕｌａｔｏｒ：ＳＯＩ）、炭素がドープされた酸化ケイ素、窒化ケイ素、ドープされたケイ素、ゲルマニウム、ヒ化ガリウム、ガラス、サファイアなどの材料と、金属、金属窒化物、金属合金、及びその他の導電性材料といった他の任意の材料と、を含む。基板は半導体ウエハを含むが、これに限定されない。基板表面を研磨し、エッチングし、還元し、酸化させ、ヒドロキシル化し（又は、化学的機能に影響を与えるためにターゲットの化学的部分を生成又はグラフトし）、アニールし及び／又はベイクするために、基板は前処理プロセスに晒されうる。基板自体の表面上で直接膜処理することに加えて、本開示では、開示された任意の膜処理ステップが、以下でより詳細に開示される基板上に形成された下層上で実施されてよい。「基板表面」という用語は、文脈が示すように、こうした下層を含むことが意図されている。従って、例えば基板表面上に膜／層又は部分膜／部分層が堆積している場合には、新たに堆積した膜／層の露出面が、基板表面となる。所与の基板表面が含むものは、どんな膜に堆積されるか、及び、使用される特定の化学的性質に依存する。
図１は、２つのフィーチャ１１０（例えばトレンチ）を有する基板１０５の断面図を示している。図１は、例示目的で２つのフィーチャを有する基板を示しているが、当業者は、２つより少なく又は２つより多いフィーチャが存在しうることが分かるであろう。フィーチャ１１０の形状は、トレンチ及び円筒形のビアを含む任意の適切な形状でありうるが、これに限定されない。特定の実施形態では、フィーチャ１１０はトレンチである。この関連で使用する場合、「フィーチャ」という用語は、あらゆる意図的な表面の不規則性を意味する。フィーチャの適切な例には、トレンチであって、上端、２つの側壁、及び底部を有するトレンチと、上端、及び表面から上向きに延在する２つの側壁を有するピーク部（又はフィン）と、表面から下向きに延在し空いた底部を有する側壁を有するビアと、が含まれるが、これらには限定されない。フィーチャは、任意の適切なアスペクト比（フィーチャの幅に対するフィーチャの深さの比率）を有しうる。幾つかの実施形態では、アスペクト比は、約５：１、１０：１、１５：１、２０：１、２５：１、３０：１、３５：１、又は４０：１以上である。
基板１０５は、２つの基板表面を形成する２つの材料で構成され、即ち、第１の材料１２０が第１の基板表面１２５を形成し、第２の材料１３０が第２の基板表面１３５を形成する。フィーチャ１１０は、フィーチャ１１０より外側の第１の基板表面１２７から、第２の基板表面１３５まで深さＤにより延在している。フィーチャ１１０は、第１の側壁１１１及び第２の側壁１１２を有し、第１の側壁１１１及び第２の側壁１１２によって、フィーチャ１１０の幅Ｗが画定される。第１の側壁１１１及び第２の側壁１１２は、第１の材料１２０で構成される。側壁及び底部によって形成される空いた領域は、間隙とも呼ばれる。この間隙を充填する材料が、間隙充填又は間隙充填材料と呼ばれる。
幾つかの実施形態において、第１の材料１２０と第２の材料１３０とは同一である。幾つかの実施形態において、第１の材料１２０と第２の材料１３０とは異なっている。幾つかの実施形態において、第１の材料１２０は誘電材料を含み、第２の材料１３０は導電性材料を含み、又は、その逆も然りである。
誘電材料の例には、二酸化ケイ素、酸化ケイ素、炭素がドープされた酸化物（ＣＤＯ：ｃａｒｂｏｎ ｄｏｐｅｄ ｏｘｉｄｅ）、即ち例えば炭素がドープされた二酸化ケイ素、多孔質二酸化ケイ素、窒化ケイ素、又はこれらの任意の組み合わせが含まれるが、これに限定されない。誘電材料の追加的な例には、窒化物、酸化物、或る一定の高分子化合物、りんけい酸ガラス、フルオロケイ酸塩（ＳｉＯＦ）ガラス、有機ケイ酸得塩ガラス（ＳｉＯＣＨ）、ポリイミド、エポキシ、感光性材料（例えば、ベンゾシクロブテン（ＢＣＢ）、ＷＰＲシリーズの材料）、又は、スピンオンガラスが含まれるが、これに限定されない。
導電性材料の例には、金属、金属酸化物、金属窒化物、金属炭化物、及びこれらの組み合わせが含まれるが、これに限定されない。幾つかの実施形態において、第１の材料１２０は酸化ケイ素を含み、第２の材料１３０は、コバルト又は銅を含む。
図１を参照すると、本開示の１つ以上の実施形態は、基板のフィーチャにおいて、シームのないタングステンの間隙充填を提供する基板処理の方法１００に関する。タングステン膜２１０が基板に形成される。間隙の範囲内には、部分的な膜が、側壁及び底部に沿って形成されるが、シーム２２０が含まれている。幾つかの実施形態において、シームは膜堆積の副生成物である。例えば、アスペクト比がより高いフィーチャでは、堆積中にシームが形成される可能性がより高い。というのは、堆積された膜の中にボイドが含まれるように、フィーチャの上端で膜が切り離されて閉じられる傾向があるからである。シーム２２０は、フィーチャ１１０の壁１１１、１１２の間に形成されるあらゆる間隙、空間又はボイドでありうる。
幾つかの実施形態において、図１と同様に、タングステン膜２１０は、シーム２２０がタングステン膜により覆われ又は「閉じられる」ように堆積される。これらの実施形態では、シーム２２０は上端２２５を有する。幾つかの実施形態において、シーム２２０の上端２２５が、フィーチャ１１０より外側の第１の材料の表面１２７より上方に延在しうる。
幾つかの実施形態において、タングステン膜は堆積されず、従って、シーム２２０はタングステン膜により覆われない。この種の実施形態では、シーム２２０は、タングステン膜の上端で開いた状態にある。
タングステン膜２１０は、化学気相堆積、プラズマ強化化学気相堆積、原子層堆積、プラズマ強化原子層堆積、及び／又は物理的気相堆積を含む任意の適切なプロセスにより形成されうるが、これらに限定されない。幾つかの実施形態において、タングステン膜２１０は原子層堆積により形成される。
間隙が充填された後で、表皮（すなわち、間隙より外側の基板の頂面に堆積されたタングステン）が、化学機械平坦化（ＣＭＰ：ｃｈｅｍｉｃａｌ−ｍｅｃｈａｎｉｃａｌ ｐｌａｎａｒｉｚａｔｉｏｎ）プロセスによって除去される。幾つかの実施形態において、ＣＭＰプロセスは、タングステン膜２１０の頂面がフィーチャ１１０より外側の第１の基板表面１２７とほぼ同一平面上となるように実施される。これらの実施形態においては、シーム２２０の上端２２５が、フィーチャ１１０より外側の第１の基板表面１２７より上方に存在する場合には、シームの上端が平坦化の間に除去される。幾つかの実施形態において、タングステン膜２１０の頂面は、フィーチャ１１０より外側の第１の基板表面１２７と実質的に同一平面上にある。上記のような使用では、「実質的に同一平面」という用語は、第１の表面により形成される平面と、タングステン膜により形成される平面と、が±５Å、４Å、３Å、又は２Åの範囲内に存在することを意味している。
平坦化の後で、タングステン膜２１０が酸化されて、酸化タングステン柱状部４１０が形成される。酸化タングステン柱状部は、熱酸化プロセス又はプラズマ酸化プロセスを通じて形成される。フィーチャ内のタングステン膜の範囲内のどのようなシームであるかに関わらず、酸化タングステン柱状部４１０は、シームを有さない。酸化中には、フィーチャの上端で間隙の形状が忠実に保たれるため、酸化タングステン柱状部４１０はフィーチャ１１０からまっすぐ上に成長する。上記のような使用では、「まっすぐ上に」とは、酸化タングステン柱状部４１０の側面が、フィーチャ１１０の側壁１１１、１１２と実質的に同一平面に存在することを意味している。表面は、側壁１１１と同一平面にあり、側壁１１４と表面との接合点で形成される角度は、±１０°である。
熱酸化プロセスは、プラズマを利用せずに、特定の反応物質及び熱の利用を通じて促進される酸化プロセスである。熱酸化の反応物質の例には、Ｏ２、Ｏ３、Ｎ２Ｏ、Ｈ２Ｏ、Ｈ２Ｏ２、ＣＯ、ＣＯ２、及びこれらの組み合わせが含まれるが、これらに限定されない。
プラズマ酸化プロセスは、特定の化学物質のラジカルの形成を通じて促進される酸化プロセスである。プラズマ酸化の化学物質の例には、Ｏ２、Ｏ３、Ｈ２Ｏ、Ｈ２Ｏ２のプラズマ、及び、これらの組み合わせが含まれるが、これらには限定されない。プラズマ酸化プロセスは、直接プラズマ又は遠隔プラズマでありうる。プラズマ酸化プロセスは、導電結合プラズマ（ＣＣＰ：ｃｏｎｄｕｃｔｉｖｅｌｙ ｃｏｕｐｌｅｄ ｐｌａｓｍａ）又は誘導結合プラズマ（ＩＣＰ：ｉｎｄｕｃｔｉｖｅｌｙ ｃｏｕｐｌｅｄ ｐｌａｓｍａ）でありうる。幾つかの実施形態において、酸化プロセスがラジカルにより強化されており、ここでは、酸化気体が熱線を通過して当該気体中にラジカルが生成し、その際に当該気体がイオン化されることはない。
酸化後に、酸化タングステン柱状部４１０が還元されて、タングステンの間隙充填５１０が形成される。タングステンの間隙充填には実質的にシームがない。タングステンの間隙充填５１０は、頂面５１５を有しており、この頂面５１５は、フィーチャ１２７より外側の第１の基板表面より高くてよく、当該第１の基板表面より低くてよく、又は当該第１の基板表面とほぼ同一平面上に存在してよい。酸化タングステン柱状部は、熱還元プロセス又はプラズマ還元プロセスを通じて還元される。
熱還元プロセスは、プラズマを利用せずに、特定の化学物質及び熱の利用を通じて促進される還元プロセスである。熱還元の化学物質の例には、水素、アルコール、カルボン酸、アルデヒト、シラン、ボラン、アンモニア、ヒドラジン、ヒドラジン誘導体、及び、これらの組み合わせが含まれるが、これらには限定されない。
プラズマ還元プロセスは、特定の化学物質のラジカル及び／又はイオンの形成を通じて促進される還元プロセスである。プラズマ還元の化学物質の例には、水素、アンモニア、ヒドラジン、ヒドラジンの誘導体のプラズマ、及びこれらの組み合わせが含まれるが、これらには限定されない。
幾つかの実施形態において、酸化タングステン柱状部が還元された後で、タングステンの間隙充填５１０の頂面５１５は、±１０Åの範囲内で、フィーチャ１２７より外側の第１の基板表面１２５と同一平面上に存在する。換言すれば、タングステンの間隙充填５１０の深さは、フィーチャの深さＤの±１０Åの範囲内に存在する。幾つかの実施形態において、タングステンの間隙充填５１０の頂面５１５は、フィーチャより外側の第１の基板表面１２５より下方にあり又は当該第１の基板１２５より低い。換言すれば、タングステンの間隙充填５１０の深さは、フィーチャの深さＤよりも浅い。幾つかの実施形態において、酸化タングステン柱状部が還元された後で、タングステンの間隙充填５１０の頂面５１５は、フィーチャ１２７より外側の第１の基板表面１２５の同一平面から±５Åの範囲内に存在する。
図１には描かれていないが、タングステンの間隙充填５１０の頂面５１５がフィーチャ１２７より外側の第１の基板表面１２５より下方に存在する実施形態において、基板処理は、タングステンの間隙充填５１０に、追加的なタングステンを選択的に堆積させることをさらに含みうる。追加的なタングステンの堆積によって、タングステンの間隙充填５１０の頂面５１５を上昇させ、フィーチャ１２７より外側の第１の基板表面１２５と実質的に同一平面とすることが可能となる。幾つかの実施形態において、追加的なタングステンの上記堆積には、タングステンの間隙充填５１０にシリコン膜を堆積させることと、シリコン膜をハロゲン化タングステンに晒してシリコン膜をタングステンに変換することを含む。
この明細書全体を通じての、「一実施形態（ｏｎｅ ｅｍｂｏｄｉｍｅｎｔ）」、「或る特定の実施形態（ｃｅｒｔａｉｎ ｅｍｂｏｄｉｍｅｎｔｓ）」、「１つ以上実施形態（ｏｎｅ ｏｒ ｍｏｒｅ ｅｍｂｏｄｉｍｅｎｔｓ）」、又は、「実施形態（ａｎ ｅｍｂｏｄｉｍｅｎｔ）」に対する言及は、実施形態に関連して説明されている特定の特徴、構造、材料、又は特徴が、本開示の少なくとも１つの実施形態に含まれることを意味する。ゆえに、本明細書全体の様々な箇所での「１つ以上の実施形態で」、「或る特定の実施形態で」、「一実施形態で」、又は「実施形態において」などの表現の表出は、必ずしも、本開示の同一の実施形態に言及するものではない。更に、特定の特徴、構造、材料、又は特徴は、１つ以上の実施形態において、任意の最適なやり方で組み合わされうる。
本明細書の開示は具体的な実施形態を参照して説明されているが、これらの実施形態が本開示の原理及び用途の単なる例示であることは理解されたい。本開示の思想及び範囲から逸脱することなく、本開示の方法及び装置に対して様々な改良及び変更を行いうることが、当業者には明らであろう。ゆえに、本開示は、添付の特許請求の範囲及びその均等物に含まれる改良例及び変形例を含むことが意図されている。

Claims (15)

  1. 基板の処理方法であって、
    第１の材料の第１の基板表面及び第２の材料の第２の基板表面を基板に設けることであって、前記基板は、側壁及び底部による少なくとも１つのフィーチャを有し、前記側壁は前記第１の基板表面により形成され、前記底部は前記第２の基板表面により形成される、第１の材料の第１の基板表面及び第２の材料の第２の基板表面を基板に設けることと、
    前記基板にタングステン膜を形成することであって、前記タングステン膜は、前記フィーチャの範囲内に形成されたシームと、前記フィーチャより外側の前記第１の基板表面に形成された表皮とを有する、タングステン膜を形成することと、
    前記タングステン膜の頂面が前記フィーチャより外側の前記第１の基板表面とほぼ同一平面上となるように前記第１の基板表面から前記表皮を除去するために、前記基板表面を平坦化することと、
    前記タングステン膜を酸化させて、シームが無い状態で前記少なくとも１つの基板フィーチャから延在する酸化タングステン柱状部を形成することと、
    前記酸化タングステン柱状部をタングステンに還元することであって、前記タングステンは、前記少なくとも１つのフィーチャの範囲内に、実質的にシームのないタングステンの間隙充填を形成する、タングステンに還元すること
    を含む、方法。
  2. 基板の処理方法であって、
    基板表面に形成される少なくとも１つのフィーチャを基板に備えることであって、前記フィーチャは、前記基板表面から或る一定の長さで延在し、かつ側壁及び底部を有し、前記フィーチャの前記側壁及び前記基板表面は第１の材料を含み、前記底部は前記第１の材料とは異なる第２の材料を含む、基板表面に形成される少なくとも１つのフィーチャを基板に備えることと、
    前記少なくとも１つのフィーチャの範囲内の前記タングステン膜の範囲内のボイドと、前記基板表面に形成されたタングステンの表皮と、が存在するように、前記基板にタングステン膜を形成することと、
    前記タングステン膜の頂面が前記基板表面と実質的に同一平面上にあるように前記基板表面から前記タングステンの表皮を除去するために、前記基板を平坦化することと、
    前記タングステン膜を酸化させて、シームが無い状態で前記少なくとも１つのフィーチャから延在する酸化タングステンの柱状部を形成することと、
    前記酸化タングステンの柱状部を還元して、前記少なくとも１つのフィーチャの範囲内に、実質的にシームのないタングステンの間隙充填を形成すること
    を含む、方法。
  3. 前記第１の材料及び前記第２の材料のうちの一方は誘電材料を含み、前記第１の材料及び前記第２の材料のうちの他方は導電性材料を含む、請求項１又は２に記載の方法。
  4. 前記タングステン膜の前記形成は、原子層堆積プロセス又は化学蒸着プロセスの１つ以上により実施される、請求項１又は２に記載の方法。
  5. 前記少なくとも１つの基板のフィーチャの範囲内に形成された前記シームは閉じている、請求項１又は２に記載の方法。
  6. 前記少なくとも１つの基板のフィーチャの範囲内に形成された前記シームの上端が、当該シームの前記上端が平坦化の後に除去されるように、前記側壁より上方に存在する、請求項１又は２に記載の方法。
  7. 前記タングステン膜は、熱酸化を通じて酸化される、請求項１又は２に記載の方法。
  8. 前記タングステン膜は、プラズマ酸化を通じて酸化される、請求項１又は２に記載の方法。
  9. 前記酸化タングステン柱状部を還元することは、熱還元プロセスを含む、請求項１又は２に記載の方法。
  10. 前記酸化タングステン柱状部を還元することは、プラズマ還元プロセスを含む、請求項１又は２に記載の方法。
  11. 前記酸化タングステン柱状部が還元された後で、前記タングステンの間隙充填の頂面は、±１０Åの範囲内で、前記フィーチャより外側の前記第１の基板表面と同一平面上に存在する、請求項１又は２に記載の方法。
  12. 前記酸化タングステン柱状部が還元された後で、前記タングステンの間隙充填の頂面が、前記フィーチャより外側の前記第１の基板平面より下方に存在する、請求項１又は２に記載の方法。
  13. 前記フィーチャより外側の前記第１の基板表面と実質的に同一平面となるように前記タングステンの間隙充填の前記頂面を上昇させるために、前記タングステンの間隙充填に追加的なタングステンを選択的に堆積させることさらに含む、請求項１２に記載の方法。
  14. 追加的なタングステンを選択的に堆積させることは、前記タングステンの間隙充填にシリコン膜を堆積させること、及び、前記シリコン膜をハロゲン化タングステンに晒して前記シリコン膜をタングステンに変換することを含む、請求項１３に記載の方法。
  15. 基板の処理方法であって、
    第１の材料の第１の基板表面及び第２の材料の第２の基板表面を基板に設けることであって、前記第１の材料は誘電材料を含み、前記第２の材料は導電性材料を含み、前記基板は側壁及び底部による少なくとも１つのフィーチャを有し、前記側壁は前記第１の基板表面により形成され、前記底部は前記第２の基板表面により形成される、第１の材料の第１の基板表面及び第２の材料の第２の基板表面を基板に設けることと、
    原子層堆積により前記基板にタングステン膜を形成することであって、前記タングステン膜は、前記フィーチャの範囲内に形成された閉じたシームと、前記フィーチャより外側の前記第１の基板表面に形成された表皮とを有し、前記シームの上端が前記側壁より上方に存在する、タングステン膜を形成することと、
    前記タングステン膜の頂面が前記フィーチャより外側の前記第１の基板表面とほぼ同一平面上となるように前記第１の基板表面から前記表皮を除去するために、前記基板表面を平坦化することであって、前記シームの前記上端が除去される、前記基板表面を平坦化することと、
    熱酸化プロセス又はプラズマ酸化プロセスにより、前記タングステン膜を酸化させて、シームが無い状態で前記フィーチャから延在する酸化タングステン柱状部を形成することと、
    熱還元プロセス又はプラズマ還元プロセスにより、前記酸化タングステン柱状部をタングステンに還元することであって、前記タングステンが、前記フィーチャの範囲内に、実質的にシームのないタングステンの間隙充填を形成し、前記タングステンの間隙充填の頂面が、前記フィーチャより外側の前記第１の基板表面より下方の約１０Å以下のところに存在する、前記酸化タングステン柱状部をタングステンに還元することと、
    前記フィーチャより外側の前記第１の基板表面と実質的に同一平面上にあるように前記タングステンの間隙充填の前記頂面を上昇させるために、追加的なタングステンを前記タングステンの間隙充填に堆積させることであって、前記タングステンの間隙充填にシリコン膜を堆積させ、前記シリコン膜をハロゲン化タングステンに晒して、前記シリコン膜をタングステンに変換させることにより、追加的なタングステンを前記タングステンの間隙充填に堆積させること
    を含む、方法。
JP2020518598A 2017-06-12 2018-06-12 タングステン酸化還元による、シームのないタングステン充填 Active JP7308819B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201762518534P 2017-06-12 2017-06-12
US62/518,534 2017-06-12
PCT/US2018/037088 WO2018231816A1 (en) 2017-06-12 2018-06-12 Seamless tungsten fill by tungsten oxidation-reduction

Publications (2)

Publication Number Publication Date
JP2020523801A true JP2020523801A (ja) 2020-08-06
JP7308819B2 JP7308819B2 (ja) 2023-07-14

Family

ID=64562219

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020518598A Active JP7308819B2 (ja) 2017-06-12 2018-06-12 タングステン酸化還元による、シームのないタングステン充填

Country Status (6)

Country Link
US (1) US10559497B2 (ja)
JP (1) JP7308819B2 (ja)
KR (1) KR102306666B1 (ja)
CN (1) CN110945642B (ja)
TW (1) TWI719316B (ja)
WO (1) WO2018231816A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11101128B1 (en) * 2020-03-12 2021-08-24 Applied Materials, Inc. Methods for gapfill in substrates
US11437271B2 (en) * 2020-05-05 2022-09-06 Applied Materials, Inc. Seamless gap fill
US11380536B2 (en) 2020-05-05 2022-07-05 Applied Materials, Inc. Multi-step pre-clean for selective metal gap fill

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003507888A (ja) * 1999-08-18 2003-02-25 ステアーグ アール ティ ピー システムズ インコーポレイテッド 半導体ウェーハ上に銅の特徴を生じさせる方法
JP2005076039A (ja) * 2003-08-29 2005-03-24 Canon Inc ナノ構造体、その製造方法、細線構造体および光触媒
US20100203725A1 (en) * 2009-02-12 2010-08-12 Suk-Hun Choi Methods of fabricating semiconductor devices and semiconductor devices including a contact plug processed by rapid thermal annealing
JP2015512568A (ja) * 2012-03-27 2015-04-27 ノベラス・システムズ・インコーポレーテッドＮｏｖｅｌｌｕｓ Ｓｙｓｔｅｍｓ Ｉｎｃｏｒｐｏｒａｔｅｄ タングステンによるフィーチャ充填

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4882203A (en) * 1988-11-04 1989-11-21 Cvd Systems & Services Heating element
JP2005101141A (ja) * 2003-09-24 2005-04-14 Renesas Technology Corp 半導体集積回路装置およびその製造方法
US20060246217A1 (en) * 2005-03-18 2006-11-02 Weidman Timothy W Electroless deposition process on a silicide contact
US7879683B2 (en) 2007-10-09 2011-02-01 Applied Materials, Inc. Methods and apparatus of creating airgap in dielectric layers for the reduction of RC delay
US8575753B2 (en) 2009-05-27 2013-11-05 Samsung Electronics Co., Ltd. Semiconductor device having a conductive structure including oxide and non oxide portions
KR20110108546A (ko) * 2010-03-29 2011-10-06 주식회사 하이닉스반도체 다마신 공정을 이용한 반도체장치 제조 방법
TWI408183B (zh) * 2010-12-07 2013-09-11 Ind Tech Res Inst 隔熱材料及其製造方法
KR101172272B1 (ko) 2010-12-30 2012-08-09 에스케이하이닉스 주식회사 매립비트라인을 구비한 반도체장치 제조 방법
US9312168B2 (en) 2013-12-16 2016-04-12 Applied Materials, Inc. Air gap structure integration using a processing system

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003507888A (ja) * 1999-08-18 2003-02-25 ステアーグ アール ティ ピー システムズ インコーポレイテッド 半導体ウェーハ上に銅の特徴を生じさせる方法
JP2005076039A (ja) * 2003-08-29 2005-03-24 Canon Inc ナノ構造体、その製造方法、細線構造体および光触媒
US20100203725A1 (en) * 2009-02-12 2010-08-12 Suk-Hun Choi Methods of fabricating semiconductor devices and semiconductor devices including a contact plug processed by rapid thermal annealing
JP2015512568A (ja) * 2012-03-27 2015-04-27 ノベラス・システムズ・インコーポレーテッドＮｏｖｅｌｌｕｓ Ｓｙｓｔｅｍｓ Ｉｎｃｏｒｐｏｒａｔｅｄ タングステンによるフィーチャ充填

Also Published As

Publication number Publication date
KR20200006192A (ko) 2020-01-17
US20180358264A1 (en) 2018-12-13
JP7308819B2 (ja) 2023-07-14
TW201903969A (zh) 2019-01-16
TWI719316B (zh) 2021-02-21
US10559497B2 (en) 2020-02-11
CN110945642B (zh) 2023-10-03
KR102306666B1 (ko) 2021-09-28
CN110945642A (zh) 2020-03-31
WO2018231816A1 (en) 2018-12-20

Similar Documents

Publication Publication Date Title
US9935002B2 (en) Conformal low temperature hermetic dielectric diffusion barriers
US9607883B2 (en) Trench formation using rounded hard mask
US9159610B2 (en) Hybrid manganese and manganese nitride barriers for back-end-of-line metallization and methods for fabricating the same
TW201917775A (zh) 用於利用放大的epe窗口切割圖案流程的遮罩方案
JP2007081113A (ja) 半導体装置の製造方法
US10269634B2 (en) Semiconductor device having voids and method of forming same
US11315943B2 (en) Bottom-up approach to high aspect ratio hole formation in 3D memory structures
US20180350906A1 (en) Seamless Gap Fill
US20110147882A1 (en) Semiconductor device and method for fabricating the same
US20160111329A1 (en) Interconnect structure and fabrication method thereof
JP7308819B2 (ja) タングステン酸化還元による、シームのないタングステン充填
US10128188B2 (en) High aspect ratio contact metallization without seams
TWI534892B (zh) 半導體積體電路及其製造方法
US9484297B2 (en) Semiconductor device having non-magnetic single core inductor and method of producing the same
CN107680932A (zh) 互连结构及其制造方法
CN106856189B (zh) 浅沟槽隔离结构及其形成方法
US20170194264A1 (en) Semiconductor device with graphene encapsulated metal and method therefor
KR20200072423A (ko) 자체 정렬 다중 패턴화에서 스페이서 프로파일을 재성형하기 위한 방법
JP2024503439A (ja) Ｃｄに依存する間隙充填及びコンフォーマル膜
JP2005183778A (ja) 半導体装置の製造方法
JP2005005697A (ja) 半導体装置の製造方法
CN107919319B (zh) 内连线结构的制造方法
KR20090078109A (ko) 반도체 소자의 제조 방법
JP2015133382A (ja) 半導体装置の製造方法
KR100597090B1 (ko) 반도체 소자의 게이트 전극 형성방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210607

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220616

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220621

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220921

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221213

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230313

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230606

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230704

R150 Certificate of patent or registration of utility model

Ref document number: 7308819

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150