TWI730142B - 內連線結構的製造方法 - Google Patents
內連線結構的製造方法 Download PDFInfo
- Publication number
- TWI730142B TWI730142B TW106122822A TW106122822A TWI730142B TW I730142 B TWI730142 B TW I730142B TW 106122822 A TW106122822 A TW 106122822A TW 106122822 A TW106122822 A TW 106122822A TW I730142 B TWI730142 B TW I730142B
- Authority
- TW
- Taiwan
- Prior art keywords
- dielectric layer
- opening
- layer
- forming
- gas
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 87
- 238000005530 etching Methods 0.000 claims abstract description 40
- 239000007789 gas Substances 0.000 claims description 49
- 238000004519 manufacturing process Methods 0.000 claims description 24
- 239000000758 substrate Substances 0.000 claims description 24
- 229910052751 metal Inorganic materials 0.000 claims description 14
- 239000002184 metal Substances 0.000 claims description 14
- 239000011261 inert gas Substances 0.000 claims description 9
- 125000006850 spacer group Chemical group 0.000 claims description 7
- 239000010410 layer Substances 0.000 description 237
- 230000008569 process Effects 0.000 description 46
- 239000000463 material Substances 0.000 description 40
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 24
- 239000011159 matrix material Substances 0.000 description 18
- 239000003361 porogen Substances 0.000 description 15
- 239000011229 interlayer Substances 0.000 description 14
- 239000003989 dielectric material Substances 0.000 description 13
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 13
- 239000002243 precursor Substances 0.000 description 13
- 229910052786 argon Inorganic materials 0.000 description 12
- 238000005229 chemical vapour deposition Methods 0.000 description 12
- 239000004065 semiconductor Substances 0.000 description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 230000004888 barrier function Effects 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- 238000000059 patterning Methods 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 238000000151 deposition Methods 0.000 description 6
- 230000009969 flowable effect Effects 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 5
- -1 PSG) Substances 0.000 description 5
- 238000005240 physical vapour deposition Methods 0.000 description 5
- 239000011148 porous material Substances 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 238000000231 atomic layer deposition Methods 0.000 description 4
- 150000001875 compounds Chemical class 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 239000010408 film Substances 0.000 description 4
- 239000007769 metal material Substances 0.000 description 4
- 239000005360 phosphosilicate glass Substances 0.000 description 4
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 4
- YHQGMYUVUMAZJR-UHFFFAOYSA-N α-terpinene Chemical compound CC(C)C1=CC=C(C)CC1 YHQGMYUVUMAZJR-UHFFFAOYSA-N 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 238000000137 annealing Methods 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- PKTOVQRKCNPVKY-UHFFFAOYSA-N dimethoxy(methyl)silicon Chemical compound CO[Si](C)OC PKTOVQRKCNPVKY-UHFFFAOYSA-N 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- QYSGYZVSCZSLHT-UHFFFAOYSA-N octafluoropropane Chemical compound FC(F)(F)C(F)(F)C(F)(F)F QYSGYZVSCZSLHT-UHFFFAOYSA-N 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 229960004065 perflutren Drugs 0.000 description 3
- 229910010271 silicon carbide Inorganic materials 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 3
- WZJUBBHODHNQPW-UHFFFAOYSA-N 2,4,6,8-tetramethyl-1,3,5,7,2$l^{3},4$l^{3},6$l^{3},8$l^{3}-tetraoxatetrasilocane Chemical compound C[Si]1O[Si](C)O[Si](C)O[Si](C)O1 WZJUBBHODHNQPW-UHFFFAOYSA-N 0.000 description 2
- WSTYNZDAOAEEKG-UHFFFAOYSA-N Mayol Natural products CC1=C(O)C(=O)C=C2C(CCC3(C4CC(C(CC4(CCC33C)C)=O)C)C)(C)C3=CC=C21 WSTYNZDAOAEEKG-UHFFFAOYSA-N 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- XPUQEZWLOGNWLH-UHFFFAOYSA-N [Si].C(C)O[Si](CC[Si](OCC)(OCC)OCC)(OCC)OCC Chemical compound [Si].C(C)O[Si](CC[Si](OCC)(OCC)OCC)(OCC)OCC XPUQEZWLOGNWLH-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000006117 anti-reflective coating Substances 0.000 description 2
- 239000005388 borosilicate glass Substances 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- JJQZDUKDJDQPMQ-UHFFFAOYSA-N dimethoxy(dimethyl)silane Chemical compound CO[Si](C)(C)OC JJQZDUKDJDQPMQ-UHFFFAOYSA-N 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000011049 filling Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- POPACFLNWGUDSR-UHFFFAOYSA-N methoxy(trimethyl)silane Chemical compound CO[Si](C)(C)C POPACFLNWGUDSR-UHFFFAOYSA-N 0.000 description 2
- BFXIKLCIZHOAAZ-UHFFFAOYSA-N methyltrimethoxysilane Chemical compound CO[Si](C)(OC)OC BFXIKLCIZHOAAZ-UHFFFAOYSA-N 0.000 description 2
- HMMGMWAXVFQUOA-UHFFFAOYSA-N octamethylcyclotetrasiloxane Chemical compound C[Si]1(C)O[Si](C)(C)O[Si](C)(C)O[Si](C)(C)O1 HMMGMWAXVFQUOA-UHFFFAOYSA-N 0.000 description 2
- 150000004756 silanes Chemical class 0.000 description 2
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 2
- CZDYPVPMEAXLPK-UHFFFAOYSA-N tetramethylsilane Chemical compound C[Si](C)(C)C CZDYPVPMEAXLPK-UHFFFAOYSA-N 0.000 description 2
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 2
- 101710141544 Allatotropin-related peptide Proteins 0.000 description 1
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 1
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 229910005540 GaP Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- 229910005898 GeSn Inorganic materials 0.000 description 1
- 229910000673 Indium arsenide Inorganic materials 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 150000001343 alkyl silanes Chemical class 0.000 description 1
- 230000003466 anti-cipated effect Effects 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 238000010560 atom transfer radical polymerization reaction Methods 0.000 description 1
- 229910052788 barium Inorganic materials 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- WJTCGQSWYFHTAC-UHFFFAOYSA-N cyclooctane Chemical compound C1CCCCCCC1 WJTCGQSWYFHTAC-UHFFFAOYSA-N 0.000 description 1
- 239000004914 cyclooctane Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- GAURFLBIDLSLQU-UHFFFAOYSA-N diethoxy(methyl)silicon Chemical compound CCO[Si](C)OCC GAURFLBIDLSLQU-UHFFFAOYSA-N 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 description 1
- HZXMRANICFIONG-UHFFFAOYSA-N gallium phosphide Chemical compound [Ga]#P HZXMRANICFIONG-UHFFFAOYSA-N 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- WPYVAWXEWQSOGY-UHFFFAOYSA-N indium antimonide Chemical compound [Sb]#[In] WPYVAWXEWQSOGY-UHFFFAOYSA-N 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 229910052743 krypton Inorganic materials 0.000 description 1
- DNNSSWSSYDEUBZ-UHFFFAOYSA-N krypton atom Chemical compound [Kr] DNNSSWSSYDEUBZ-UHFFFAOYSA-N 0.000 description 1
- 229910052746 lanthanum Inorganic materials 0.000 description 1
- 229910052745 lead Inorganic materials 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910052914 metal silicate Inorganic materials 0.000 description 1
- UIUXUFNYAYAMOE-UHFFFAOYSA-N methylsilane Chemical compound [SiH3]C UIUXUFNYAYAMOE-UHFFFAOYSA-N 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052754 neon Inorganic materials 0.000 description 1
- GKAOGPIIYCISHV-UHFFFAOYSA-N neon atom Chemical compound [Ne] GKAOGPIIYCISHV-UHFFFAOYSA-N 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 229910052704 radon Inorganic materials 0.000 description 1
- SYUHGPGVQRZVTB-UHFFFAOYSA-N radon atom Chemical compound [Rn] SYUHGPGVQRZVTB-UHFFFAOYSA-N 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 150000004760 silicates Chemical class 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- CPUDPFPXCZDNGI-UHFFFAOYSA-N triethoxy(methyl)silane Chemical compound CCO[Si](C)(OCC)OCC CPUDPFPXCZDNGI-UHFFFAOYSA-N 0.000 description 1
- PQDJYEQOELDLCP-UHFFFAOYSA-N trimethylsilane Chemical compound C[SiH](C)C PQDJYEQOELDLCP-UHFFFAOYSA-N 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 229910052724 xenon Inorganic materials 0.000 description 1
- FHNFHKCVQCLJFQ-UHFFFAOYSA-N xenon atom Chemical compound [Xe] FHNFHKCVQCLJFQ-UHFFFAOYSA-N 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
- H01L21/76813—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76819—Smoothing of the dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
- H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
- H01L2221/1005—Formation and after-treatment of dielectrics
- H01L2221/1042—Formation and after-treatment of dielectrics the dielectric comprising air gaps
- H01L2221/1047—Formation and after-treatment of dielectrics the dielectric comprising air gaps the air gaps being formed by pores in the dielectric
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Plasma & Fusion (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本發明實施例提供內連線結構的製造方法,包含形成第一介電層,及在第一介電層中形成開口。此方法也包含對鄰近開口的第一介電層施加氣體,在對鄰近開口的第一介電層施加氣體之後,此開口的底面已經平坦化。此方法也包含通過開口蝕刻第一介電層,以暴露出第一介電層底下的第一接觸,以及在開口中形成導線。
Description
本發明實施例是關於半導體製造技術,特別是有關於內連線結構的製造方法。
在目前半導體裝置微型化的過程中,為了減少在訊號傳遞中由於電容效應所產生的電阻電容延遲(resistive-capacitive(RC)delay),希望使用低介電常數(low-k)介電材料作為導電內連線之間的金屬間及/或層間介電層。因此,介電層的介電常數愈低,相鄰導線的寄生電容越低,且積體電路的電阻電容延遲也愈低。
然而,目前考慮或用來作為低介電常數介電材料的材料並不理想。特別是,在基於介電常數值(k-value),尤其是基於低介電常數值選擇材料時,其他特性例如材料的硬度或其強度在半導體製造過程中於使用上可能不理想。因此,在使用低介電常數介電材料的製程上的改良備受期望。
本發明的一些實施例提供內連線結構的製造方法,包含形成第一介電層,在第一介電層中形成開口,通過開口對第一介電層施加氣體,其中在通過開口對第一介電層施加氣體之後,開口的底面已經平坦化,通過開口蝕刻第一介電層,以暴露出在第一介電層底下的第一接觸,以及在開口中形 成導線。
50‧‧‧基底
84‧‧‧磊晶源極/汲極區
86‧‧‧閘極間隙壁
88、100‧‧‧層間介電層
92‧‧‧閘極介電層
98‧‧‧閘極電極
104、108‧‧‧接觸
114‧‧‧蝕刻停止層
116‧‧‧第一介電層
200‧‧‧電晶體結構
202‧‧‧導孔
204‧‧‧第二介電層
205‧‧‧虛擬的圓
206‧‧‧襯墊層
208‧‧‧遮罩層
210‧‧‧開口
210a‧‧‧開口的側壁
210b‧‧‧開口的底面
212‧‧‧襯墊
214‧‧‧處理
216‧‧‧底角
220‧‧‧阻障層
222‧‧‧金屬材料
224‧‧‧導線
T1、T2、T3、T4‧‧‧厚度
L1、L2‧‧‧長度
R‧‧‧曲率半徑
根據以下的詳細說明並配合所附圖式可更加理解本發明實施例的觀點。應注意的是,根據本產業的標準慣例,圖式中的各種部件並未必按照比例繪製。事實上,可能任意的放大或縮小各種部件的尺寸,以做清楚的說明。
第1至4圖繪示根據一些實施例,在電晶體結構的製造過程中各個中間階段的剖面示意圖。
第5、6、7、8A、8B和9至12圖繪示根據一些實施例,在內連線結構的製造過程中各個中間階段的剖面示意圖。
以下的揭露內容提供許多不同的實施例或範例,以實施本發明實施例的不同部件(feature)。以下敘述各個元件及其排列方式的特定範例,以簡化本發明實施例。當然,這些敘述僅作為範例並非用以限定本發明實施例。例如,若是本發明實施例敘述了第一部件形成於第二部件之上或上方,即表示其可能包含上述第一部件與上述第二部件是直接接觸的實施例,亦可能包含了有附加部件形成於上述第一部件與上述第二部件之間,而使上述第一部件與第二部件可能未直接接觸的實施例。另外,本發明實施例中不同範例可能重複使用相同的參考符號及/或標記。這些重複係為了簡化與清晰的目的,並非用以限定所討論的不同實施例及/或結構之間有特定的關係。
此外,與空間相關用詞,例如「在...下方」、「下方」、「較低的」、「上方」、「較高的」及類似的用詞,係 為了便於描述圖式中一個元件或部件與另一個(些)元件或部件之間的關係。除了在圖式中繪示的方位外,這些空間相關用詞意欲包含使用中或操作中的裝置之不同方位。裝置可能被轉向不同方位(旋轉90度或其他方位),並且在此使用的空間相關詞也可依此同樣地解釋。
根據各種實施例提供內連線結構及其製造方法,並且說明形成內連線結構的各個中間階段。在此所討論的一些實施例係以使用單鑲嵌製程形成的內連線結構進行討論。在其他實施例中,可使用雙鑲嵌製程。以下將討論實施例的一些變化,在本發明所屬技術領域中具有通常知識者將輕易了解,在其他實施例的範圍內可實施其他變化。雖然方法實施例係以特定順序討論,但是可以任何合乎邏輯的順序實施其他不同的方法實施例,且其他不同的方法實施例可包含比在此所描述的更少或更多的步驟。
請參照第1圖,其繪示根據一些示範的實施例,電晶體結構200的製造過程中一中間階段的剖面示意圖。電晶體結構200可包含任何適合的種類之電晶體。舉例而言,電晶體結構200可以是平面電晶體、鰭式場效電晶體(Fin Field Effect Transistor,finFET)或環繞式閘極電晶體(gate all around transistor)。
在一些實施例中,電晶體結構200包含基底50。基底50可以是半導體基底,如主體半導體(bulk semiconductor)、絕緣體上的半導體(semiconductor-on-insulator,SOI)基底或其他類似之基底,基底可以是摻雜的(如摻雜P型或N型雜質)或未 摻雜的半導體基底。基底50可以是晶圓,如矽晶圓。一般而言,SOI基底包含一層半導體材料形成在絕緣層上。此絕緣層可以是例如埋藏氧化層(buried oxide(BOX)layer)、氧化矽層,或其他類似的絕緣層。上述絕緣層提供於基底上,通常是在矽或玻璃基底上。也可使用其他基底,如多層結構或梯度漸變(gradient)的基底。在一些實施例中,基底50的半導體材料可包含矽;鍺;化合物半導體,包含碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦及/或銻化銦;合金半導體,包含SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP及/或GaInAsP;或上述半導體材料的組合。
磊晶源極/汲極區84可形成在基底50中。在一些實施例中,在基底50中蝕刻出源極/汲極區以形成凹陷,在凹陷中磊晶成長出磊晶源極/汲極區84。磊晶源極/汲極區84可包含任何可接受的材料,且此材料取決於電晶體結構200為N型或P型。例如,對N型電晶體而言,如果基底50為矽,磊晶源極/汲極區84可包含矽、碳化矽(SiC)、碳磷化矽(SiCP)、磷化矽(SiP)或其他類似的材料。磊晶源極/汲極區84可具有由基底50之各表面升起的表面且具有切面(facets)。對P型電晶體而言,如果基底50為矽,磊晶源極/汲極區84可包含SiGe、SiGeB、Ge、GeSn或其他類似的材料。
閘極間隙壁86形成在基底50上,且在磊晶源極/汲極區84之間。閘極間隙壁86可經由順應地(conformally)沉積材料,並且隨後異向性地蝕刻此材料而形成。閘極間隙壁86的材料可以是氮化矽、碳氮化矽(SiCN)、氧化矽、氮氧化矽、前述 材料的組合或其他類似的材料。
閘極介電層92形成在閘極間隙壁86之間的凹陷中。雖然第1圖繪示單一的閘極介電層92,在一些實施例中,可存在一層以上的閘極介電層。根據一些實施例,閘極介電層92包含氧化矽、氮化矽或是前述材料的多層結構。在其他一些實施例中,閘極介電層92包含高介電常數介電材料,且在這些實施例中,閘極介電層92可具有大於約7.0的介電常數值,且可包含金屬氧化物或Hf、Al、Zr、La、Mg、Ba、Ti、Pb的矽酸鹽以及前述材料的組合。閘極介電層92的形成方法可包含分子束沉積法(Molecular-Beam Deposition,MBD)、原子層沉積法(Atomic Layer Deposition,ALD)、電漿增強化學氣相沉積法(plasma-enhanced chemical vapor deposition,PECVD)以及其他類似的方法。
閘極電極98填入凹陷的剩餘部分。閘極電極98可由含金屬材料製成,如TiN、TaN、TaC、Co、Ru、Al、前述材料的組合或前述材料的多層結構。
層間介電層(Interlayer dielectric layer,ILD)88形成於包含磊晶源極/汲極區84、閘極間隙壁86、閘極介電層92和閘極電極98的表面上。在一些實施例中,層間介電層88是經由流動式化學氣相沉積法(flowable chemical vapor deposition,flowable CVD)形成的可流動膜。在一些實施例中,層間介電層88是由介電材料形成,如磷矽酸鹽玻璃(Phospho-Silicate Glass,PSG)、硼矽酸鹽玻璃(Boro-Silicate Glass,BSG)、摻硼的磷矽酸鹽玻璃(Boron-Doped Phospho-Silicate Glass,BPSG)、未摻雜的矽酸鹽玻璃(Undoped Silicate Glass,USG)、旋塗式玻璃(spin on glass,SOG)或其他類似的介電材料,且可經由任何適合的方法形成,如化學氣相沉積法(chemical vapor deposition,CVD)或電漿增強化學氣相沉積法(PECVD)。層間介電層88可具有與閘極間隙壁86和閘極電極98之頂面共平面的頂面。
層間介電層100形成在層間介電層88上,且穿過層間介電層100與層間介電層88形成接觸(contact)104。穿過層間介電層100形成接觸108。在一些實施例中,層間介電層100是經由流動式化學氣相沉積法(flowable CVD)形成的可流動膜。在一些實施例中,層間介電層100是由介電材料形成,如PSG、BSG、BPSG、USG或其他類似的介電材料,且可經由任何適合的方法形成,如CVD以及PECVD。接觸104與磊晶源極/汲極區84物理性地且電性地耦接。接觸108與閘極電極98物理性地且電性地耦接。
蝕刻停止層114可形成於層間介電層100上。在一些實施例中,蝕刻停止層114可以是氮化矽、碳化矽、氧化矽、低介電常數介電質,如摻碳的氧化物、極低介電常數介電質,如多孔摻碳的二氧化矽、其他類似的材料或前述材料的組合,且沉積蝕刻停止層114可經由化學氣相沉積法(CVD)、物理氣相沉積法(Physical vapor deposition,PVD)、原子層沉積法(ALD)、旋轉塗佈介電質製程(spin-on-dielectric process)、其他類似的方法或前述方法的組合。
在一些實施例中,內連線結構形成在接觸108和 104上方。此內連線結構可包含電連接器(electrical connectors),其將接觸108和接觸104電性耦接至在相同封裝內的其他裝置或構件,或將接觸108和接觸104電性耦接至外部裝置或構件。內連線結構可包含一或多層介電層,且電路佈線可形成在前述介電層中。此電路佈線可包含在介電層內延伸的導線,以及將在一個介電層內的導線連接至在此介電層上方及/或下方之導電部件的導孔。可形成介電層以助於將介電層內的電路佈線與其他相鄰的電路佈線隔離。在一些實施例中,介電層可以是例如低介電常數介電膜,用以助於將電路佈線與其他結構隔離。經由隔離電路佈線,可降低內連線結構的電阻電容延遲(RC delay),因此提升整體效率以及通過內連線結構的電流速度。
第1至12圖繪示在電晶體結構200上方形成內連線結構的各中間階段。請參照第1圖,第一介電層116形成在蝕刻停止層114上。在一些實施例中,第一介電層116可以是例如低介電常數介電膜。在一些實施例中,第一介電層116可以是多孔材料,如SiOCN、SiCN、SiOC、SiOCH或其他類似的材料,且可經由最初在蝕刻停止層114上(如果存在)形成前驅物層而形成,。上述前驅物層可包含基質材料(matrix material)以及分散在前述基質材料中的成孔劑(porogen),或者可替代性地包含不具有成孔劑的基質材料。在一實施例中,可使用例如電漿增強化學氣相沉積法(PECVD)的製程共同沉積基質與成孔劑來形成前驅物層,其中前述基質材料與成孔劑同時沉積,藉此形成具有基質材料與成孔劑混合在一起的前驅物層。然而,本發 明所屬技術領域中具有通常知識者將可理解,使用同時的PECVD製程進行共沉積並非唯一可用於形成上述前驅物層的製程,也可使用任何適合的製程,例如將基質材料與成孔劑材料預混合為液體,隨後將前述混合物旋轉塗佈在蝕刻停止層114上。
前驅物層可形成至足以提供第一介電層116所期望的隔離與佈線特性的厚度。在一實施例中,前驅物層可形成至第一厚度,第一厚度在約10Å到約1000Å的範圍內,如約300Å。然而,上述厚度僅作為說明,並非用以限定實施例的範圍,前驅物層精確的厚度可以是任何適合且期望的厚度。
上述基質材料或基礎介電材料可使用如PECVD製程形成,也可替代性地使用其他任何適合的製程,例如化學氣相沉積(CVD)、物理氣相沉積(PVD)或甚至旋轉塗佈法等。PECVD製程可使用前驅物,如甲基二乙氧基矽烷(methyldiethoxy silane,DEMS),或者可使用其他前驅物,如其他矽烷、烷基矽烷(alkylsilanes)(例如三甲基矽烷(trimethylsilane)與四甲基矽烷(tetramethylsilane))、烷氧基矽烷(alkoxysilanes)(例如甲基三乙氧基矽烷(methyltriethoxysilane,MTEOS)、甲基三甲氧基矽烷(methyltrimethoxysilane,MTMOS)、甲基二甲氧基矽烷(methyldimethoxysilane,MDMOS)、三甲基甲氧基矽烷(trimethylmethoxysilane,TMMOS)與二甲基二甲氧基矽烷(dimethyldimethoxysilane,DMDMOS))、線性矽氧烷(linear siloxanes)以及環狀矽氧烷(cyclic siloxanes)(例如八甲基環四 矽氧烷(octamethylcyclotetrasiloxane,OMCTS)與四甲基環四矽氧烷(tetramethylcyclotetrasiloxane,TMCTS))、上述矽烷的組合以及其他類似的材料。然而,本發明所屬技術領域中具有通常知識者將可理解,上述列出的材料及製程僅作為說明,並非用以限定於前述實施例,可替代性地使用任何其他適合的基質前驅物。
成孔劑可以是在基質材料已設定為在基質內形成孔洞之後,可從基質材料移除的分子,且藉此降低第一介電層116整體的介電常數值。成孔劑可為大的足以形成孔洞的材料,同時也保持足夠小的使得各別孔洞的尺寸不會過度取代基質材料。因此,成孔劑可包含有機分子,如α-萜品烯(alpha-terpinene,ATRP)(1-異丙基-4-甲基-1,3-環己二醇(1-Isopropyl-4-Methyl-1,3-Cyclohexadiene))或環辛烷(船型)或1,2-二(三乙氧基矽基)乙烷矽(1,2-bis(triethoxysilyl)ethane Silicon)。
在前驅物層已經形成具有成孔劑分散於基質材料中之後,將成孔劑從基質材料中移除,以形成孔洞在基質材料中。在一實施例中,成孔劑的移除係經由可破壞且氣化成孔劑材料的退火製程來實施,因此使得上述成孔劑材料擴散且離開基質材料,藉此留下結構完整的多孔介電材料作為第一介電層116。舉例而言,可使用在從約200℃至約500℃的範圍內,如約400℃,且在從約10秒至約600秒的範圍內,如約200秒的退火製程。
然而,本發明所屬技術領域中具有通常知識者將 可理解,上述的熱製程並非唯一可用來將成孔劑從基質材料移除,以形成第一介電層116的方法,也可替代性地使用其他適合的製程,例如用紫外線(UV radiation)輻射照射成孔劑以分解成孔劑、使用微波分解成孔劑、微波退火製程或快速熱退火製程。上述及任何其他適合用來移除全部或部分成孔劑的製程皆完全包含在實施例的範圍內。
接著,在第一介電層116中形成導孔202。導孔202可將接觸104物理性且電性地耦接至形成在第一介電層116上方的導線(見第12圖)。導孔202可包含銅,但是也可替代性地使用其他適合的材料,如鋁、合金、摻雜的多晶矽、前述的組合以及類似的材料。可藉由在第一介電層116中先產生開口,暴露出下方的導電部件,隨後沉積晶種層,接著在晶種層上電鍍銅,填充且溢出(overfilling)開口來形成導孔202。可實施平坦化製程將電鍍的銅材料薄化,使得每個導孔202的上表面大致上與第一介電層116的上表面共平面。
請參照第2圖,形成第二介電層204在介電層16上。第二介電層204可使用上述關於第一介電層116之相同或相似的製程和材料所形成,但是這並非必要條件。在一些實施例中,第二介電層204可以是低介電常數或極低介電常數的介電材料。舉例而言,第二介電層204可包含介電常數值低於約3.9,例如低於2.0的材料。
在一些實施例中,如以下在第3至12圖中詳細敘述,一或多條導線224將形成在第二介電層204中。導線224可將接觸104及/或接觸108電性耦接至在相同封裝中的其他裝置 及/或構件。導線224可將接觸104及/或接觸108電性耦接至外部電路。第二介電層204可有助於將第二介電層204中的導線224互相隔離。
請參照第3圖,在第二介電層204上方形成襯墊(pad)層206。襯墊層206可以是包含氧化矽的薄膜,例如使用熱氧化製程形成。襯墊層206可作為第二介電層204與即將形成在襯墊層206上的遮罩層208(繪示於第4圖)之間的黏著層。襯墊層206也可作為蝕刻上方的遮罩層如遮罩層208的蝕刻停止層。
如第4圖所示,遮罩層208形成在襯墊層206上。在一些實施例中,遮罩層208可以是金屬硬遮罩,其包含例如氮化鈦、氧化鈦、氮化鉭或其他類似的材料,也可使用其他硬遮罩材料。遮罩層208可更包含抗反射塗層(例如無氮抗反射塗層(nitrogen free anti-reflective coating,NFARC),未繪示),以幫助遮罩層208的圖案化。在其他一些實施例中,遮罩層208由電漿增強化學氣相沉積(PECVD)或電漿陽極氮化(plasma anodic nitridation)形成。在後續的微影製程期間,使用遮罩層208作為硬遮罩。
請參照第5圖,其為在第二介電層204中形成導線的中間階段的剖面示意圖。第5圖繪示在第1至4圖中繪示的實施例之簡化示意圖。上述關於第1至4圖的討論適用於第5至12圖繪示的實施例,反之亦然。
第5圖繪示遮罩層208的圖案化以形成開口210。開口210可延伸穿過遮罩層208,且部分進入襯墊層206。在各種實施例中,遮罩層208的圖案化可藉由微影與蝕刻技術的結 合。舉例而言,光阻(未繪示)可設置於遮罩層208上。部分的光阻可通過圖案化的遮罩而曝光(如使用紫外光或準分子雷射)。光阻曝光或未曝光的部分可被移除,取決於所使用的是正型或負型光阻,且可使用圖案化的光阻作為遮罩蝕刻遮罩層208。接著,可移除光阻(如使用灰化技術)。遮罩層208的蝕刻可包含乾式蝕刻製程,其使用例如CxFy(即氟碳化物,如四氟甲烷(tetrafluoromethane)、八氟丙烷(octafluoropropane)或其他類似的化合物)、氮氣(N2)、氧氣(O2)、氬氣(Ar)或其他類似的氣體作為製程氣體。襯墊層206在遮罩層208的圖案化期間可作為蝕刻停止層。
第5圖繪示一實施例,其中兩個導孔202設置於第二介電層204下方的第一介電層116中。在一些實施例中,可存在一個導孔202,或存在兩個以上的導孔202。在第5圖中,導孔202位於開口210的邊緣,但在一些實施例中,導孔202可位於開口210範圍內符合期望設計的任何位置。
第6圖繪示使用遮罩層208作為圖案化遮罩,蝕刻襯墊層206和第二介電層204。此蝕刻將開口210延伸穿過襯墊層206且進入第二介電層204。在一些實施例中,此蝕刻為異向性蝕刻。在一些實施例中,此蝕刻可根據以下參數來實施:從約100W至約500W的高射頻、從約0W至約50W的低射頻、從約20mT至約80mT的壓力、從約40℃至約70℃的溫度以及從約0V至約500V的電壓。此蝕刻可包含乾式蝕刻製程,其使用例如CxFy(即氟碳化物,例如四氟甲烷(tetrafluoromethane)、八氟丙烷(octafluoropropane)或其他類似的化合物)、氮氣(N2)、氧氣 (O2)、氬氣(Ar)或其他類似的氣體作為製程氣體。在一些實施例中,CxFy可以約20立方公分/分鐘(SCCM)至約50SCCM的速率施加,N2可以約0SCCM至約100SCCM的速率施加,O2可以約0SCCM至約25SCCM的速率施加,且Ar可以約600SCCM至約1200SCCM的速率施加。此蝕刻可持續一段預設時間,其中決定此段預設時間係根據所使用的蝕刻製程、第二介電層204的材料組成,以及開口210穿過第二介電層204的期望量。
如第6圖所示,第二介電層204的蝕刻不會穿透第二介電層204。在蝕刻之後,第二介電層204的襯墊(liner)212留在開口210與第一介電層116及/或導孔202之間。襯墊212在開口210中將進行的處理(見第7圖)與下方的第一介電層116及/或導孔202之間形成阻障。舉例而言,襯墊212可在後續的處理214(見第7圖)期間保護導孔202。襯墊212在襯墊212的中心點可具有厚度T1為約50Å至約200Å,如約100Å。第二介電層204可包含厚度T2為約400Å至約1500Å,如約600Å。襯墊212在導孔202上方的厚度T3可大於襯墊212在開口210中心點的厚度T1。厚度T3可為約50Å至約300Å,如約200Å。襯墊212在襯墊212的中心點上方具有大致相同厚度的距離之長度L1為約30Å至約150Å,如約100Å。
如第6圖所示,第二介電層204的蝕刻可使得開口210的側壁210a成錐狀,以具有傾斜、非垂直的輪廓。舉例而言,在蝕刻之後,側壁210a可具有約45°至約80°的角度,如約60°。此外,開口210的底面210b可具有圓弧輪廓。例如,開口210的底角(bottom corners)216可以是圓弧輪廓。底角216 可形成曲率半徑為R的圓弧。如果具有曲率半徑為R的圓弧延伸超過底角216成為虛擬之完整360°的圓,可形成虛擬的圓205。在一些實施例中,R在約20Å至約100Å,如約50Å。
詳細討論如下,開口210可形成溝槽,且於溝槽中將形成導線(見第10至12圖)。如果繪示於第6圖之第二介電層204的蝕刻繼續進行,以蝕刻穿透第二介電層204直到導孔202暴露出來,開口210將會具有與第6圖中所示輪廓相似的輪廓。在一些實施例中,開口210之錐形的側壁210a和圓弧的底面210b可避免蝕刻製程完全暴露出下方的導孔202,例如由於第二介電層204在導孔202上方具有大於襯墊212之厚度T1的厚度T3。因此,導孔202與形成在開口210中之導線224(見第10至12圖)的電性耦接較不可靠,且良率可能會下降。此裝置的製造過程可能是複雜的,具有較不錐形的側壁210a與較平坦的底面210b之改良輪廓可在導孔202與將形成在開口210中的導線(見第10至12圖)之間產生較好的接觸。具有較不錐形的側壁210a與較平坦的底面210b之改良輪廓可有助於改善可靠度以及提高良率,可達成更可預測的製造。
經由降低第二介電層204的厚度T2,可獲得改良的開口輪廓。然而,在第二介電層204上的減少可能在形成於開口中的導線(見第10至12圖)上產生不希望出現的電氣負載。在導線224上之電氣負載的增加會降低可靠度且降低封裝的效能。
請參照第7圖,可對鄰接開口210的第二介電層204進行處理214,以在導線224形成於開口210中(見第10至12圖) 之前改善開口的輪廓。在處理214期間,可通過開口210施加氣體至底面210b。在處理214期間,施加的氣體之原子及/或分子可物理性地轟擊底面210b,造成底面210b進一步的蝕刻。襯墊212在處理214期間避免上述氣體物理性地轟擊第一介電層116和導孔202。在一些實施例中,處理214可持續直到達到特定的輪廓為止。在一些實施例中,處理214可持續直到襯墊212在底面210b的中心點具有20Å或更小的厚度T1。
在一些實施例中,在處理214中施加的氣體是具有大分子量的氣體。舉例而言,具有較大分子量的氣體可更有效地藉由物理轟擊蝕刻底面210b,因為較大分子量的氣體相較於較小分子量的氣體具有較大的動能。在一些實施例中,處理214可使用惰性氣體施加至底面210b,如氦(He)、氖(Ne)、氬(Ar)、氪(Kr)、氙(Xe)及/或氡(Rn)。在一些實施例中,在處理214期間施加的氣體可大致上為純的氣體。在一些實施例中,在處理214期間施加的氣體可以是不同氣體的混合物。在一些實施例中,處理214可包含在整個處理214過程施加單一氣體。在一些實施例中,在處理214期間,於不同的時間間隔施加不同的氣體。
在一些實施例中,處理214可使用大抵上純的氬氣,其以約200SCCM至約1000SCCM的速率施加。氬氣可輕易地取得以在處理214中使用。
在一些實施例中,處理214可有助於產生較不錐形的開口210的側壁210a。處理214可有助於產生較平坦或平坦的開口210的底面210b。在一些實施例中,處理214可有助於改善 開口210的輪廓,而不需降低溝槽的深度。
請參照第8A及8B圖,在實施處理214之後,開口210的輪廓已經改善。開口210的側壁210a可較不錐形,且底面210b較不圓弧(見第8B圖)或平坦(見第8A圖)。開口210的底角216可較不圓弧(見第8B圖)或大致上為方形(見第8A圖)。襯墊212在開口210的中心點以及開口210的側壁可具有大致上均勻的厚度。沿著襯墊212在襯墊212中心點上方具有大致相同厚度的長度L2已經增加,且長度L2為約80Å至約200Å,如約150Å。如果底角216為非垂直且仍為圓弧狀,如第8B圖中繪示的實施例,則相較於進行處理214之前,圓弧邊緣的曲率已經增加,且底角216更接近垂直。舉例而言,在處理214之後,底角216可形成曲率半徑為R的圓弧,其中相較於處理214之前的曲率半徑R,處理214之後的曲率半徑R長度已經縮短。如果具有曲率半徑為R的圓弧延伸超過底角216成為虛擬的完整360°的圓,則形成虛擬的圓205。在一些實施例中,在處理214之後,曲率半徑R為約0Å至約20Å,如約5Å。
接著,請參照第9圖,實施進一步的蝕刻,以移除襯墊212且暴露出導孔202。襯墊212的蝕刻可包含任何以上敘述的蝕刻製程。舉例而言,此蝕刻可包含乾式蝕刻製程,其使用例如CxFy(即氟碳化物,例如四氟甲烷(tetrafluorornethane)、八氟丙烷(octafluoropropane)或其他類似的化合物)、氮氣(N2)、氧氣(O2)、氬氣(Ar)或其他類似的氣體作為製程氣體。可進行溼式清潔製程,以移除遮罩層208之任何剩餘部分,所產生的結構繪示於第9圖。
如第9圖所示,開口210顯示相較於第6圖的輪廓之改善的輪廓。開口210的側壁210a可較不錐形,開口210的底面210b可較不圓弧或平坦,開口210的底角216可較不圓弧或為方形。由於較不圓弧或平坦的底面210b,蝕刻製程已經完全暴露出導孔202,且第二介電層204不會延伸在導孔202上方。第二介電層204大致上維持其原本的厚度T2為約400Å至約1000Å,如約600Å。因此,可達成開口210之改良的輪廓,而大致上不會降低第二介電層204的厚度,且不會對應地增加形成於開口210中的導電部件上的電氣負載。此開口210之改良的輪廓可在導孔202與形成在開口210中的導線224(見第10至12圖)之間產生較佳的電性接觸、較高的可靠度、較高的良率、及/或形成含有上述所形成的內連線之裝置的製造過程的較高可預測性。
第10至12圖繪示在開口210中形成導線224。第10圖繪示形成阻障層220在開口210中,阻障層220可覆蓋開口210的側壁210a與底面210b。阻障層220可包含例如氮化鈦、氧化鈦、氮化鉭、氧化鉭或其他類似的材料。阻障層220可使用任何適合的沉積製程來沉積,如CVD、PVD、順應沉積製程(conformal deposition process)或其他類似的製程。
第11及12圖繪示填充開口210,以形成導線224在第二介電層204中。首先,如第11圖所示,金屬材料222,如銅、銅合金、鎢、鋁或另一適合的導體可沉積至開口210中。金屬材料222的沉積可溢出開口210與第二介電層204。接著,如第12圖所示,可使用平坦化製程(例如化學機械研磨(Chemical Mechanical Polishing,CMP)或回蝕刻)以移除溢出的部分。此 平坦化也可移除襯墊層206之任何剩餘部分。作為平坦化的一部份,阻障層220的頂部也可被移除。因此,導線224形成於第二介電層204中。
如第12圖所示,導線224可具有與開口210的輪廓(繪示於第9圖)一致的輪廓。例如,相較於形成在具有第6圖所繪示之輪廓的開口中的導線,導線224的底面可為平坦或較不圓弧。導線224的上表面可大致上與第二介電層204的上表面共平面。導線224可具有厚度T4為約200Å至約800Å,如約400Å。在一些實施例中,導線224的厚度與第二介電層204的厚度大約相同。導線224和阻障層220物理性且電性地耦接至導孔202,且第二介電層204不會延伸於導孔202上方。
在一些實施例中,可使用與上述相同或相似的製程形成包含導孔及/或導線的額外介電層在第二介電層204上方。
如本文所述,可形成內連線結構,其中形成在開口中的導線具有改善的輪廓。在一些實施例中,可對介電層中的開口施加處理,導線將形成於上述開口中。在前述處理之後,開口可具有較不錐形的側壁以及較不圓弧或平坦的底面,使得沿著開口之底面的開口長度可增加。形成在具有改善輪廓的開口中的導線可與下方的導電部件有較佳的接觸,且包含上述所形成的內連線之裝置可具有較高的可靠度、較高的良率、及/或形成含有上述所形成的內連線之裝置的製造過程的可預測性較高。
根據一些實施例,提供一方法,此方法包含形成 第一介電層。此方法也包含形成開口在第一介電層中。此方法也包含通過開口對第一介電層施加氣體。在通過開口對第一介電層施加氣體之後,開口的底面已經平坦化。此方法也包含通過開口蝕刻第一介電層,以暴露出在第一介電層底下的第一接觸。此方法也包含在開口中形成導線。
在一些實施例中,其中通過開口對第一介電層施加氣體包含通過開口對第一介電層施加氬氣。
在一些實施例中,其中氬氣為大抵上純的氬氣,且在通過開口對第一介電層施加氣體期間沒有其他製程氣體存在。
在一些實施例中,上述方法更包含蝕刻第一介電層,以暴露出在第一介電層下的第二接觸,其中第一接觸與第二接觸設置在第二介電層中。
在一些實施例中,其中在通過開口對第一介電層施加氣體期間,第一介電層形成襯墊將第一接觸與前述氣體物理性地隔離。
在一些實施例中,其中在通過開口對第一介電層施加氣體之前,襯墊在開口的側壁底下具有第一厚度,第一厚度係以垂直於襯墊之底面的方向測量,以及在通過開口對第一介電層施加氣體之後,襯墊在開口的側壁底下具有第二厚度,第二厚度比第一厚度薄,且測量第二厚度的方向與測量第一厚度的方向平行。
在一些實施例中,其中在第一介電層中形成開口包含在第一介電層上形成氧化層,在氧化層上形成金屬硬遮罩 層,將金屬硬遮罩層圖案化,以暴露出氧化層的區域,以及穿過金屬硬遮罩層蝕刻氧化層及第一介電層,以形成前述開口。
在一些實施例中,其中將金屬硬遮罩層圖案化包含部分地蝕刻氧化層,且其中在將金屬硬遮罩層圖案化之後,氧化層包含圓弧形的上表面。
在一些實施例中,其中在通過開口對第一介電層施加氣體之前,開口的底面和開口的側壁在開口之底角處形成第一角度,其中在通過開口對第一介電層施加氣體之後,開口的底面和開口的側壁在開口之底角處形成第二角度,且其中第二角度相較於第一角度更接近90度。
在一些實施例中,其中通過開口對第一介電層施加氣體包含以200SCCM至1000SCCM的速率對相鄰於開口的第一介電層施加大抵上純的氬氣。
根據一些實施例,提供一方法,此方法包含形成第一介電層。此方法也包含在第一介電層中形成導孔。此方法也包含在第一介電層上形成第二介電層。此方法也包含在第二介電層上形成遮罩層。此方法也包含通過遮罩層中的開口蝕刻第二介電層,以在第二介電層中形成溝槽。在蝕刻第二介電層之後,第二介電層的一區段在溝槽的底面與第一介電層之間形成襯墊,此襯墊具有彎曲的上表面。此方法也包含對溝槽內的第二介電層施加氣體,以降低襯墊之彎曲上表面的曲率。此方法也包含通過溝槽蝕刻襯墊,以暴露出導孔。此方法也包含在溝槽中形成導線。
在一些實施例中,上述氣體包含大抵上純的氬氣。 在一些實施例中,其中襯墊將第一介電層與在開口內對第二介電層施加的氣體物理性地隔離。
在一些實施例中,其中遮罩層是金屬硬遮罩。
在一些實施例中,其中導孔的位置接近溝槽的側壁。
根據一些實施例,提供一方法,此方法包含提供包含電晶體的基底。此方法也包含在基底上形成第一介電層。此方法也包含在第一介電層中形成導電部件,此導電部件與電晶體電性耦接。此方法也包含在第一介電層上形成第二介電層。此方法也包含在第二介電層中形成開口。此方法也包含以惰性氣體對開口內的第二介電層進行處理,其中在以惰性氣體對第二介電層進行處理之後,開口的底面已經平坦。此方法也包含在開口中形成導線。
在一些實施例中,其中在以惰性氣體對第二介電層進行處理期間,第一介電層與開口物理性地隔離。
在一些實施例中,上述方法更包含在以惰性氣體對第二介電層進行處理之後,蝕刻第二介電層以暴露出導電部件,其中形成導線包含形成導線使導線與導電部件物理性地接觸。
在一些實施例中,其中在第二介電層中形成開口包含在第二介電層上形成氧化層,在氧化層上形成金屬硬遮罩層,將金屬硬遮罩層圖案化,以暴露出氧化層的一區域,以及穿過金屬硬遮罩層和氧化層蝕刻第二介電層,以形成上述開口。
在一些實施例中,其中以惰性氣體對開口內的第二介電層進行處理包含以200SCCM至1000SCCM的速率對開口內的第一介電層施加大抵上純的氬氣。
前述內文概述了許多實施例的部件,使本發明所屬技術領域中具有通常知識者可以從各個方面更佳地了解本發明實施例。本發明所屬技術領域中具有通常知識者應可理解,且可輕易地以本發明實施例為基礎來設計或修飾其他製程及結構,以實現與在此介紹的實施例相同的目的及/或達到相同的優點。本發明所屬技術領域中具有通常知識者也應了解,這些等效的結構並未背離本發明之精神與範圍。在不背離本發明之精神與範圍的前提下,可對本發明實施例進行各種改變、置換及修改。
116‧‧‧第一介電層
202‧‧‧導孔
204‧‧‧第二介電層
220‧‧‧阻障層
222‧‧‧金屬材料
224‧‧‧導線
T4‧‧‧厚度
Claims (10)
- 一種內連線結構的製造方法,包括:形成一第一介電層;在該第一介電層中形成一開口,其中該開口包括具有一第一長度的一第一平坦底面;通過該開口對該第一介電層施加一氣體,其中通過該開口對該第一介電層施加該氣體之後,該開口包括具有一第二長度的一第二平坦底面,且該第二長度大於該第一長度;通過該開口蝕刻該第一介電層,以暴露出在該第一介電層下的一第一接觸,其中在該施加之後以及該蝕刻之前,該開口的一底角超出該第一接觸的一最外邊緣;以及在該開口中形成一導線。
- 如申請專利範圍第1項所述之內連線結構的製造方法,更包括蝕刻該第一介電層,以暴露出在該第一介電層下的一第二接觸,其中該第一接觸與該第二接觸係設置在一第二介電層中。
- 如申請專利範圍第1項所述之內連線結構的製造方法,其中在通過該開口對該第一介電層施加該氣體期間,該第一介電層形成一襯墊,以將該第一接觸與該氣體物理性地隔離。
- 如申請專利範圍第1項所述之內連線結構的製造方法,其中在該第一介電層中形成該開口包括:在該第一介電層上形成一氧化層;在該氧化層上形成一金屬硬遮罩層; 將該金屬硬遮罩層圖案化,以暴露出該氧化層的一區域;以及穿過該金屬硬遮罩層蝕刻該氧化層及該第一介電層,以形成該開口。
- 如申請專利範圍第1項所述之內連線結構的製造方法,其中在通過該開口對該第一介電層施加該氣體之前,該開口的該底面和該開口的一側壁在該開口之該底角處形成一第一角度,在通過該開口對該第一介電層施加該氣體之後,該開口的該底面和該開口的一側壁在該開口之該底角處形成一第二角度,且該第二角度相較於該第一角度更接近90度。
- 一種內連線結構的製造方法,包括:形成一第一介電層;在該第一介電層中形成一第一導孔和一第二導孔;在該第一介電層上形成一第二介電層;在該第二介電層上形成一遮罩層;通過該遮罩層中的一開口蝕刻該第二介電層,以在該第二介電層中形成一溝槽,其中在蝕刻該第二介電層之後,該第二介電層的一區段在該溝槽的一底面與該第一介電層之間形成一襯墊,該底面具有一第一長度,且該襯墊具有一彎曲上表面;對該溝槽內的該第二介電層施加一氣體,以降低該襯墊的該彎曲上表面的一曲率,其中在施加該氣體之後,該襯墊的一頂部邊緣大抵上是平坦的,該襯墊比介於該第一導孔 和該第一介電層之間的一第一最外界面至介於該第二導孔和該第一介電層之間的一第二最外界面之間的一距離更長,且在施加該氣體之後,該底面具有一第二長度,該第二長度大於該第一長度;通過該溝槽蝕刻該襯墊,以暴露出該第一導孔和該第二導孔;以及在該溝槽中形成一導線。
- 如申請專利範圍第6項所述之內連線結構的製造方法,其中該襯墊將該第一介電層與在該開口內對該第二介電層施加的該氣體物理性地隔離。
- 如申請專利範圍第6項所述之內連線結構的製造方法,其中該第一導孔的位置接近該溝槽的一第一側壁,該第二導孔的位置接近該溝槽的一第二側壁。
- 一種內連線結構的製造方法,包括:提供包括一電晶體的一基底;在該基底上形成一第一介電層;在該第一介電層中形成一導電部件,該導電部件與該電晶體電性耦接;在該第一介電層上形成一第二介電層;在該第二介電層中形成一開口,該開口包括具有一第一長度的一第一平坦底面;以一惰性氣體對該開口內的該第二介電層進行處理,其中在以該惰性氣體對該第二介電層進行處理之後,該開口包括具有一第二長度的一第二平坦底面,且該第二長度大於 該第一長度;以及在該開口中形成一導線。
- 如申請專利範圍第9項所述之內連線結構的製造方法,更包括在以該惰性氣體對該第二介電層進行處理之後,蝕刻該第二介電層以暴露出該導電部件,其中形成該導線包括形成該導線以使該導線與該導電部件物理性地接觸。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US15/288,293 US9953863B1 (en) | 2016-10-07 | 2016-10-07 | Methods of forming an interconnect structure |
US15/288,293 | 2016-10-07 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201814869A TW201814869A (zh) | 2018-04-16 |
TWI730142B true TWI730142B (zh) | 2021-06-11 |
Family
ID=61830189
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW106122822A TWI730142B (zh) | 2016-10-07 | 2017-07-07 | 內連線結構的製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9953863B1 (zh) |
CN (1) | CN107919319B (zh) |
TW (1) | TWI730142B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11164956B2 (en) * | 2019-08-23 | 2021-11-02 | Taiwan Semiconductor Manufacturing Co., Ltd. | Capping layer for gate electrodes |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6127276A (en) * | 1998-06-02 | 2000-10-03 | United Microelectronics Corp | Method of formation for a via opening |
US6960519B1 (en) * | 2004-06-25 | 2005-11-01 | International Business Machines Corporation | Interconnect structure improvements |
TW200638511A (en) * | 2005-04-27 | 2006-11-01 | Taiwan Semiconductor Mfg Co Ltd | Manufacturing device of an integrated circuit and fabrication method of an interconnection |
US20150162240A1 (en) * | 2013-12-11 | 2015-06-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Trench formation using rounded hard mask |
TW201537678A (zh) * | 2014-03-21 | 2015-10-01 | Taiwan Semiconductor Mfg | 互連結構及其製造方法 |
Family Cites Families (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1267985C (zh) * | 2003-07-10 | 2006-08-02 | 南亚科技股份有限公司 | 金属内连线的制造方法 |
US7575990B2 (en) * | 2005-07-01 | 2009-08-18 | Macronix International Co., Ltd. | Method of forming self-aligned contacts and local interconnects |
US7820543B2 (en) | 2007-05-29 | 2010-10-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Enhanced copper posts for wafer level chip scale packaging |
US7838424B2 (en) | 2007-07-03 | 2010-11-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Enhanced reliability of wafer-level chip-scale packaging (WLCSP) die separation using dry etching |
US7863742B2 (en) | 2007-11-01 | 2011-01-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Back end integrated WLCSP structure without aluminum pads |
US9257333B2 (en) | 2013-03-11 | 2016-02-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Interconnect structures and methods of forming same |
US8987058B2 (en) | 2013-03-12 | 2015-03-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for wafer separation |
US9263839B2 (en) | 2012-12-28 | 2016-02-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | System and method for an improved fine pitch joint |
US9196532B2 (en) | 2012-06-21 | 2015-11-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuit packages and methods for forming the same |
US8865585B2 (en) | 2012-07-11 | 2014-10-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming post passivation interconnects |
US8987884B2 (en) | 2012-08-08 | 2015-03-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Package assembly and methods for forming the same |
US9275924B2 (en) | 2012-08-14 | 2016-03-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor package having a recess filled with a molding compound |
US8754508B2 (en) | 2012-08-29 | 2014-06-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Structure to increase resistance to electromigration |
US8952530B2 (en) | 2012-09-14 | 2015-02-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Post passivation interconnect structures and methods for forming the same |
US8772151B2 (en) | 2012-09-27 | 2014-07-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Passivation scheme |
US8884400B2 (en) | 2012-12-27 | 2014-11-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Capacitor in Post-Passivation structures and methods of forming the same |
US8846548B2 (en) | 2013-01-09 | 2014-09-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Post-passivation interconnect structure and methods for forming the same |
US9773732B2 (en) | 2013-03-06 | 2017-09-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method and apparatus for packaging pad structure |
US9196559B2 (en) | 2013-03-08 | 2015-11-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Directly sawing wafers covered with liquid molding compound |
US8987922B2 (en) | 2013-03-11 | 2015-03-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods and apparatus for wafer level packaging |
US9275925B2 (en) | 2013-03-12 | 2016-03-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | System and method for an improved interconnect structure |
CN104576511A (zh) * | 2013-10-28 | 2015-04-29 | 华邦电子股份有限公司 | 内连线的制作方法及内连线结构 |
JP2016015397A (ja) * | 2014-07-02 | 2016-01-28 | ルネサスエレクトロニクス株式会社 | 半導体記憶装置および半導体記憶装置の製造方法 |
-
2016
- 2016-10-07 US US15/288,293 patent/US9953863B1/en active Active
-
2017
- 2017-07-07 TW TW106122822A patent/TWI730142B/zh active
- 2017-07-14 CN CN201710574988.6A patent/CN107919319B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6127276A (en) * | 1998-06-02 | 2000-10-03 | United Microelectronics Corp | Method of formation for a via opening |
US6960519B1 (en) * | 2004-06-25 | 2005-11-01 | International Business Machines Corporation | Interconnect structure improvements |
TW200638511A (en) * | 2005-04-27 | 2006-11-01 | Taiwan Semiconductor Mfg Co Ltd | Manufacturing device of an integrated circuit and fabrication method of an interconnection |
US20150162240A1 (en) * | 2013-12-11 | 2015-06-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Trench formation using rounded hard mask |
TW201537678A (zh) * | 2014-03-21 | 2015-10-01 | Taiwan Semiconductor Mfg | 互連結構及其製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US9953863B1 (en) | 2018-04-24 |
CN107919319B (zh) | 2022-01-11 |
CN107919319A (zh) | 2018-04-17 |
US20180102279A1 (en) | 2018-04-12 |
TW201814869A (zh) | 2018-04-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11328952B2 (en) | Interconnect structure and method | |
TWI738894B (zh) | 半導體結構及其形成方法 | |
US11777035B2 (en) | Multi-layer film device and method | |
TW201925517A (zh) | 半導體結構及其形成方法 | |
WO2013095396A1 (en) | Conformal low temperature hermetic dielectric diffusion barriers | |
US11004730B2 (en) | Methods of forming conductive features using a vacuum environment | |
TWI780550B (zh) | 半導體結構、半導體裝置及其形成方法 | |
US9130022B2 (en) | Method of back-end-of-line (BEOL) fabrication, and devices formed by the method | |
TWI730142B (zh) | 內連線結構的製造方法 | |
TW202349566A (zh) | 半導體裝置及其形成方法 | |
KR102587403B1 (ko) | 금속화를 위한 이중층 라이너 | |
US9502232B2 (en) | Inhibiting diffusion of elements between material layers of a layered circuit structure |