KR19990041688A - 티타늄 샐리사이드 형성 방법 - Google Patents

티타늄 샐리사이드 형성 방법 Download PDF

Info

Publication number
KR19990041688A
KR19990041688A KR1019970062316A KR19970062316A KR19990041688A KR 19990041688 A KR19990041688 A KR 19990041688A KR 1019970062316 A KR1019970062316 A KR 1019970062316A KR 19970062316 A KR19970062316 A KR 19970062316A KR 19990041688 A KR19990041688 A KR 19990041688A
Authority
KR
South Korea
Prior art keywords
wafer
thin film
salicide
deposited
oxide film
Prior art date
Application number
KR1019970062316A
Other languages
English (en)
Inventor
한재원
Original Assignee
김규현
아남반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김규현, 아남반도체 주식회사 filed Critical 김규현
Priority to KR1019970062316A priority Critical patent/KR19990041688A/ko
Priority to US09/199,041 priority patent/US6207562B1/en
Publication of KR19990041688A publication Critical patent/KR19990041688A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/24—Alloying of impurity materials, e.g. doping materials, electrode materials, with a semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Si 웨이퍼 위의 자연 산화막을 플루오르화산(HF)을 이용한 세정 방법으로 제거한 후, Ti 박막을 증착하고 빠른 열처리 공정을 하여 Ti 샐리사이드를 형성한다. 자연 산화막을 제거한 후 Si 웨이퍼에 다시 산화막이 성장되는 것을 억제하여 Si 웨이퍼와 규소층과 Ti층이 직접 접촉하도록 Ti 박막을 증착함으로써 표면 저항이 작고 균일도가 높은 Ti 샐리사이드를 형성할 수 있다.

Description

티타늄 샐리사이드 형성 방법
본 발명은 티타늄 샐리사이드(titanium self-aligned silicide) 형성 방법에 관한 것이다.
반도체 장치에서 Si(silicon)과 금속의 접촉 저항을 낮추기 위하여 주로 사용되는 실리사이드(silicide)는 녹는점이 매우 높고 저항이 낮아서 주로 높은 온도에서 공정을 진행해야 하는 초집적 회로나 반도체 장치 등에 이용된다.
샐리사이드는 소스, 드레인 및 게이트 전극이 형성되어 있는 Si 웨이퍼 위에 스퍼터링(sputtering) 방법으로 티타늄(Ti;titanium) 박막을 증착한 후 웨이퍼를 전기로 또는 RTP(rapid thermal process)에서 열처리하여 형성한다.
이렇게 형성되는 Ti 샐리사이드의 표면 저항값은 열처리 조건에 의하여 영향 받지만 보다 근본적으로는 Ti 박막 증착 조건의 변화에 따라 크게 영향을 받는다.
그러면, 종래 기술에 따른 Ti 샐리사이드 형성 방법에 대하여 설명한다.
Ti 샐리사이드를 형성하기 위한 Ti 박막을 증착하는 방식으로는 콜리메이트(collimate) 스퍼터링 방식과 표준 스퍼터링 방식이 있는데, Ti 실리사이드 형성을 위해 주로 사용되는 기존의 방법은 콜리메이트 방식이다.
콜리메이트 방식에서는 운동 에너지가 매우 큰 금속 입자들이 금속 타겟(target)과 웨이퍼 사이에 있는 채를 통해 웨이퍼에 대하여 수직으로 증착되어 웨이퍼상의 비아(via)와 같은 작은 홀(hole)에도 금속이 채워질 수 있다.
반면, 금속 타겟 표면에서 튀어나온 금속 입자가 임의의 방향으로 웨이퍼 위에 증착되는 표준 스퍼터링 방식은 콜리메이트 방식에 비해 금속 입자의 운동 에너지가 작으나 Ti 박막이 높은 균일도로 형성될 수 있다.
한편, 이러한 Ti 박막을 증착하여 Ti 샐리사이드를 형성하기 전에 웨이퍼 위의 자연 산화막을 플루오르화산(HF)으로 제거한 후, 남아있는 수분을 제거하기 위해 디개스 공정(degas process)을 실시하는데 이 때, 웨이퍼 위에는 얇은 산화막이 형성된다. 표준 스퍼터링 방식으로 Ti 박막을 증착하는 경우에는 금속 입자의 운동 에너지가 작아 이러한 산화막을 뚫고 들어가지 못하고 RTP 공정시, 산화막이 Si 입자와 Ti 입자 사이의 확산이 일어나는데 장벽으로 작용하여 Ti 샐리사이드의 표면 저항이 커지게 된다. 콜리메이트 스퍼터링 방식으로 Ti 박막을 증착하는 경우에는 금속 입자의 운동 에너지가 커서 이러한 산화물층을 뚫고 들어갈 수 있어 Si(silicon) 입자와 Ti 입자와의 확산을 좋게 하며 Ti 샐리사이드의 표면 저항값을 줄일 수 있다.
그러나 이러한 콜리메이트 방식에서는 균일도가 현격히 떨어지는 단점이 있다.
본 발명의 과제는 이러한 문제점을 해결하기 위한 것으로서, 균일하고 표면 저항이 작은 샐리사이드 형성 방법을 제공하는 것이다.
도 1a 내지 도 1d는 본 발명의 실시예에 따른 Ti 샐리사이드 형성 방법을 도시한 단면도이고,
도 2는 웨이퍼 위의 수분을 포함한 불순물을 제거하는 디개스(degas) 공정의 가열 온도에 따른 Ti 박막과 Ti 샐리사이드의 표면 저항의 변화를 나타낸 그래프이다.
이러한 과제를 이루기 위하여 본 발명에서는 웨이퍼 위의 산화막을 제거한 후 표준 스퍼터링 방식을 이용하여 Si 웨이퍼에 다시 산화막이 형성되는 것을 억제하고 Ti 박막과 Si층이 직접 접촉하도록 증착하고 빠른 열처리 공정을 하여 Ti 샐리사이드를 형성한다.
위와 같은 방법은 Ti 박막의 균일도를 높일 수 있고, Ti 박막과 웨이퍼 사이에 산화막이 존재하지 않아 표준 스퍼터링 방식으로 증착하더라도 RTP(rapid thermal process) 공정시 Si 입자들이 Ti 박막내로 자유롭게 확산되도록 하여 샐리사이드의 표면 저항을 작게 한다.
그러면, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 상세히 설명한다.
도 1a 내지 1d는 본 발명의 실시예에 따른 샐리사이드 형성 방법을 도시한 단면도이다.
도 1a는 트랜지스터 패턴이 있는 Si 웨이퍼(10)를 HF로 세정한 후의 단면도이다. 샐리사이드를 만들기 위한 웨이퍼 패턴은 트랜지스터를 격리시키는 산화물(20), 게이트 산화막(30)(gate oxide), 게이트 산화막(30) 위의 폴리 Si(40), 폴리 Si(40)를 둘러싸는 캡 산화막(50)(cap oxide)으로 구성되어 있다.
도 1b에 도시된 바와 같이, 위와 같은 플루오르화산 세정이 끝난 Si 웨이퍼(10) 위에 디개스 공정 온도를 감소시킨 표준 스퍼터링 방식으로 Ti 박막(60)을 증착한다. 이 때, 히터 블록(heater block)의 온도는 200℃이며, 웨이퍼(10)를 열평형 상태에 도달시킨 후 증착하기 위해 15sccm의 아르곤 가스를 사용하여 대류 방식에 의한 열전달로 15초 동안 예열한다. 아르곤 가스의 흐름은 25sccm로, DC 전원 2KW로 23초동안 두께 480Å의 Ti 박막을 증착한다.
다음, 도 1c에 도시한 바와 같이, 빠른 열처리를 하여 Ti 박막(60)과 실리콘 웨이퍼(10) 사이에 Ti 샐리사이드막(70)을 형성한다. 이 때의 공정 조건은 780 Torr의 압력하에서 5slm의 질소 가스와 함께 750℃에서 30초동안 실시한다. 본 발명의 실시예에 따르면, 플루오르화 세정후 Ti 박막(60) 증착 전에 수분을 포함한 불순물을 제거하는 디개스 공정을 생략하여 산화막이 형성되는 것을 방지하기 때문에 Si 입자들이 Ti 박막 내로 자유롭게 확산되어 균일하고 표면 저항이 작은 Ti 샐리사이드막(70)을 형성할 수 있다.
다음, 도 1d에서 볼 수 있듯이, Ti 샐리사이드(70)가 형성된 부분을 제외한 Ti 박막 부분을 화학 물질로 식각하여 제거한 후, 한 번 더 열처리를 하여 형성된 Ti 샐리사이드(70)의 상(phase)를 안정화시킨다.
Ti 샐리사이드용 Ti 박막을 증착하기 전에 수분을 포함한 불순물을 제거하는 디개스 공정을 진행한 후 표준 스퍼터링 방식으로 Ti 박막을 증착할 때, 디개스를 위한 가열 정도(degas power)가 변화함에 따라 각각의 Ti 박막과 Ti 샐리사이드 박막의 표면 저항의 변화를 나타낸 것이 도 2이다. 왼쪽 세로축이 박막의 표면 저항(Ω/sq), 오른쪽 세로축이 Ti 샐리사이드 박막의 표면 저항(Ω/sq)이고 가로축이 가열 정도(% ; 52%≒230℃)이다.
도 2에 도시된 바와 같이, 증착된 Ti 박막의 표면 저항은 가열 정도에 크게 영향을 받지 않는데 비해, Ti 샐리사이드의 표면 저항은 크게 변화하는 것을 볼 수 있다. 가열 정도가 클수록 Ti 샐리사이드의 표면 저항은 크게 증가한다. 즉, 산화막이 두껍게 형성될수록 Si 입자와 Ti 입자 사이의 확산이 더욱 어렵게 되어 Ti 샐리사이드의 표면 저항이 커지게 된다.
위의 결과에서도 알 수 있듯이, Ti 박막 증착시 균일성을 높이기 위해 표준 스퍼터링 방식을 사용하고, 웨이퍼 표면의 수분을 제거하는 디개스 공정을 거치지 않고 Ti 박막을 Si층과 직접 접촉하도록 증착하여 Ti 샐리사이드를 형성시키며 표면 저항을 낮출 수 있다.
본 발명의 실시예에서는 웨이퍼 위에 산화막이 생기는 것을 방지하기 위해 수분을 포함한 불순물을 제거하는 디개스 공정을 생략하였는데, 이밖에 다른 방법으로 불순물을 제거하거나 산화막을 제거한 후 Ti 박막을 증착할 수도 있다.
본 발명에서는 표준 스퍼터링 방식을 사용하고, 수분 제거를 위한 디개스 공정을 거치지 않아 산화막이 형성되지 않으므로 균일도가 높은 Ti 박막이 웨이퍼 위의 Si층과 직접 접촉하게 되고, 이로 인해 Si 입자의 확산이 자유롭게 되어 균일한 Ti 샐리사이드의 표면 저항을 최소화할 수 있다.

Claims (2)

  1. 웨이퍼 위의 자연 산화막을 제거하는 단계,
    상기 웨이퍼 위에 Ti 박막을 증착하는 단계,
    상기 웨이퍼에 빠른 열처리 공정을 실시하는 단계를 포함하며,
    상기 Ti 박막을 상기 웨이퍼의 Si층과 직접 접촉하도록 증착하는 Ti 샐리사이드 형성 방법.
  2. 제1항에 있어서,
    상기 Ti 박막은 표준 직류 스퍼터링 방식으로 증착되는 Ti 샐리사이드 형성 방법.
KR1019970062316A 1997-11-24 1997-11-24 티타늄 샐리사이드 형성 방법 KR19990041688A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019970062316A KR19990041688A (ko) 1997-11-24 1997-11-24 티타늄 샐리사이드 형성 방법
US09/199,041 US6207562B1 (en) 1997-11-24 1998-11-24 Method of forming titanium silicide

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970062316A KR19990041688A (ko) 1997-11-24 1997-11-24 티타늄 샐리사이드 형성 방법

Publications (1)

Publication Number Publication Date
KR19990041688A true KR19990041688A (ko) 1999-06-15

Family

ID=19525431

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970062316A KR19990041688A (ko) 1997-11-24 1997-11-24 티타늄 샐리사이드 형성 방법

Country Status (2)

Country Link
US (1) US6207562B1 (ko)
KR (1) KR19990041688A (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4101901B2 (ja) * 1997-04-25 2008-06-18 シャープ株式会社 半導体装置の製造方法
US6627527B1 (en) 2002-10-10 2003-09-30 Taiwan Semiconductor Manufacturing Company Method to reduce metal silicide void formation
US7485572B2 (en) * 2006-09-25 2009-02-03 International Business Machines Corporation Method for improved formation of cobalt silicide contacts in semiconductor devices
US7622386B2 (en) * 2006-12-06 2009-11-24 International Business Machines Corporation Method for improved formation of nickel silicide contacts in semiconductor devices
CN113327888B (zh) * 2020-02-28 2022-11-22 长鑫存储技术有限公司 半导体结构的制造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4213840A (en) * 1978-11-13 1980-07-22 Avantek, Inc. Low-resistance, fine-line semiconductor device and the method for its manufacture
EP0636704B1 (en) * 1993-07-30 1999-11-03 Applied Materials, Inc. Silicon nitride deposition
JPH0945907A (ja) * 1995-07-28 1997-02-14 Nec Corp 半導体装置の製造方法
DE69632175T2 (de) * 1995-08-31 2004-09-02 Texas Instruments Inc., Dallas Herstellungsverfahren einer epitaktischen Schicht mit minimaler Selbstdotierung
US5990021A (en) * 1997-12-19 1999-11-23 Micron Technology, Inc. Integrated circuit having self-aligned CVD-tungsten/titanium contact plugs strapped with metal interconnect and method of manufacture
JPH1012729A (ja) * 1996-06-27 1998-01-16 Nec Corp 半導体装置の製造方法
JP2877104B2 (ja) * 1996-10-21 1999-03-31 日本電気株式会社 半導体装置の製造方法
US6010929A (en) * 1996-12-11 2000-01-04 Texas Instruments Incorporated Method for forming high voltage and low voltage transistors on the same substrate
US6001718A (en) * 1997-09-30 1999-12-14 Kabushiki Kaisha Toshiba Semiconductor device having a ternary compound low resistive electrode

Also Published As

Publication number Publication date
US6207562B1 (en) 2001-03-27

Similar Documents

Publication Publication Date Title
JP2978748B2 (ja) 半導体装置の製造方法
JPH03505802A (ja) Ｖｌｓｉ相互連結用の窒化プラズマ自己整列タングステン系
KR19990022508A (ko) 실리사이드를 형성하는 방법
US6121139A (en) Ti-rich TiN insertion layer for suppression of bridging during a salicide procedure
US6287927B1 (en) Methods of thermal processing and rapid thermal processing
KR0158441B1 (ko) 반도체 소자 제조 방법
KR19990041688A (ko) 티타늄 샐리사이드 형성 방법
KR19990045603A (ko) 티탄막 형성방법
KR100215528B1 (ko) 살리사이드 구조 반도체장치의 제조방법
KR100254773B1 (ko) 티타늄 실리사이드 및 그 제조 방법
KR100528446B1 (ko) 반도체 소자의 콘택 형성방법
KR19980060526A (ko) 반도체 소자의 금속 배선 형성방법
JPH02162722A (ja) 半導体装置の製造方法
JPH06120355A (ja) 半導体装置の製造方法
KR100278227B1 (ko) 반도체 소자의 웨이퍼상에 실리사이드막을 형성하는 방법
KR100358058B1 (ko) 반도체 소자의 베리어 메탈층 형성방법
KR100617045B1 (ko) 반도체 소자의 베리어 금속막 형성방법
KR100486874B1 (ko) 반도체 소자의 비트라인 형성 방법
KR100587609B1 (ko) 반도체 소자의 트랜지스터 제조방법
KR20000019439A (ko) 티타늄과 질화 티타늄 증착에 의한 티타늄 샐리사이드 형성방법
KR100591176B1 (ko) 반도체 소자의 실리사이드 형성 방법
KR100458294B1 (ko) 반도체소자의장벽금속층형성방법
KR20020037419A (ko) 반도체 소자의 금속배선 형성방법
JPH04188868A (ja) 半導体装置の製造方法
KR20000041873A (ko) 금속배선 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
J501 Disposition of invalidation of trial