DE69632175T2 - Herstellungsverfahren einer epitaktischen Schicht mit minimaler Selbstdotierung - Google Patents

Herstellungsverfahren einer epitaktischen Schicht mit minimaler Selbstdotierung Download PDF

Info

Publication number
DE69632175T2
DE69632175T2 DE69632175T DE69632175T DE69632175T2 DE 69632175 T2 DE69632175 T2 DE 69632175T2 DE 69632175 T DE69632175 T DE 69632175T DE 69632175 T DE69632175 T DE 69632175T DE 69632175 T2 DE69632175 T2 DE 69632175T2
Authority
DE
Germany
Prior art keywords
substrate
epitaxial layer
temperature
cleaning
epitaxial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69632175T
Other languages
English (en)
Other versions
DE69632175D1 (de
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of DE69632175D1 publication Critical patent/DE69632175D1/de
Application granted granted Critical
Publication of DE69632175T2 publication Critical patent/DE69632175T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/902—Capping layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/906—Cleaning of wafer as interim step
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/914—Doping
    • Y10S438/916—Autodoping control or utilization

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Vapour Deposition (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Recrystallisation Techniques (AREA)

Description

  • GEBIET DER ERFINDUNG
  • Diese Erfindung bezieht sich allgemein auf die Halbleiterverarbeitung und genauer auf ein Verfahren zur Bildung einer Epitaxialschicht auf einem Substrat.
  • HINTERGRUND DER ERFINDUNG
  • Ein integraler Bestandteil integrierter bipolarer und BiCMOS-Schaltungen ist eine Epitaxialschicht, die als der Kollektor dient und für eine hoch geordnete kristalline Schicht sorgt, in welche später während der Herstellung von Vorrichtungen Diffusionen und Implantate von Dotanden eingebracht werden können. Ein vergrabener Kollektor wird in strukturierte Gebiete des Substrates eindiffundiert oder implantiert, bevor die Epitaxialschicht gebildet wird. Für die Herstellung von NPN-Transistoren wird schwach dotiertes n- (oder Eigenleitungs-) Epitaxialsilicium über der stark dotierten vergrabenen n-Schicht (Sub-Kollektor) abgeschieden. Die Dotandenkonzentration in der vergrabenen Schicht ist typischerweise etwa 3–5 Größenordnungen höher als in der Epitaxialschicht.
  • Im Grenzfall von RF-Schaltungen für BiCMOS Technologien sind Isolationsschemata erforderlich, die für bipolare NPN-Flächentransistoren (NPN-BJT) reduzierte Kollektor-Substrat-Kapazitäten schaffen, um eine hohe Packungsdichte für MOS- und bipolare Flächentransistoren aufzunehmen. Die Verwendung von vergrabenen Kollektoren mit hoch dotierten flachen Übergängen und reduzierter lateraler Diffusion gestattet niedrigere Isolationsdosen, um minimale Vorrichtungsabstände zu erreichen. Dieses reduzierte Randgebiet der vergrabenen Schicht schlägt sich in einer Reduzierung der peripheren Komponente der Kollektor-Substrat-Kapazität nieder, welche typischerweise vorherrschend in NPN-Transistoren ist. Um die Ausbildung eines abrupten, niederohmigen, vergrabenen Kollektors zu erreichen, sind Epitaxie-Ablagerungsprozesse nötig, welche in der Lage sind, dünne Filme (< 2 Mikrometer) ohne wesentliche Diffusion des Dotanden, die während des Ablagerungsprozesses vorkommt, entweder in das Substrat oder in die sich bildende Epitaxialschicht abzulagern. Es ist außerdem wichtig, den Verlust des Dotanden der vergrabenen Schicht durch Verdampfung während des Epitaxie-Ablagerungsprozesses und den Wiedereinbau des verdampften Dotanden (als Selbstdotierung bezeichnet) entweder vertikal oder lateral zur eingebetteten Schicht zu minimieren.
  • Wegen seiner höheren Festkörperlöslichkeit ist Arsen der bevorzugte Dotand für die Bildung des vergrabenen Kollektorprofils. Jedoch hat Arsen infolge eines hohen Haftungskoeffizienten den Nachteil, den epitaxialen Filmwachstumsprozess sehr anfällig gegen Selbstdotierung zu machen. Vertikale Selbstdotierung bewirkt die intrinsische Kollektordotierung und verringert die Kollektor-Basis Durchbruchsspannungen. Laterale Selbstdotierung kompensiert die Isolations-Selbstdotierung und verschlechtert in der Folge den Kompromiss zwischen peripherer Substratkapazität und Vorrichtungspackungsdichte.
  • Herkömmliche Verfahren zur Bildung einer Epitaxialschicht verwenden ein Hochtemperatur-Voreinbrennen (1150–1200°C) in einer Wasserstoffumgebung vor der Epitaxieablagerung. Das Hochtemperatur-Voreinbrennen entfernt die natürlichen Oxide von der Oberfläche und veranlasst die Dotanden, aus der vergrabenen Schicht zu entgasen und in das umgebende Gas über der Waveroberfläche zu verdampfen oder zu beweglichen Atomen zu werden, die in die Waferoberfläche absorbiert werden. Obwohl niedrigere Temperaturen verwendet werden können, um die Oberfläche wirksam von natürlichem Oxid zu befreien, erhöht sich der Haftungskoeffizient der Arsenatome mit kleiner werdender Temperatur und kann zu starken vertikalen und lateralen Selbstdotierungsprofilen führen. Aus diesem Grund wird typischerweise ein Hochtemperatur-Voreinbrennen genutzt, um das Oberflächenoxid zu entfernen und etwas von dem Arsen von der Oberfläche zu verdampfen, solange es eine niedrigere Neigung zeigt, an der Oberfläche zu haften. Das Voreinbrennen erfolgt unter niedrigem Druck, um die entgasten Do tanden von der Waveroberfläche und aus dem Reaktor zu ziehen, um sie abzusaugen. Als Nächstes kann eine dünne Epitaxialschicht abgeschieden werden, um die vergrabene Schicht abzudecken, gefolgt von einem Spülschritt, um die Dotandenkonzentration im Reaktor zu reduzieren, nachdem die Dotandenquelle abgedeckt worden ist. Die Temperatur kann daraufhin weiter abgesenkt werden (zur Minimierung der Diffusion des vergrabenen Kollektors), um den restlichen Abschnitt der Epitaxialschicht abzulagern. Um die Selbstdotierung zu minimieren, bewirken die dabei beteiligten hohen Temperaturen, dass bedeutende Mengen aus den vergrabenen Schichten entgasen. Deswegen müssen die vergrabenen Schichten anfänglich stärker dotiert sein, um den Verlust während der epitaxialen Voreinbrennschritte zu kompensieren. In der Folge erlaubt dies mehr Diffusion der vergrabenen Schicht in das Substrat, erhöht folglich die Kollektor-Substrat-Kapazität und erfordert außerdem höhere Einbrenntemperaturen, um Implantatschäden zu entfernen. Ein Dampf-Wachstums-Verfahren, das das Ausmaß der Selbstdotierung reduziert, ist offenbart in: Patent Abstracts of Japan, Bd. 10, Nr. 337(E-454), 14. November 1986, und in JP-A-61141118. Zuerst wird ein natürlicher Oxidfilm durch eine Flusssäure-Lösung entfernt und ferner ein Mischgas aus Monosilan und Wasserstoff auf das Halbleitersubstrat geleitet, das eine vergrabene Schicht hat, welche mit reinem Wasser gereinigt und getrocknet wird, um bei einer Temperatur von etwa 550°C einen amorphen Film auf dem Halbleitersubstrat abzulagern. Daraufhin wird das Substrat auf eine Temperatur von etwa 1100°C erhitzt, gefolgt von einer H2-Temperung für etwa zehn Minuten, wobei sich der amorphe Film in einen Einkristall umwandelt. Die Temperatur wird wieder auf etwa 1000°C abgesenkt und dem Wasserstoff-Trägergas ein Dotierungsgas wie etwa aus Monosilan und Phosphin zugemischt, um einen epitaxialen Wachstumsfilm abzulagern.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Das Verfahren entsprechend der vorliegenden Erfindung ist in Anspruch 1 definiert.
  • Ein Vorteil der Erfindung ist, dass ein Verfahren zur Ablagerung einer Epitaxialschicht mit reduzierter Zykluszeit geschaffen wird.
  • KURZBESCHREIBUNG DER ZEICHNUNG
  • Die vorliegende Erfindung wird jetzt beispielhaft mit Bezug auf die beigefügten Figuren näher beschrieben, wobei:
  • 1 ein Querschnittsdiagramm eines Substrates mit vergrabenen dotierten Bereichen ist, auf dem eine Epitaxialschicht (oder ein epitaxialer Silicium-Film) entsprechend der Erfindung zu bilden ist.
  • 2–3 Querschnittsdiagramme des Epitaxie-Ablagerungsprozesses entsprechend der Erfindung sind.
  • 4 eine graphische Darstellung der Dotandenkonzentration über der Tiefe eines Epitaxie-Ablagerungsverfahrens des Standes der Technik durch einen vergrabenen dotierten Bereich ist.
  • 5 eine graphische Darstellung der Dotandenkonzentration über der Tiefe eines Epitaxie-Ablagerungsverfahrens des Standes der Technik angrenzend an einen vergrabenen dotierten Bereich ist.
  • 6 eine graphische Darstellung der Dotandenkonzentration über der Tiefe eines Epitaxie-Ablagerungsverfahrens entsprechend der Erfindung ohne das optionale Voreinbrennen durch einen vergrabenen dotierten Bereich ist.
  • 7 eine graphische Darstellung der Dotandenkonzentration über der Tiefe eines Epitaxie-Ablagerungsverfahrens entsprechend der Erfindung ohne das optionale Voreinbrennen angrenzend an einen vergrabenen dotierten Bereich ist.
  • 8 eine graphische Darstellung der Dotandenkonzentration über der Tiefe eines Epitaxie-Ablagerungsverfahrens entsprechend der Erfindung mit dem optionalen Voreinbrennen durch einen vergrabenen dotierten Bereich ist; und
  • 9 eine graphische Darstellung der Dotandenkonzentration über der Tiefe eines Epitaxie-Ablagerungsverfahrens entsprechend der Erfindung mit dem optionalen Voreinbrennen angrenzend an einen vergrabenen dotierten Bereich ist.
  • Entsprechende Bezugszeichen und Symbole in den verschiedenen Figuren beziehen sich auf die entsprechenden Abschnitte, soweit nichts anderes angegeben ist.
  • AUSFÜHRLICHE BESCHREIBUNG BEVORZUGTER AUSFÜHRUNGSFORMEN
  • Die Erfindung wird nun in Verbindung mit der Bildung einer Epitaxialschicht auf einem Substrat für Vorrichtungen wie bipolare und BiCMOS-Vorrichtungen, das vergrabene, mit Arsen dotierte Bereiche umfasst, beschrieben. Ein Substrat 10, das derartige vergrabene Bereiche 12 umfasst, ist in 1 dargestellt.
  • Zuerst wird das Substrat 10 gereinigt, um jegliches natürliches Oxid oder andere Schadstoffe von der Oberfläche des Substrats 10 zu entfernen. Der gewählte Reinigungsprozess sollte einer sein, der nicht nur jegliches natürliches Oxid von der Oberfläche entfernt, sondern auch das erneute Oxidwachstum hemmt, solange der Wafer innerhalb der Reinigungsprozesskammer verbleibt. Zum Beispiel kann eine Flusssäurereinigung (HF-Säurereinigung) oder eine HF-Dampfreinigung ohne eine Wasserspülung genutzt werden. Weitere Reinigungsprozesse, die in der Lage sind, für eine oxidfreie oder nahezu oxidfreie (d. h. weniger als eine Monolage Oxid) Oberfläche zu sorgen, sind dem Fachmann auf dem Gebiet klar. Wenn dieselbe Kammer nicht sowohl für die Reinigungs- als auch für die Ablagerungsschritte genutzt wird, wird der Wafer daraufhin von der Reinigungsprozesskammer in die Epitaxie-Ablagerungskammer in einer inerten Umgebung oder Vakuumumgebung umgeladen. Die Nutzung einer inerten Umgebung oder Vakuumumgebung hemmt das erneute Wachstum einer Oxidschicht auf der Oberfläche des Substrats 10. Auf diese Weise ist ein Hochtemperatur-Voreinbrennen zur Entfernung der Oxide unnötig, wobei die damit verbundene wesentliche Entgasung von Dotanden aus den vergrabenen Bereichen 12 vermieden wird. Zusätzlich werden die erforderliche Zeit zum Erhitzen der Kammer auf die hohen Temperaturen in der Größenordnung von 1200°C und das nachfolgende Spülen der verdampften Dotanden vermieden. Vorzugsweise sind die Reinigungs- und Ablagerungskanuner Teil eines einzigen Cluster-Werkzeugs.
  • Wenn das Substrat 10 innerhalb der Epitaxie-Ablagerungskammer ist, wird es auf eine Temperatur im Bereich von 500–850°C erhitzt. In der bevorzugten Ausführungsform wird eine Temperatur in der Größenordnung von 825°C verwendet. Bei diesem Punkt kann ein Niedertemperatureinbrennen für eine Dauer in der Größenordnung von 60 Sekunden erwünscht sein. Vorzugsweise waren jedoch die obigen Reinigungs- und Umladeschritte ausreichend, um das erneute Wachstum von jeglichem Oxid auf der Oberfläche des Substrates 10 zu verhindern. Wenn keine Oxide oder Oberflächenschadstoffe vorhanden sind, ist es wünschenswert, den Niedertemperatur-Einbrennschritt zu überspringen.
  • Unter Aufrechterhaltung der obigen Temperatur in der Prozesskammer wächst, wie in 2 gezeigt ist, eine dünne Abdeck-Epitaxialschicht 14 auf der Oberfläche des Substrates. Da niedrigere Temperaturen als in Techniken des Standes der Technik verwendet werden, diffundieren weniger Dotanden in die Abdeckschicht 14 auf oder verdampfen, wobei sie die umgebenden Substratbereiche 16 lateral selbstdotieren. Wegen des Hochtemperatur-Voreinbrennens, das wesentliche Mengen von Dotanden in die Kammer und auf die Substratoberfläche freisetzte, war eine Niedertemperatur-Abdeckschicht in den Verfahren des Standes der Technik unerwünscht. Wie oben erwähnt, erhöhen niedrigere Temperaturen die Tendenz der Arsenatome, auf der Oberfläche des Substrates zu haften. Weil das Hochtemperatur-Voreinbrennen vermieden wird, verdampfen keine wesentlichen Mengen von Dotanden aus der vergrabenen Schicht, wobei auf diese Weise die Höhe der lateralen Selbstdotierung auf den Substratoberflächengebieten 16 trotz niedrigerer Temperatur der dünnen Epitaxialschicht-Ablagerung reduziert wird. Die dünne Epitaxial-Abdeckschicht 14 ist vorzugsweise in der Größenordnung von 0,1 Mikrometer dick (0,05 bis 0,3 Mikrometer). Die gewünschte Dicke wird durch die Zeitdauer (Dt) zwischen dem Ende der Bildung der dünnen Epita xialschicht 14 und dem Beginn des primären Epitaxie-Ablagerungsschrittes, der die Epitaxialschicht 18 bildet, und durch das Ausmaß, in dem die Dotanden aus dem Substrat während dieser Zeit aufdiffundieren, bestimmt. Wenn sich Dt vergrößert, vergrößert sich auch die gewünschte Dicke der Epitaxial-Abdeckschicht 14, was verhindert, dass die Dotanden durch die Epitaxial-Abdeckschicht 14 und in die Kammer hinein aufdiffundieren.
  • Die Temperatur der Epitaxie-Ablagerungskammer wird daraufhin auf die gewünschte Temperatur für die Ablagerung des Restes der Epitaxialschicht 18 erhöht. Zum Beispiel können Temperaturen im Bereich von 1000–1150°C verwendet werden. In der bevorzugten Ausführungsform wird eine Temperatur in der Größenordnung von 1100°C verwendet. Die Temperatur wird nach der gewünschten Ablagerungsrate (Zykluszeit), Strukturdeformation, zulässigen Aufdiffusion und anderen Aspekten ausgewählt. Wenn die gewünschte Temperatur erreicht worden ist, wird die Epitaxialschicht 18, wie in 3 gezeigt ist, abgelagert. In der bevorzugten Ausführungsform ist das Ablagerungs-Quellengas Dichlorsilan. Jedoch können auch alternativ andere Quellengase wie etwa Trichlorsilan, Siliciumtetrachlorid, Silan oder Disilan verwendet werden. Die Dicke der Epitaxialschicht 18 ist typischerweise in der Größenordnung von 1 Mikrometer. Jedoch kann die Dicke der Epitaxialschicht 18 variieren. Die Dauer der Ablagerung kann abhängig von der gewünschten Dicke, der Ablagerungstemperatur und der Ablagerungsrate variieren. Lediglich beispielhaft ist für eine Temperatur in der Größenordnung von 1100°C, eine Dicke in der Größenordnung von 1,0 Mikrometer und eine Ablagerungsrate von 0,2 μm/min eine Dauer in der Größenordnung von 265 Sekunden geeignet. Selbstverständlich können höhere Ablagerungsraten verwendet werden.
  • Der oben beschriebene Prozessablauf erfordert etwa 50% weniger Zeit bis zum Abschluss als Verfahren des Standes der Technik. Das ist hauptsächlich bedingt durch die in den Verfahren des Standes der Technik erforderliche Zeit, die Kammer auf die erforderlichen Temperaturen für das Hochtemperatur-Voreinbrennen zu erhitzen und wieder auf Ablagerungstemperatur abzukühlen. Da sich der Druck nach erhöhten Produktionsniveaus und reduzierter Produktionszeit fortsetzt, wird dieser Zeitfaktor zunehmend wichtig.
  • Die 4 und 5 sind graphische Darstellungen der Dotandenkonzentration über der Tiefe von der Oberfläche für ein Verfahren des Standes der Technik zur Bildung einer Epitaxieschicht über einem Substrat, das vergrabene Bereiche hat. Der Prozess ist ein 1200°C-Einbrennen für 2 Minuten bei einem Druck von 8 hPa (6 Ton), gefolgt von einer 1150°C-Ablagerung einer Sperrschicht für 30 Sekunden und einer primären Epitaxie-Ablagerung bei 1030°C. Die Epitaxialschicht wird bis in eine Tiefe von etwa 1,0 Mikrometer gebildet. Der Bereich mit einer Tiefe von mehr als 1,0 Mikrometern ist das Substrat und, falls vorhanden, der vergrabene Bereich.
  • 4 zeigt die Dotandenkonzentration an einer Stelle im Substrat, wo ein dotierter vergrabener Bereich gebildet wird, und 5 zeigt die Dotandenkonzentration an einer Stelle im Substrat, wo es keinen vergrabenen Bereich gibt. Anhand von 5 zeigt die Linie 24 die laterale Selbstdotierung von einem vergrabenen dotierten Bereich wie etwa dem Bereich 12 aus 1 zum angrenzenden Bereich wie etwa zu dem Bereich 16 in 1. Wie aus der Linie 24 ersichtlich ist, liegt das Maximum der lateralen Selbstdotierungskonzentration bei etwa 1,5 × 1016.
  • Die 6 und 7 veranschaulichen graphische Darstellungen der Dotandenkonzentration über der Tiefe für das Verfahren entsprechend der bevorzugten Ausführungsform der Erfindung ohne das optionale Niedertemperatur-Voreinbrennen. Die 8 und 9 veranschaulichen die bevorzugte Ausführungsform mit dem optionalen Voreinbrennen. Im Vergleich der 6 und 8 mit 4 ist ersichtlich, dass die maximale Konzentration der vergrabenen Bereiche höher und die Breite des vergrabenen Schichtprofils für die Verfahren entsprechend der Erfindung enger ist. Das zeigt, dass in den Verfahren entsprechend der Erfindung weniger von der Originaldotierung der vergrabenen Bereiche entgast und diffundiert ist. Anhand der 7 und 9 ist die Höhe der lateralen Selbstdotierung gegenüber derjenigen des Standes der Technik reduziert. Das Maximum der latera len Selbstdotierung in 7 ist 3 × 1015 gegenüber 1,5 × 1016 des Standes der Technik. Die maximale laterale Selbstdotierung in 8 ist etwa 5,5 × 1015. Daher ist ersichtlich, dass beide Verfahren entsprechend der Erfindung (d. h. mit und ohne Niedertemperatur-Voreinbrennen) die Höhe der lateralen Selbstdotierung bedeutend reduzieren.

Claims (11)

  1. Verfahren zum Bilden einer Epitaxialschicht auf einem Substrat (10) mit minimaler Selbstdotierung aus darin ausgebildeten dotierten Bereichen (12), das die folgenden Schritte umfasst: Reinigen einer Oberfläche auf dem Substrat (10), das dotierte Bereiche (12) besitzt; Umladen des Substrats (10) in eine Epitaxie-Ablagerungskammer; Erhitzen der Epitaxie-Ablagerungskammer auf eine erste Temperatur; Ablagern eines Abdeckabschnitts (14) der Epitaxialschicht auf dem Substrat (10) bei der ersten Temperatur; Erhöhen der Temperatur in der Ablagerungskammer auf eine gewünschte zweite Temperatur; und Ablagern eines restlichen Abschnitts (18) der Epitaxialschicht auf dem Abdeckabschnitt (14) der Epitaxialschicht, sobald die gewünschte Temperatur erreicht ist; dadurch gekennzeichnet, dass der Reinigungsschritt einen HF-Säuren- oder HF-Dampf-Reinigungsprozess ohne eine Wasserspülung verwendet; und der Umladeschritt in einer inerten Umgebung stattfindet.
  2. Verfahren nach Anspruch 1, bei dem die erste Temperatur im Bereich von 500–850°C liegt.
  3. Verfahren nach Anspruch 2, bei dem die zweite Temperatur im Bereich von 1000–1150°C liegt.
  4. Verfahren nach einem vorhergehenden Anspruch, bei dem der Umladeschritt in einer Vakuumumgebung stattfindet.
  5. Verfahren nach einem vorhergehenden Anspruch, das ferner vor dem Schritt des Ablagerns eines Abdeckabschnitts (14) der Epitaxialschicht den Schritt des Einbrennens des Substrats (10) in der Ablagerungskammer umfasst.
  6. Verfahren nach Anspruch 5, das ferner das Ausführen des Einbrennschrittes für eine Dauer in der Größenordnung von 60 Sekunden umfasst.
  7. Verfahren nach einem vorhergehenden Anspruch, bei dem der Schritt des Ablagerns eines Abdeckabschnitts (14) der Epitaxialschicht das Ablagern des Abdeckabschnitts (14) bis zu einer Dicke in der Größenordnung von 0,1 Mikrometer umfasst.
  8. Verfahren nach einem vorhergehenden Anspruch, das ferner das Ausführen des Reinigungsschrittes in einer Reinigungskammer umfasst, wobei die Reinigungskammer und die Epitaxiekammer einen Teil eines einzigen Cluster-Werkzeugs bilden.
  9. Verfahren nach einem der Ansprüche 1–7, das ferner das Ausführen des Reinigungsschrittes in der Epitaxie-Ablagerungskammer umfasst.
  10. Verfahren nach einem vorhergehenden Anspruch, bei dem die Schritte des Ablagerns eines Abdeckabschnitts (14) bzw. eines restlichen Abschnitts (18) der Epitaxialschicht ein Quellengas verwenden, das aus der Gruppe gewählt ist, die besteht aus: Dichlorsilan, Trichlorsilan, Siliciumtetrachlorid, Silan und Disilan.
  11. Verfahren nach einem vorhergehenden Anspruch, das ferner das Reinigen einer Oberfläche des Substrats (10) in einer Reinigungskammer, um jegliches darauf vorhandenes Oxid zu entfernen; und das Umladen des Substrats (10) von der Reinigungskammer in eine Ablagerungskammer, ohne dass das Substrat (10) Sauerstoff ausgesetzt wird, umfasst.
DE69632175T 1995-08-31 1996-08-29 Herstellungsverfahren einer epitaktischen Schicht mit minimaler Selbstdotierung Expired - Lifetime DE69632175T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US307295P 1995-08-31 1995-08-31
US3072 1995-08-31

Publications (2)

Publication Number Publication Date
DE69632175D1 DE69632175D1 (de) 2004-05-19
DE69632175T2 true DE69632175T2 (de) 2004-09-02

Family

ID=21703976

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69632175T Expired - Lifetime DE69632175T2 (de) 1995-08-31 1996-08-29 Herstellungsverfahren einer epitaktischen Schicht mit minimaler Selbstdotierung

Country Status (4)

Country Link
US (1) US6007624A (de)
EP (1) EP0762484B1 (de)
JP (1) JPH09120947A (de)
DE (1) DE69632175T2 (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6884701B2 (en) * 1991-04-27 2005-04-26 Hidemi Takasu Process for fabricating semiconductor device
JPH1116838A (ja) * 1997-06-24 1999-01-22 Nec Corp 多結晶シリコン膜の成長方法およびｃｖｄ装置
WO1999022403A1 (en) * 1997-10-24 1999-05-06 Memc Electronic Materials, Inc. Process and apparatus for preparation of epitaxial silicon layers free of grown-in defects
KR19990041688A (ko) * 1997-11-24 1999-06-15 김규현 티타늄 샐리사이드 형성 방법
KR20030007758A (ko) * 2001-03-30 2003-01-23 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 낮은 온도 Ｓｉ 및 ＳｉＧｅ 에피택시에서 ｎ-타입오토도핑의 억제
US6635556B1 (en) * 2001-05-17 2003-10-21 Matrix Semiconductor, Inc. Method of preventing autodoping
JP2003017564A (ja) * 2001-07-04 2003-01-17 Fujitsu Ltd 半導体装置およびその製造方法
JP4682508B2 (ja) * 2003-11-14 2011-05-11 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法
EP1825503B1 (de) 2004-12-06 2012-08-22 Nxp B.V. Verfahren zur herstellung einer epitaxialschicht auf einem halbleitersubstrat
JP5928366B2 (ja) * 2013-02-13 2016-06-01 豊田合成株式会社 Ｉｉｉ族窒化物半導体の製造方法
US10026843B2 (en) * 2015-11-30 2018-07-17 Taiwan Semiconductor Manufacturing Co., Ltd. Fin structure of semiconductor device, manufacturing method thereof, and manufacturing method of active region of semiconductor device
EP3513426A4 (de) * 2016-09-14 2020-06-10 Applied Materials, Inc. Entgasungskammer für arsen und zugehörige verfahren

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4579609A (en) * 1984-06-08 1986-04-01 Massachusetts Institute Of Technology Growth of epitaxial films by chemical vapor deposition utilizing a surface cleaning step immediately before deposition
JPS61141118A (ja) * 1984-12-14 1986-06-28 Matsushita Electric Ind Co Ltd 気相成長方法
JPS6272118A (ja) * 1985-09-25 1987-04-02 Fujitsu Ltd 半導体装置の製造方法
JPS62219625A (ja) * 1986-03-20 1987-09-26 Seiko Instr & Electronics Ltd 半導体装置の製造方法
JPS63119222A (ja) * 1986-11-07 1988-05-23 Toshiba Mach Co Ltd シリコンの気相成長法
JPS63169722A (ja) * 1987-01-07 1988-07-13 Nec Corp エピタキシアル層形成方法
JPH01161826A (ja) * 1987-12-18 1989-06-26 Toshiba Corp 気相エピタキシャル成長法
US4859626A (en) * 1988-06-03 1989-08-22 Texas Instruments Incorporated Method of forming thin epitaxial layers using multistep growth for autodoping control

Also Published As

Publication number Publication date
EP0762484A1 (de) 1997-03-12
JPH09120947A (ja) 1997-05-06
EP0762484B1 (de) 2004-04-14
US6007624A (en) 1999-12-28
DE69632175D1 (de) 2004-05-19

Similar Documents

Publication Publication Date Title
DE112010000953B4 (de) Verfahren zum Herstellen einer Siliziumkarbid-Halbleitervorrichtung
DE69632175T2 (de) Herstellungsverfahren einer epitaktischen Schicht mit minimaler Selbstdotierung
DE69126637T2 (de) Verfahren zum Herstellen von Polysilizium mit niedriger Fehlerdichte
DE3851417T2 (de) Epitaxiales Wachstumsverfahren aus der Gasphase.
DE102005045338A1 (de) Epitaxierte Siliciumscheibe und Verfahren zur Herstellung von epitaxierten Siliciumscheiben
DE112016001962T5 (de) Verfahren zur Herstellung von Siliziumepitaxialwafern
DE2752439A1 (de) Verfahren zur herstellung von silicium-halbleiteranordnungen unter einsatz einer ionenimplantation und zugehoerige halbleiteranordnung
DE2917455A1 (de) Verfahren zur vollstaendigen ausheilung von gitterdefekten in durch ionenimplantation von phosphor erzeugten n-leitenden zonen einer siliciumhalbleitervorrichtung und zugehoerige siliciumhalbleitervorrichtung
US4859626A (en) Method of forming thin epitaxial layers using multistep growth for autodoping control
DE19615324A1 (de) Verfahren zum Herstellen eines vertikalen bipolaren Transistors
EP0518325A2 (de) Epitaxierte Halbleiterscheiben mit sauerstoffarmer Zone einstellbarer Ausdehnung und Verfahren zu ihrer Herstellung
DE3588127T2 (de) Halbleiteranordnung mit einer dielektrischen Schicht
DE102017201744A1 (de) Verfahren zum Herstellen eines Siliziumkarbid-Epitaxialwafers, Verfahren zum Herstellen einer Siliziumkarbid-Halbleiteranordnung und Vorrichtung zum Herstellen eines Siliziumkarbid-Epitaxialwafers
EP0005744B1 (de) Verfahren zum Aufwachsen von Epitaxieschichten auf selektiv hochdotierten Siliciumsubstraten
DE3525550A1 (de) Verfahren zur herstellung von feldeffekttransistoren mit isoliertem gate und hoher ansprechgeschwindigkeit in integrierten schaltungen hoher dichte
CN1104740C (zh) 制造互补mos半导体器件的方法
DE60108078T2 (de) Heizungsanlage und Verfahren zur Heizung für einen Reaktor
DE102017121693A1 (de) Dotierungsverfahren
DE69023582T2 (de) Verfahren zur Herstellung eines Halbleiterelementes mittels Ionen-Implantation.
DE69820940T2 (de) Verfahren zur Herstellung von hochdotiertem Silicium
DE69821560T2 (de) Epitaxieverfahren auf einem Siliciumsubstrat mit durch Arsen hochdotierten Gebieten
DE2658304C2 (de) Halbleitervorrichtung
DE19648082C2 (de) Verfahren zur Einebnung einer Halbleitereinrichtung
DE69635867T2 (de) Herstellungsverfahren für halbleiteranordnung
DE2732582C2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition