DE2658304C2 - Halbleitervorrichtung - Google Patents

Halbleitervorrichtung

Info

Publication number
DE2658304C2
DE2658304C2 DE2658304A DE2658304A DE2658304C2 DE 2658304 C2 DE2658304 C2 DE 2658304C2 DE 2658304 A DE2658304 A DE 2658304A DE 2658304 A DE2658304 A DE 2658304A DE 2658304 C2 DE2658304 C2 DE 2658304C2
Authority
DE
Germany
Prior art keywords
semiconductor device
layer
substrate
semiconductor substrate
psg
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2658304A
Other languages
English (en)
Other versions
DE2658304A1 (de
Inventor
Takashi Tokio/Tokyo Ajima
Masato Yokohama Uchida
Toshio Yokosuka Yonezawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP15337975A external-priority patent/JPS597214B2/ja
Priority claimed from JP2765076A external-priority patent/JPS52111378A/ja
Priority claimed from JP2765176A external-priority patent/JPS52111379A/ja
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Publication of DE2658304A1 publication Critical patent/DE2658304A1/de
Application granted granted Critical
Publication of DE2658304C2 publication Critical patent/DE2658304C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02269—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by thermal evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)
  • Formation Of Insulating Films (AREA)

Description

dadurch aus, daß wenigstens eln'anderer Dotjentoff als Arsen In ein Halbleitersubstrat diffundiert wird, um eine Zone hoher Dotlerstoflkonzentratlon zu bilden, worauf dos Diffundieren von Arsen und wenigstens eines anderen Dotierstoffs als Arsen In die Zone hoher DotlersioffkonzentraUon folgt, um In dieser eine Arsendlffuslonszone zu erzeugen. Die Arsendiffusion soll das Auftreten von Gitterfehlern des Halblelterkrlstalls verhindern, und Ihre Konzentration wird niedriger gemacht als diejenige des anderen Dotierstoffs,
Die PCT-Methode Ist bis zu einem bestimmten Ausmaß zufriedenstellend. Um die neueren Anforderungen far eine Halbleitervorrichtung mit einer viel niedrigeren Rauscheraugung zu erfüllen, ist es sehr wichtig, eine stark verbesserte Passivierungsschicht und ein Blocklermaterial zu entwickeln.
Eine Halbleitervorrichtung der im Oberbegriff des Anspruchs 1 angegebenen Art Ist aus der DE-OS 15 89 900 bekannt. Die vorstehend erläuterten Nachtelle aufgrund der Absorption von Feuchtigkeit sollen bei diesem Stand der Technik durch öle Ober der Phosphorslllkatglasschlcht ausgebildete Schieb*, vermieden werden, bei der es sich vorzugsweise um eine Slllclumoxldschlcht handeln soll. Diese Sillclumoxldschlcht schützt die' darunterliegende Phosphorslllkatglasschlcht vor FeuchtlgkeltselnflOssen.
Aus der FR-PS IS 30 218 Ist eine Halbleitervorrichtung bekannt, bei der ebenfalls direkt auf der Substratoberflache zunächst eine Slllciumdloxldsch'cht ausgebildet Ist, auf der sich eine Schutzschicht befindet. Diese Schutzschicht besteht bei einer Ausfuhrungsform aus einer mit Phosphor oder einem anderen Gettermaterial dotierten Slllclumdioxldschlcht, auf der sich als Feuchtigkeitsschutz eine undotierte Slllclumdioxldschlcht befindet. Bei einer anderen Ausführungsform wird anstelle von Siliciumdioxid Siliciumnitrid verwendet. Neben einer Reihe weiterer Materlallen 1st unter anderem Slllclumkarbld als anderes mögliches Material für die Schutzschicht angegeben. Für diesen Fall offenbart also die genannte Druckschrift auf einer Slllclumdioxldschlcht eine mit einem Gettermaterial dotierte Slllclumkarbldschlcht und auf dieser eine nicht dotierte SlIIcI-umkarbldschlcht.
Aus der Druckschrift »IBM Technical Disclosure Bulletin«, November 1970, Seite 1422, Ist es bekannt, die Ausdiffusion von der Rückseite eines stark dotierten Slllclumsubstrats dadurch zu verhindern, daß auf eine thermische Slllclumdioxldschlcht an der Rückseite des Substrats eine Slllclumnltrldschlcht aufgebracht wird. In der Druckschrift Ist erwähnt, daß dabei die unter Druckspannung stehende Sillclumoxldschlcht als Puffer gegenüber der Spannung der Slllclumnltrld-Khicht wirkt und damit zu einer Verringerung der Verbiegung des Wafers bellragt.
Aufgabe der vorliegenden Erfindung Ist es, eine Halbleitervorrichtung mit einer neuen Schutzschicht verfügbar zu machen, die kelr.e Feuchtigkeit absorbiert und keinen Polarlslerungseffekt aufweist sowie bei Erwärmung möglichst spannungsfrei Ist. Die neue Schutzschicht soll einen ausreichenden Blocklereffekt aufweisen gegenüber einer Verschmutzung mit Alkallmetallviirunrelnlgungen, die von den Erwärmungss^hrltte·! stammen. Eine solche Halbleitervorrichtung soll einen großen Stromverstärkungsfaktor und eine niedrig«! Rausc'ii-rzeugung aufweisen.
Die Lösung dieser Aufgabe Ist Im Anspruch 1 bzw. 8 angegeben. Ausgestaltungen und Weiterbildungen der Erfindung sind In den Untcransprüchen gekennzeichnet.
Im folgenden wird die Erfindung anhand von Ausfuhrungsformen näher erläutert. In der Zeichnung zeigt
Flg. 1 eine Querschnittsansicht einer herkömmlichen Halbleitervorrichtung;
Fig. 2 bis 5 Querschnittsansichten zur Darstellung von Herstellungsschritten für eine Halbleitervorrichtung entsprechend einer erfindungsgemäßen Ausführungsform;
Fig. 6 eine graphische Darstellung der Beziehungen zwischen der Ausbeute der Halbleitervorrichtung Im Hinblick auf die Durchbruchspannung und die Eintauchzelt der Halbleitervorrichtung In kochendes
IS Wasser, und zwar for die erfindungsgemäße und die bekannte Halbleitervorrichtung;
FI g. 7 eine graphische Darstellung des Stromverstarkungsfaktors der erfindungsgemäßen und der bekannten Halbleitervorrichtung;
M F1 g. Ü eine graphische Darstellung der Rauschzahl der erflndunesgemäßen und dei <>ekannten Halbleitervorrichtung;
FI g. 9 eine graphische Darstellung der Beziehungen zwischen der SlC-Schlchtdlcke und der auf die Oberfläehe des St-Substrats ausgeübten Spannung;
Fig. 10 bis 19 Querschnittsansichten, In denen Herstellungsschritte für eine Halbleitervorrichtung entsprechend einer weiteren erfindungsgemäßen Ausffihrungsform dargestellt sind;
FI g. 20 die Oberflachenladung der erfindungsgemäßen und der bekannten Halbleitervorrichtung;
Flg. 21 die Rauschzahl der erflndungsgemaßen und der bekannten Halbleitervorrichtung; und
Flg. 22 eine graphische Darstellung der Beziehungen zwischen dem Stromverstfirkungsfaktor und der Kollektor-Emltter-Durchbruchspannung für die erfindungsgemäße und die bekannte Halbleitervorrichtung.
Die Flg. 2 bis 5 zeigen gemeinschaftlich Herstellungsschrltte für eine Halbleitervorrichtung entsprechend einer erflndungsgemaßen Ausführungsform. Flg. 2 zeigt, daß ein Transistor 11 und ein Widerstand 12 In einem Halbleitersubstrat !3 gebildet sind. Diese Elemente sind erzeugt mit Hilfe der bekannten Schritte des epitaktischen Kristallzüchtens oder des chemischen Dampfphasenniederschlags, der Erzeugung einer SlO2-Schlcht, des selektiven Fotoätzens der SlO2-Schicht und der Dotierstoffdiffusion. Man sieht, daß die bei der Dotierstoffdiffusion als Maske verwendete SlOj-Schlcht 14 als sogenannte Feldlsollerschlcht auf der Oberfläche des Halbleitersubstrats 13 bleibt. Auf die Oberflache der Schicht 14 sind eine PSG-Schlcht 15, eine SlC-Schlcht 16 und eine SlOj-Schlcht 17 geschichtet, die durch A -Mfiampfen, Aufstauben, chemischen Dampfphasennlederschlag usw. gebildet sind.
Die SlC-Sch!:ht 16 Ist hergestellt durch chemischen Dampfphasenniederschlag unter Verwendung von Slllziumtetrahydrld (SlH4) und Toluol (C7H,) als Reaktionsstoffe, durch gewöhnliches Aufdampfen, Aufstäuben oder dergleichen.
Die SlO2-Schicht 17 wird durch eine gewöhnliche Fotoätzmethode selektiv entfernt, um öffrungen 18a, 186, 18c zum Anbringen von Elektroden für den Kollektor, die Basis bzw. den Emitter des Transistors 11 und öffnungen <9a und 196 zum Anbringen von Elektroden für den Widerstand 12 zu schaffen (Flg. 3).
Diejenigen Teile der SlC-Schlcht 16, die durch das selektive Ätzen der SlOj-Schlcht 17 freigelegt worden sind, werden durch Plasmaätzung oder dergleichen mit
ZO DO
5 6
CF4 entfernt, wodurch Öffnungen 18α', 18ft', 18c', 19o' Fall der crflndungsgemaßen Halbleitervorrichtung selbst
und 196' erzeugt werden (Flg. 4). Dann werden die nach vierstündigem Eintauchen In kochendes Wasser
PSG-Schlcht 15 und die SlOj-Isollerschlchi 14 durch ein Im wesentlichen 100% betragt, Im Gegensatz /u weniger
gewöhnliches Ätzverfahren selektiv entfernt, worauf ein als 90% für die bekannte Halbleitervorrichtung.
Alumlnlumnlcderschlag und dessen selektives Ätzen s In Flg. 7 Ist der Stromversiarkungsfaktor h,f, d. h.
folgt, um Elektroden 18α", 18/»", 18c", 19α" und 19b" I4VI8, bei geerdetem Emitter auf der Ordinate und der
In elektrischen Kontakt mit dem Halbleitersubstrat 13 Kollektorstrom (raA) auf der Abszisse aufgetragen. Man
zu bringen (Flg. 5). sieht, daß die erflndungsgemaße Halbleitervorrichtung
Die SlOjSchlchten 14 und 17 werden durch cheml- gegenüber der herkömmlichen Halbleitervorrichtung sehen Dampfphasenniederschlag usw. zu Isollcrzwecken io einen beträchtlichen Vorteil hinsichtlich des Slromverder Halbleitervorrichtung gebildet. Wenn die Silizium- stSrkungifaktors aufweist, Insbesondere In Bereichen karbldschlcht In direktem Kontakt mit dem Halbleiter- kleinen Kollektorstroms. Beispielsweise wurde für die substrat erzeugt wird, kann du Problem eines Kurz- crflndungsgemBQe Halbleitervorrichtung ein Stromverschlusses zwischen der Basis, dem Kollektor und dem starkungsfaktor von etwa 100 gemessen, wenn der Emitter des Transistors auftreten, da Siliziumkarbid ein 15 Kollektorstrom auf 10~} mA eingestellt war. Es Ist auch Halbleitermatertal Ist. Mit anderen Worten dient die wichtig zu bemerken, daß die Differenz zwischen den SlOj-Schlcht 14 dazu, das genannte Problem des Kurz- Stromverstärkungsfaktoren zweier Innerhalb eines Chips Schlusses auszuschalten. Andererseits dient die SlO2- erzeugter Transistoren, d. h. das Paarverhalten, etwa 1« Schicht Yi zur Verhinderung von Kurzschiassen betrug.
zwischen den Elektroden. Übrigens kann die Isolier- 20 Flg. 8 zeigt die Beziehung zwischen der Rauschzahl
schicht 17 auch dadurch erzeugt werden, daß die SlC- (dB) und der Frequenz, und zwar gemessen unter den
Schicht 16 in einer oxidierenden Atmosphäre erhitzt Bedingungen: I0 = 100 μΑ; V(t· * 3 V; und Rg = 1 kfl.
wird, d. h. durch die Oxidation der SlC-Schlcht 16. Man sieht, daß die Rauschzahl der erflndungsgemaßen
Die bevorzugte Dicke der SlC-Schlcht liegt Im Halbleitervorrichtung weniger als halb so groß wie Bereich von 5 nm bis 5 μπι, vorzugsweise im Bereich 25 diejenige der herkömmlichen Halbleitervorrichtung Ist.
von 50 nm bis 300 nm. Ferner kann die Schicht wenig- Beispielsweise wies die erflndungsgemaße Haibleltervor-
stens einen Dotierstoff aus der Gruppe P, Al, Pb, B, Tl, richtung bei 10 Hz eine Rauschzahl von etwa 2 dB auf
Ga, Zn, Zr, Sr. Cr, Mo, W, NI, Fe, Co und Ta enthal- Im Gegensatz zu etwa 5 dB bei der herkömmlichen
ten, um die Passlvlerungswirkung zu verbessern und Halbleitervorrichtung.
die Ätzgeschwindigkeit zu fordern. Die bevorzugte 30 Die erflndungsgemaßen Halbleitervorrichtungen. Dotierstoffkonzentration liegt Im Bereich von 10" bis deren Eigenschaften In den Flg. 6, 7, 8 gezeigt sind. 10" Atome/cmJ, noch besser Im Bereich von IO20 bis wiesen sowohl eine PSG- als auch eine SlC-Schlcht auf. 10" Atome/cm3. Die mit dem Dotierstoff dotierte SlC- Die Slllzlumkarbldschlcht weist auch eine Spannungs-Schicht kann durch verschiedene Verfahren erzeugt kompensatlonswlrkung zwischen dem Halbleitersubstrat werden, einschließlich beispielsweise einer Ionenlmplan- 35 und den darauf geschichteten Isolierschichten auf. Die tatlon, eines chemischen Dampfphasennlederschltgs thermischen Ausdehnungskoeffizienten von Silizium, ünief Verwendung tief Reduktion Von Gasen wie Afsin Siimüfnuiöxid und Siliziumkarbid sind:
(AsHj) und Phosphin (PHj), und einer Methode zum Niederschlagen einer Mischung aus Siliziumkarbid und
dem Dotierstoff durch Aufstauben, Elektronenstrahlnle- 40 derschlag, Plasmaniederschlag usw.
In einigen Fallen werden die Wärmebehandlungen
bei Temperaturen niedriger als 1000" C durchgeführt, Bekanntlich kann eine Halbleitervorrichtung, bei der um die Diffusionsschichten zum Zweck der Steuerung SlOj-Schlchten auf ein Sl-Substrat geschichtet sind, des Stromverstfirkungsfaktors, von Vrc0 und von Vceo 45 während der HrwBrmungsschrltte seine Form Bndern des Transistors zu steuern. Unter der erwähnten oder brechen, und zwisr aufgrund des genannten Unter-Temperaturbedingung wird die Slllzlumkarbldschlcht schledes zwischen den thermischen Ausdehnungskoefflamorph. Die Schicht weist jedoch eine ausreichende zlenten von SI und SlO]. Die Verwendung der Ober die Wirkung als Passivierungsschicht einer Halbleltervor- SlOj-Schlcht geschichteten SlC-Schlcht dient Jedoch richtung auf, selbst wenn sie amorph Ist. so dazu, eine solche Deformation und ein solches Brc hen
Die FI g. 6, 7 und 8 zeigen Vergleichsdaten zwischen zu verhindern.
der erflndungsgemaOen Halbleitervorrichtung, die eine Flg. 9 zeigt die Beziehung zwischen der SlC-Schlcht-
Sllizlumkarbid-Passivierungsschlcht aufweist, und einer dicke (nm) und der auf die Oberfläche des Sl-Substrats
herkömmlichen Halbleitervorrichtung, und zwar bezug- ausgeübten Spannung (N/mm2). Der positive Bereich
Hch der Ausbeute hinsichtlich Durchbruchspannung, 55 der Spannung bedeutet eine Expansion des Substrats Stromverstarkungsfaktor hre bzw. Rauschzahl. und der negative Bereich kennzeichnet eine Kompres- In Flg. 6 Ist die Ausbeute (%) hinsichtlich der slon. Wie Flg. 9 zeigt. Ist die auf die Oberfläche des Sl- Durchbruchspannung auf der Ordinate und die Zelt Substrats ausgeübte Spannung 0, wenn die Dicke der
(Stunden), wahrend welcher die Halbleitervorrichtung SiC-Schicht etwa 75 nm betragt. Mit anderen Worten,
in kochendes Wasser getaucht worden Ist, auf der 60 eine SlC-Schlcht mit der genannten Dicke bewirkt den
Abszisse aufgetragen. Die Kreise (o) und die Kreuze U) maximalen Spannungskompensatlonscffekt. In der graphischen Darstellung bezeichnen erfindungs- Eine Halbleitervorrichtung mit einem mit Hilfe des
gemäße Halbleitervorrichtungen bzw. herkömmliche PCT-Verfahrens hergestellten Halbleitersubstrat und
Halbleitervorrichtungen. Die dargestellte Ausbeute Ist einer Slllzlumkarbldpasslvlerungsschlcht weist auch
der Prozentsatz der Halbleiiervorrlchtungsmuster, die 65 ausgezeichnete Eigenschaften auf und fallt ebenfalls In
weniger als 0,1 μΑ Oberflachenleckstrom bei einem auf den Rahmen der Erfindung. Die Flg. 10 bis 19 zeigen
100 V eingestellten Vt ^, aufwiesen, bezogen auf alle gemeinschaftlich als ein Beispiel die Stufen zur Herstcl-
getesteten Muster. Flg.6 zeigt, daß die Ausbeute im lung einer diskreten Halbleitervorrichtung entsprechend
Sl 2.5 X ίο-60 C-1
SiO2 0,35 X io-«0 C-1
SlC 4,5 X C-1
einer weiteren erflndungsgcmlltlen Ausführungsform.
ücmaii Flg. 10 Ist auf der Oberfläche eines N -leitenden Slllzlumsubstrats 21 eine SlO,-Schlcht 22 selektiv gebildet. Wenigstens ein P-Lcltfflhlgkclt erzeugender Düilersioff, bei dem es sich nicht um As hundeii, lsi In das Substrat 21 diffundiert, um eine Zone 23 hoher Dotlersioffkonzentrailon (Flg. II) zu erzeugen, die eine Bas,',, one bildet. Dann wird eine weitere SlOj-Schlchl 24 au' der gesamten Oberfläche erzeugt, und zwar durch eine chemische Dampfphasenabscheidung, usw., worauf ein selektives Entfernen der SlO, Schicht folgt, um einen Teil der Zone 23 mit hoher Dotierstoffkonzentration freizulegen (Flg. 12). Eine Emitterzone 25 wird erzeugt, Indem As und ein weiterer Dotierstoff, wie P, In die freigelegte Zone hoher Dotierung diffundiert wird (Flg. 13).
Anstatt durch Diffusion kann die Emitterzone durch Verwendung einer chemischen Dampfphasenabscheidung gebildet Wcfucfi. ΐίΤί SpcZiciicü wiiu r üfiu As enthaltendes SlO2 niedergeschlagen durch chemische Dampfphasenabscheidung aus einem Gasgemisch mit vorbestimmten Verhältnissen von PlIj und AsHj, die mit einer Mischung aus SlH4 und O] vermischt worden sind, worauf eine vier Stunden dauernde Erhitzung der niedergeschlagenen Schicht auf etwa 1100° C folgt. Um die Gitterfehler des Kristalls der Emitterzone 25 minimal zu machen, sollte die Anzahl der As-Atome bei etwa 3 bis 24% der Anzahl der P-Alome liegen. Es hat sich gezeigt, daß der Kristall der Emitterzone frei von Versetzungen und Entmischungen 1st, wenn die Dotlerstoi ι konzentration 4,OxIO20 Atome/cm-1 oder weniger Ist. Außerdem hat sich gezeigt, daß die Ausdehnung der Basiszonenbreite aufgrund des Emlttcrelntaucheffekts nur vernachlftsslgbar kleine 0,2% der ursprünglichen Breite der Basiszone ausmacht.
Alle auf dem Slllzlumsubstrat 2! erzeugten Schichten werden dann gemäß Fig. !4 entfernt und es wird sine neue SlO2-Schlcht 26 auf der freiliegenden Oberfläche des Slllzlumsubstrats gebildet, und zwar durch dessen Oxidation, die unter einer Atmosphäre aus (I2, Oj und HCI ausßcfahrt wird (Flg. 15). Diese Oxidationsbehandlung wird 30 Minuten lang bei etwa ΙΟΟΟφΓΓ χ αιισγεφϋηρτν ωδυρχη εινε <πΛ-σχηιΧϊμ μιτ εινερ ίιχκε ξν ο7ΓΠ μηι und einem extrem geringen Nadelloch-Auftreten erzeugt wird. Es Ist wichtig darauf hinzuweisen, daß die zur Bildung der Basiszone 23 und der Emitterzone 25 verwendeten SlOj-Schlchten 22 und 24 vor Erzeugung der SlO2-Schicht 26 entfernt worden sind. Die SlOrSchlchten 22 und 24 werden mehrmals Wärmebehandlungen unterzogen, was zu einer Verunreinigung mit Alkallmetallverunreinigungen, wie Natrlumlonen, führt. Demgemäß Ist das Entfernen der SIO3-Schlchten sehr wirksam, um zu ermöglichen, daß die resultierende Halbleitervorrichtung Kanalblldungcn verhindern und die Rauscherzeugung verringern kann.
Es wird dann eine SlC-Schlcht 27 mit einer Dicke von etwa 0,2 um auf der Isolierschicht 26 erzeug), und zwar durch chemische Dampfphasenabscheidung, Aufsprühen, usw. (Flg. 16). Die solchermaßen erzeugte SlC-Schlcht 27 wird selektiv entfernt, um jenen Teil der Isolierschicht 26 freizulegen, der außerhalb der Basiszone 23 und der Emitterzone 25 Hegt. Das Halbleitersubstrat wird ferner 3 Stunden lang In der Mischgasatmosphäre aus H2, O2 und HCl auf HOO0C erwärmt, wodurch ermöglicht wird, daß die freigelegte SiOr Isollerschlcht bis zu einer Dicke von etwa 0,5 bis 0,6 μηι wachsen kann und eine Isolierschicht 28 durch diese Wärmebehandlung gebildet wird (Flg. 17). Bei dieser Wärmebehandlung wirkt die restliche SlC-Schlchl 27 als Maske und somit kann die SlO,-Isollerschlcht unter der SlC-Schlcht nicht In die Basis- und die Emitterzone wachsen. Es folgt, daß die Isolierschicht 28 viel dicker als die Schicht 26 ist. Dieser Aufbau verhindert wirksam eine Kanalblldung, die durch eine verringerte Löcherkon/entratlon Im Oberflächenbereich der Basiszone verursacht wird, sowie eine Inversion der Kollcktorzone, die durch die Energiequelle lenspannung bewirkt wird. Die Kanalblldung und die erwähnte Kollektorzoneninversion rühren vom Translstortufbau her, da die Dotierstoffkonzentration der Kollektorzone viel niedriger als diejenige der Basiszone und der Emitterzone Ist. Die Bildung der SlOj-Isollerschicht 28 resultiert Tür den Fall, daß auch ein Widerstand gebildet wird. In dem zusätzlichen Vorteil, daß der Widerstandswert des Widerstandes Im wesentlichen unverändert bleibt.
DiiGucfnifinüs wciucii eine feine SiO2-3chicni 29 mii
einer Dicke von etwa 0,2 bis 0,4 μσι und eine zusätzliche SlO,-Schicht 30, die mit P und As dotiert Ist und eine Dicke von etwa 0,2 bis 0,3 μπι aufweist, durch chemische Dampfphasenabscheidung erzeugt (Flg. 18). Der Erzeugung dieser Isolierschichten folgt ein Vergütungsschrltt. Die Vergütung wird !0 Minuten lang bei etwa 1000° C In einer oxidierenden oder Inaktiven Atmosphäre durchgeführt, worauf eine Behandlung mit POCIj folgt, um schädliche Verunreinigungen zu entfernen.
Schließlich werden Metallelektroden 31 durch ein gewöhnliches Verfahren erzeugt (Flg. 19). Wie wiederholt beschrieben, wirkt die SlC-Schlcht 27 in der resultierenden Halbleitervorrichtung als eine Passivierungsschicht.
An den folgenden drei Mustern wurden Vergleichstests durchgeführt, um Einblick in den Vorteil der
herkömmlichen Halbleitervorrichtung Im Hinblick auf die Oberflächenladung pro Elnheltsfläche (Nffl) zu gewinnen:
Muster I
Halbleitervorrichtung mit einem Sl-Substrat, In dem mit Hilfe der erwähnten PCT-Methode vorbestimmte Halblelterzonen gebildet sind, und mit einer auf dem Sl-Substrat erzeugten SlOj-Schicht (herkömmliche Halbleitervorrichtung).
Muster Il
Halbleitervorrichtung, dadurch hergestellt, daß eine Sl]N4-Schlcht auf der SlOj-Schlcht des Musters I erzeugt worden Ist (herkömmliche Halbleltervorrlchtung).
Muster III
Halbleitervorrichtung, dadurch hergestellt, daß eine SlC-Schlcht auf der SlOj-Schlcht des Musters 1 erzeugt worden Ist (erfindungsgemäße Halbleitervorrichtung).
Zunächst wurde an Jedes dieser Muster eine Sperrspannung angelegt, um die Ausdehnung der Verarmungsschicht zu messen. Dann wurde jedes dieser Muster einer Wärmebehandlung unter Vorspannung ausgesetzt, d. h., das Muster wurde 10 Minuten lang auf 300° C gehalten und es wurde ein elektrisches Feld von I66 V/cm während der Heizzelt an das Muster
angelegt, und zwar als Durchlaß- und als Sperrvorspannung. Nach der Wärmebehandlung unter Vorspannung wurde die Menge der beweglichen Ionen hulb-quantltatlv gemessen.
Die Oberflächenladung pro Elnheltsflachc (NtÄ) schafft ein gutes Kriterium für die Gesamtbewertung von beweglicher Ladung, Oberflachenzustandsdlchte, usw. und erlaubt eine Gesamtbewertung des Passlvlcrungseffektes und des Blocklerungscffcktes der SIlIzI-umkarbldschlcht, einer PSG-Schlcht, usw. der HaIbIeI- in tervorrlchtung. Flg. 20 zeigt die Ergebnisse der Vergleichstests. In dieser Figur bedeutet »NO BT«, daß eine Wärmebehandlung unter Vorspannung an dem Muster nicht vorgenommen worden Ist. Andererseits bedeuten »+BT« und »-BT«, daß den Mustern wahrend der Wärmebehandlungen unter Vorspannung eine Durchlaß- bzw. Sperrspannung zugeführt worden Ist. Flg. 20 zeigt, daß die erflndungsgemaße Halbleitervorrichtung mit einer SiC-Schicht (Muster lit) beträchtlich hesser als die herkömmlichen Halbleitervorrichtungen Ist.
An der erflndungsgemaßen Halbleitervorrichtung (Muster III) wurden außerdem Messungen der Rauschzahl und des Stromverstärkungsfaktors (hrt) vorgenommen, mit den Ergebnissen, wie sie In den Flg. 21 bzw. 22 gezeigt sind, je Im Vergleich mit einer herkömmlichen Halbleitervorrichtung (Muster I). Die Rauschzahl wurde gemessen unter den Bedingungen: I( = 100 μΑ, Vcf = 3 V und Rg = 1 kß. Wie Flg. 21 zeigt, war die Rauschzahl der erflndungsgemaßen Halbleltervorrlch- Μ tung weniger als halb so groß wie diejenige der herkömmlichen Halbleitervorrichtung. Flg. 22 zeigt ebenfalls einen bedeutenden Vorteil der erflndungsgemaßen Vorrichtung gegenüber der bekannten Vorrichtung. Wie sich zeigte. Ist das Vc£0 der crflndungsgemaßen Vorrichtung viel großer als diejenige der herkömmlichen Vorrichtung, wenn der Vergleich beim seiben Stromverstarkungsfaktor durchgeführt wird. Dies zeigt, daß die erflndungsgemaße Halbleitervorrichtung einen viel kleineren Generailon-Rekomblnatlon-Strom erlaubt *o als die herkömmliche Halbleitervorrichtung. Übrigens wurde die Ausbeute hinsichtlich der Durchbruchsspannung, wie sie zuvor definiert worden Ist, für diese beiden Arten von Halbleitervorrichtung ebenfall; gemessen, wobei die Ergebnisse Im wesentlichen gleich den in Flg. 6 gezeigten sind.
Hierzu S Blatt Zeichnungen so
55
60
65

Claims (8)

PatenlansprQche:
1. Halbleliervorrlchiung, umfassend ein Halbleitersubstrat, In dessen Obcrfiächenberelch sich pn-Übergänge befinden, die von einer direkt auf der Substratoberflache befindlichen Slllclumdloxldschlcht (14) bedeckt sind, auf der sich eine Schutzschicht-Anordnung mit mindestens einer Slllclumkarbldschichi befindet, dadurch gekennzeichnet, daß Ober der Slllclumdloxldschlcht (14) eine Slllkatglasschlcht (15) und aui dieser die Slllclumkarbldschlcht (16) angeordnet Ist, und daß die Dicke der Slllclumkarbldschlcht (16) so gewählt Ist, daß mechanische Spannungen bei Temperaturänderungen weltgehend kompensiert sind.
2. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Schutzschichtanordnung auf der Slliclumkarbldschlchi (16) eine weitere Slticiumdloxldschlcht (17) aufweist.
3. Halbleitervorrichtung nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, daß die SIlIcI-umcarbldschlcht (16) wenigstens einen Dotierstoff aus der Gruppe P, Al, Pb, B, Tl. Ga, Zn, Zr, Sr, Cr, Mo. W, Nl, Fe, Co und Ta enthalt.
4. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Dicke der SHlclumcarbldschlcht Im Bereich von 5 nm bis 5 μπι Hegt.
5. Halbleitervorrichtung nach einem der Ansprüche 3 odei 4. dadurch gekennzeichnet, daß die Konzentration des 'n der Slllclumkarbldschlcht enthaltenen Dotlcrstoffs Im Bereich von 10" bis 10" Atome/cm3 liegt.
6. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Slliclumkarbldschlchi aus amorphem Slllclumkarbld gebildet Ist.
7. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die direkt auf der Substratoberflache befindliche SIIIcI-umdioxldschlcht (14) und die Schutzschlchtanc.'inung (15, 16; 15. 16. 17) alle Masklerschlchtcn ersetzen, die zur Erzeugung der Halblelterzoncn Im Halbleitersubstrat verwendet wurden.
8. Halbleitervorrichtung, umfassend ein Halbleitersubstrat. In dessen Oberflachenbercich sich pn-Übergänge befinden, die von einer direkt auf der Substratoberflache befindlichen Slllclumdloxldschlchl (26) bedeckt sind, auf der sich eine Schutzschicht-Anordnung mil mindestens einer Slllclumkarbldschlcht befindet, dadurch gekennzeichnet, daß sie nach dem sogenannten PCT-Verfahren hergestellt Ist, und daß die Schulzschicht auf der Slllclumdloxldschlcht (26) die undotlcrte Slllclumkarbldschlcht (27), auf dieser eine reine Slllclumdloxldschlchl (29) und darauf eine mit Phosphor und Arsen dotierte weitere Slllciumdloxldschlchi (30) aufweist, daß die direkt auf der Substratoberflache befindliche Slllclumdloxldschlcht (26) und die Sehulzschlchl-Anordnung (27, 29, 30) alle Masklerschlchicn ersetzen, die zur Erzeugung der pn-Übergange verwendet wurden, und daß die Dicke der Slllclumkarbldschlcht (27) so gewählt lsi, daß mechanische Spannungen bei Temperaturanderungen weitgehend kompensiert sind:
Die Erfindung bezieht sich auf eine Halbleitervorrichtung gemfiß Oberbegriff des Anspruchs 1 bzw. des Anspruchs 8.
Eine Halbleitervorrichtung wie ein Transistor, eine Diode oder eine Integrierte Schaltung umfaßt ein Halbleitersubstrat, eine auf dem Halbleitersubstrat erzeugte Isolierschicht, wie eine SlllzlumdJoxldschlcht, und eine Schutz- odar Passivierungsschicht aus Aluminiumoxid, PSG (Phosphorslllkatglas). usw., die aur der Jsollerschicht gebildet Ist. Im folgenden bedeutet SG Slllkatglas.
Flg. 1 zeigt ein Beispiel einer herkömmlichen Halbleitervorrichtung. Gemäß dieser Flg.sind ein Transistor I und ein Widerstand 2 In einem Halbleitersubstrat 3 gebildet. Ferner sind eine SlOrlsollerschlcht * und elne PSG-Schlcht 5 aui die Oberflache des HaIbIeItersubstrats 3 geschichtet. Zudem sind Metallelektrode^ 6, 6' und eine (nicht gezeigte) Verdrahtung dadurch erzeugt worden, daß die gewünschten Teile des Halbleltersubstrais durch Fotoatzen oder dergleichen freigelegt werden sind, eine Aluminiumschicht niedergeschlagen und diese selektiv geätzt worden Ist. Bei dem Beispiel gemäß Flg. 1 Ist der Verdrahlungstell außerdem mit einer SlOa-lsollerschlcht 4' und einer PSG-Schutzschicht 5'bedeckt.
Die Isolierschicht und die Schutzschicht dienen dazu, das Halbleitersubstrat vor einer Verunreinigung durch verunreinigende Stoffe zu schützen und dadurch Kanalblldungen In der Basis- oder der Kollcktorzone zu verhindern. Ferner verhindern diese Schichten, daß sich die von Ihnen bedeckten Elektroden und Verdrahtungstelle vom Substrat abschälen. Eine als Passivierungsschicht verwendete PSG-Schlcht oder dergleichen bringt jedoch ein Problem mit sich. Die Schicht neigt nämlich dazu. Feuchtigkeit zu absorbieren, was zu einer Phosphorsäureblldung führt. DHc solchermaßen erzeugte Phosphorsäure atzt die Metallelektroden und den Verdrahlungstell, was In extremen Fällen zu deren Zerstörung führt. Ferner weist e'n«; Glasschicht wie PSG einen Polarlslerungscffckt auf, der zur Verringerung der Kolleklor-EmlUei-Durehbruchspannung (V(t„) und der Kollektor-Busls-Durchbruchspannung (V(fl„) sowie zu einer erhöhten RauschvcrSndcrung rührt.
Eine Halbleitervorrichtung wird mit Hilfe folgender Schritte erzeugt: Auf einem Substrat wird eine Isolierschicht erzeugt; diese wird zum Elndlffundlercn von Dotierstoff In das Halbleitersubstrat selektiv geätzt; es wird eine weitere Isolierschicht erzeugt; diese wird so selektiv geatzt; usw. Es folgt, daß die Halbleitervorrichtung Isolierschichten aufweist, die mehrmals wahrend des Herstellungsvorgangs Wärmebehandlungen unterzogen worden sind. Es sei in diesem Zusammenhang bemerkt, daß die solchermaßen gebildeten Isollerschlchten verunreinigt sind mit Alkallmctallverunrelnlgungcn, wie Natriumionen, die bei den F.rwarmungsschrliien erzeugt werden, beispielsweise von einer Röhre zur Durchführung einer gleichmäßigen Erwärmung. Demzufolge besteht ein zusätzlicher Nachteil darin, daß die herkömmliche Halbleitervorrichtung zu Kanalbildungen In der Basis- oder der Kollektorzonc neigt.
Methoden zur Verbesserung der Rauscheigenschaficn usw. durch einen modifizierten Aufbau des Halblcltcrsubstrais selbst sind vorgeschlagen worden In den US-PS 38 12 519, 38 34 953, 38 58 238 und 38 79 230. Diese Methoden werden kollektiv Perfect Crystal Device Technology genannt und selen hler als »PCT-Vcrlah· rcn<i bezeichnet. Das PCT-Verfahren zeichnet sich
DE2658304A 1975-12-24 1976-12-22 Halbleitervorrichtung Expired DE2658304C2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP15337975A JPS597214B2 (ja) 1975-12-24 1975-12-24 ハンドウタイソウチ
JP2765076A JPS52111378A (en) 1976-03-16 1976-03-16 Semi-conductor device
JP2765176A JPS52111379A (en) 1976-03-16 1976-03-16 Semi-conductor device

Publications (2)

Publication Number Publication Date
DE2658304A1 DE2658304A1 (de) 1977-06-30
DE2658304C2 true DE2658304C2 (de) 1984-12-20

Family

ID=27285892

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2658304A Expired DE2658304C2 (de) 1975-12-24 1976-12-22 Halbleitervorrichtung

Country Status (5)

Country Link
US (1) US4224636A (de)
DE (1) DE2658304C2 (de)
FR (1) FR2336795A1 (de)
GB (2) GB1572820A (de)
NL (1) NL171944C (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR900001267B1 (ko) * 1983-11-30 1990-03-05 후지쓰 가부시끼가이샤 Soi형 반도체 장치의 제조방법
FR2601801B1 (fr) * 1986-07-16 1988-09-16 Morin Francois Ecran d'affichage a matrice active utilisant du carbure de silicium amorphe hydrogene et procede de fabrication de cet ecran
JPS6347983A (ja) * 1986-08-18 1988-02-29 Sharp Corp 炭化珪素電界効果トランジスタ
US4789886A (en) * 1987-01-20 1988-12-06 General Instrument Corporation Method and apparatus for insulating high voltage semiconductor structures
US4757934A (en) * 1987-02-06 1988-07-19 Motorola, Inc. Low stress heat sinking for semiconductors
US5098494A (en) * 1989-05-23 1992-03-24 Mcnc Bonding of ceramic parts
US5818071A (en) * 1995-02-02 1998-10-06 Dow Corning Corporation Silicon carbide metal diffusion barrier layer

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL244520A (de) * 1958-10-23
US2937324A (en) * 1959-02-05 1960-05-17 Westinghouse Electric Corp Silicon carbide rectifier
GB1104935A (en) * 1964-05-08 1968-03-06 Standard Telephones Cables Ltd Improvements in or relating to a method of forming a layer of an inorganic compound
GB1114798A (en) * 1965-08-09 1968-05-22 Westinghouse Electric Corp Integrated circuit device with dielectric isolation and method of making the same
US3400309A (en) * 1965-10-18 1968-09-03 Ibm Monolithic silicon device containing dielectrically isolatng film of silicon carbide
GB1143864A (de) * 1966-01-15 1900-01-01
DE1614358C3 (de) * 1966-03-08 1974-08-22 Rca Corp., New York, N.Y. (V.St.A.) Verfahren zum Herstellen einer Ätzmaske für die Ätzbehandlung von Halbleiterkörpern
US3451867A (en) * 1966-05-31 1969-06-24 Gen Electric Processes of epitaxial deposition or diffusion employing a silicon carbide masking layer
US3465209A (en) * 1966-07-07 1969-09-02 Rca Corp Semiconductor devices and methods of manufacture thereof
FR1530218A (fr) * 1966-07-07 1968-06-21 Rca Corp Perfectionnements aux dispositifs semiconducteurs
GB1200078A (en) * 1966-09-12 1970-07-29 Hitachi Ltd A method of manufacturing a semiconductor device and a device obtained by this method
GB1141251A (en) * 1966-09-19 1969-01-29 Gen Electric Co Ltd Improvements in or relating to luminescent materials
US3469155A (en) * 1966-09-23 1969-09-23 Westinghouse Electric Corp Punch-through means integrated with mos type devices for protection against insulation layer breakdown
US3455020A (en) * 1966-10-13 1969-07-15 Rca Corp Method of fabricating insulated-gate field-effect devices
US3497773A (en) * 1967-02-20 1970-02-24 Westinghouse Electric Corp Passive circuit elements
GB1224801A (en) * 1967-03-01 1971-03-10 Sony Corp Methods of manufacturing semiconductor devices
GB1162565A (en) * 1967-04-07 1969-08-27 Ibm Uk Improvements in and relating to Semiconductor Structures
GB1182152A (en) * 1967-04-12 1970-02-25 Mark Slaffer Improved Telemetry System for Pistons and Like Reciprocating Members.
US3550256A (en) * 1967-12-21 1970-12-29 Fairchild Camera Instr Co Control of surface inversion of p- and n-type silicon using dense dielectrics
US3615941A (en) * 1968-05-07 1971-10-26 Hitachi Ltd Method for manufacturing semiconductor device with passivation film
GB1255347A (en) * 1968-10-02 1971-12-01 Hitachi Ltd Improvements in semiconductor devices
US3967310A (en) * 1968-10-09 1976-06-29 Hitachi, Ltd. Semiconductor device having controlled surface charges by passivation films formed thereon
US3812519A (en) * 1970-02-07 1974-05-21 Tokyo Shibaura Electric Co Silicon double doped with p and as or b and as
GB1334520A (en) * 1970-06-12 1973-10-17 Atomic Energy Authority Uk Formation of electrically insulating layers in semiconducting materials
JPS4733548U (de) * 1971-05-14 1972-12-14
JPS5131024Y2 (de) * 1971-05-22 1976-08-04

Also Published As

Publication number Publication date
FR2336795A1 (fr) 1977-07-22
GB1572819A (en) 1980-08-06
FR2336795B1 (de) 1982-01-08
NL171944C (nl) 1983-06-01
GB1572820A (en) 1980-08-06
DE2658304A1 (de) 1977-06-30
US4224636A (en) 1980-09-23
NL7614307A (nl) 1977-06-28

Similar Documents

Publication Publication Date Title
DE2745857C2 (de)
DE2414033C3 (de) Verfahren zur Herstellung von Halbleitervorrichtungen mit selektiv auf einer Oberfläche eines Halbleitersubstrats angeordneten Schichten aus einem Oxid des Substratmaterials
DE102007016085B4 (de) Verfahren zur Herstellung eines MOSFET
DE2109874C3 (de) Halbleiterbauelement mit einem monokristallinen Siliziumkörper und Verfahren zum Herstellen
DE2707693C3 (de) Verfahren zum Herstellen von dotierten Zonen einer bestimmten Leitungsart in einem Halbleitersubstrat mittels Ionenimplantation
DE2650511C2 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE2160450C3 (de) Verfahren zur Herstellung eines Halbleiterbauelementes
DE2623009A1 (de) Verfahren zur herstellung einer halbleiteranordnung und durch dieses verfahren hergestellte halbleiteranordnung
DE2641752B2 (de) Verfahren zur Herstellung eines Feldeffekttransistors
DE2749607C3 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
EP0025854A1 (de) Verfahren zum Herstellen von bipolaren Transistoren
DE2160427A1 (de) Halbleiteranordnung mit einem Halb leiterwiderstand und Verfahren zur Her stellung einer derartigen Anordnung
DE69230988T2 (de) Verfahren zum Herstellen einer Anordnung, bei dem ein Stoff in einen Körper implantiert wird
DE2605830A1 (de) Verfahren zur herstellung von halbleiterbauelementen
DE2633714C2 (de) Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung
DE2103468A1 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2658304C2 (de) Halbleitervorrichtung
DE4244115C2 (de) Halbleitervorrichtung und Verfahren zum Herstellen der Halbleitervorrichtung
DE2705468A1 (de) Verfahren zur herstellung von transistoren durch ionenimplantation
DE3012119C2 (de) Verfahren zum Herstellen eines Halbleiterbauelements
DE1814747C2 (de) Verfahren zum Herstellen von Feldefekttransistoren
EP1139432A2 (de) Schottky-Diode
DE2517252A1 (de) Halbleiterelement
DE3540452C2 (de) Verfahren zur Herstellung eines Dünnschichttransistors
DE69025784T2 (de) Nichtflüchtige Speicher-Halbleiteranordnung

Legal Events

Date Code Title Description
D2 Grant after examination
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: KABUSHIKI KAISHA TOSHIBA, KAWASAKI, KANAGAWA, JP