JPS597214B2 - ハンドウタイソウチ - Google Patents
ハンドウタイソウチInfo
- Publication number
- JPS597214B2 JPS597214B2 JP15337975A JP15337975A JPS597214B2 JP S597214 B2 JPS597214 B2 JP S597214B2 JP 15337975 A JP15337975 A JP 15337975A JP 15337975 A JP15337975 A JP 15337975A JP S597214 B2 JPS597214 B2 JP S597214B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor device
- psg
- impurities
- sic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Bipolar Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置に適用する保護被膜又は半絶縁性被
膜に関するもので、本発明では珪酸塩ガラス（Ｓｉｌｉ
ｃａｔｅＧｌａｓｓ）をＳＧと略記する。
膜に関するもので、本発明では珪酸塩ガラス（Ｓｉｌｉ
ｃａｔｅＧｌａｓｓ）をＳＧと略記する。
従来半導体基体即ち単結晶は不所望な不純物からの汚染
をを防ぐ目的も兼ねて珪素酸化物等の絶縁被膜を半導体
基体に形成する手法や、絶縁被膜を兼ねたいわゆるパッ
シベーション（ＰａＳＳｌＶａｔ１０ｎ）膜即ちＰＳＧ
）アルミナ等が保護被膜とし、て適用されている。この
種の半導体装置は第１図に示すように、半導体基体３に
トランジスタ（以後Ｔｒと略称する）１や抵抗層２が形
成され、これらの回路部材はその一面が半導体基体表面
に露出しており、この露出部分以外の半導体基体表面に
は絶縁被膜４ＰＳＧ５被膜を積層形式する。
をを防ぐ目的も兼ねて珪素酸化物等の絶縁被膜を半導体
基体に形成する手法や、絶縁被膜を兼ねたいわゆるパッ
シベーション（ＰａＳＳｌＶａｔ１０ｎ）膜即ちＰＳＧ
）アルミナ等が保護被膜とし、て適用されている。この
種の半導体装置は第１図に示すように、半導体基体３に
トランジスタ（以後Ｔｒと略称する）１や抵抗層２が形
成され、これらの回路部材はその一面が半導体基体表面
に露出しており、この露出部分以外の半導体基体表面に
は絶縁被膜４ＰＳＧ５被膜を積層形式する。
一方Ｔｒｌ及び抵抗層２の電極は前記露出部にＡｌから
成る導出部６６’・・・を設けて形成するが、この導出
体に連接し前記積層体上に延在した配線部（図示省略）
も絶縁被膜４′ＰＳＧ５′を被覆保護している。
成る導出部６６’・・・を設けて形成するが、この導出
体に連接し前記積層体上に延在した配線部（図示省略）
も絶縁被膜４′ＰＳＧ５′を被覆保護している。
このような積層体即ち保護被膜はＴｒｌに形成されるベ
ース領域やコレクタ領域のチャンネル発生を防ぎ、又導
出体、配線部も被覆されているので外部からの汚染防止
更には導出体の剥離防止をも兼ねている。
ース領域やコレクタ領域のチャンネル発生を防ぎ、又導
出体、配線部も被覆されているので外部からの汚染防止
更には導出体の剥離防止をも兼ねている。
しかしＰＳＧは吸湿して燐酸を形成するためこれが配線
体を食刻し甚だしい時は切断する。又ＰＳＧ層等のガラ
ス被膜は分極効果があり、これはＶｃＥｏ（コレクター
エミッタ間電圧）ＶｃＢｏ（コレクターベース間電圧）
の劣化やノイズ変動が大きくなる欠点がある。本発明は
上記の背景に鑑みてなされたもので、特に新規な現象を
基に完成された。
体を食刻し甚だしい時は切断する。又ＰＳＧ層等のガラ
ス被膜は分極効果があり、これはＶｃＥｏ（コレクター
エミッタ間電圧）ＶｃＢｏ（コレクターベース間電圧）
の劣化やノイズ変動が大きくなる欠点がある。本発明は
上記の背景に鑑みてなされたもので、特に新規な現象を
基に完成された。
即ち本発明者はＰ、Ａｌ、Ｂ、Ｔｉ、Ｇａ、Ｚｎ、Ｏ、
Ｚに、Ｂに、Ｃに、Ｍｏ、Ｎｉ、Ｗ、Ｆｅ、Ｃｏ、Ｔａ
からなる不純物の少くとも一種を含んだＳｉＣを半導体
装置のＰａｓｓｉｖａｔｉＯｎ被膜即ち保護被膜と絶縁
被膜の単独又は双方に適用可能なことを見出した。
Ｚに、Ｂに、Ｃに、Ｍｏ、Ｎｉ、Ｗ、Ｆｅ、Ｃｏ、Ｔａ
からなる不純物の少くとも一種を含んだＳｉＣを半導体
装置のＰａｓｓｉｖａｔｉＯｎ被膜即ち保護被膜と絶縁
被膜の単独又は双方に適用可能なことを見出した。
更にＰＳＧｌＰＡｓＳＧｌＢＰＳＧ，．ＡｓＳｂＳＧ，
ＰＳｂＳＧ．．Ｓｉ３Ｎ４、ＳｉＯＮと前記不純物の酸
化物の少くとも一種からなる薄層を前記ＳｉＣ被膜と併
用し得る知見をも得た。
ＰＳｂＳＧ．．Ｓｉ３Ｎ４、ＳｉＯＮと前記不純物の酸
化物の少くとも一種からなる薄層を前記ＳｉＣ被膜と併
用し得る知見をも得た。
前記不純物及び前記博層を選定した基準としては（イ）
半導体装置を沸騰水申に人れる時間を変えた場合の夫々
の逆耐圧良品率（口）コレクタ電流が小さい領域におけ
る電流増巾率ＨＦＥ値（ハ）１／ＦＮＯｊｓｅについて
従来の製品と比較した土で決定した。
半導体装置を沸騰水申に人れる時間を変えた場合の夫々
の逆耐圧良品率（口）コレクタ電流が小さい領域におけ
る電流増巾率ＨＦＥ値（ハ）１／ＦＮＯｊｓｅについて
従来の製品と比較した土で決定した。
（イ）に開しては第２図に示したように縦軸に逆耐圧良
品率横軸は沸騰水中に半導体装置を浸漬する時間を採つ
て本発明品を○印、従来の半導体装置を×印で表示した
が、本発明品は極めて良好な値を示した。逆耐圧良品率
とはＣＢＯを１００Ｖとした時の表面リーク電流が０．
１μＡ以下を示す箇数と試験全数の割合を示すものであ
る。（ロ）は電流増巾率ＨＦＥの測定により判断した。
品率横軸は沸騰水中に半導体装置を浸漬する時間を採つ
て本発明品を○印、従来の半導体装置を×印で表示した
が、本発明品は極めて良好な値を示した。逆耐圧良品率
とはＣＢＯを１００Ｖとした時の表面リーク電流が０．
１μＡ以下を示す箇数と試験全数の割合を示すものであ
る。（ロ）は電流増巾率ＨＦＥの測定により判断した。
第３図にはこの結果を示したが、縦軸に電流増巾率ＨＦ
Ｅ横軸にコレクタ電流（ＭＡ）を採つており、この図か
ら判るようにコレクタ電流が小さい領域１０−３ｍＡオ
ーダーにあつても本発明に係る半導体装置は約２００程
度の値を示した。更に１チツプ内に形成された２つのト
ランジスタ（以後Ｔｒと略称する）の電流増巾率の相対
的差即ちペア（Ｐａｉｒ）特性は１０／）前後を示した
。（ハ）はいわゆる１／ｆ′ＮＯｉｓｅの判定について
第４図に示したが、縦軸にＤＢ値、横軸に周波数を採つ
てＩＣ＝１００！ＴＡ，．ＶＣＥ＝３Ｖ１Ｒｇ＝１ＫΩ
の条件での測定結果である。尚第３図第４図とも第１図
と同様に○印は本発明に係る半導体装置、×印は従来の
半導体装置である。従来の半導体装置とは前記不純物を
含むＳｌＣ被膜が形成されていないことは当然である。
前記図からも判るように本発明に係る半導体装置が有利
な値を示している。
Ｅ横軸にコレクタ電流（ＭＡ）を採つており、この図か
ら判るようにコレクタ電流が小さい領域１０−３ｍＡオ
ーダーにあつても本発明に係る半導体装置は約２００程
度の値を示した。更に１チツプ内に形成された２つのト
ランジスタ（以後Ｔｒと略称する）の電流増巾率の相対
的差即ちペア（Ｐａｉｒ）特性は１０／）前後を示した
。（ハ）はいわゆる１／ｆ′ＮＯｉｓｅの判定について
第４図に示したが、縦軸にＤＢ値、横軸に周波数を採つ
てＩＣ＝１００！ＴＡ，．ＶＣＥ＝３Ｖ１Ｒｇ＝１ＫΩ
の条件での測定結果である。尚第３図第４図とも第１図
と同様に○印は本発明に係る半導体装置、×印は従来の
半導体装置である。従来の半導体装置とは前記不純物を
含むＳｌＣ被膜が形成されていないことは当然である。
前記図からも判るように本発明に係る半導体装置が有利
な値を示している。
第２図に示した沸騰水テストでは４分間の浸漬後でも逆
耐圧良品率はほゾ１００％程度であり従来の装置にくら
べると約１０％以上の差がみられた。（口）については
第３図により先に述べたので割愛するが、（ハ）は１０
Ｈｚで２ｄＢ程度の値が得られ従来の？以下を示した。
このように（イ）〜（ハ）について極めて秀れた特性を
示しており、しかもこれらの特性値は前記不純物を含有
するＳｌＣ被膜と更に前記薄層との併用によつても得ら
れた。従つて本発明では前記不純物を含有したＳｉＣ被
膜と前記薄層の単数及び複数を絶縁被膜と保護被膜との
少くとも一方に適用することにした。
耐圧良品率はほゾ１００％程度であり従来の装置にくら
べると約１０％以上の差がみられた。（口）については
第３図により先に述べたので割愛するが、（ハ）は１０
Ｈｚで２ｄＢ程度の値が得られ従来の？以下を示した。
このように（イ）〜（ハ）について極めて秀れた特性を
示しており、しかもこれらの特性値は前記不純物を含有
するＳｌＣ被膜と更に前記薄層との併用によつても得ら
れた。従つて本発明では前記不純物を含有したＳｉＣ被
膜と前記薄層の単数及び複数を絶縁被膜と保護被膜との
少くとも一方に適用することにした。
前記不純物をＳｌＣ中に含有させる手段としてはイオン
注人法、ＳＩＣ被膜を半導体基体の所望位置にＣｈｅｍ
ｉｃａｌＶａｐＯｕｒＤｅｐＯｓｉｔｉＯｎ即ちＣ．Ｖ
．Ｄ法によつて被着させる手法即ちアルシン、フオスフ
イン等の気体を還元させる方法更に不純物及びＳｉＣを
陰極スパツタ法電子ビーム蒸着法、ブラズマ法等で堆積
する手法が適用可能である。又ＳｉＣに含有させる不純
物量は１０２０〜１０２１ａｔ０ｍ／〜程度が適当であ
る。次に第５図ａ−ｄにより本発明を詳述する。
注人法、ＳＩＣ被膜を半導体基体の所望位置にＣｈｅｍ
ｉｃａｌＶａｐＯｕｒＤｅｐＯｓｉｔｉＯｎ即ちＣ．Ｖ
．Ｄ法によつて被着させる手法即ちアルシン、フオスフ
イン等の気体を還元させる方法更に不純物及びＳｉＣを
陰極スパツタ法電子ビーム蒸着法、ブラズマ法等で堆積
する手法が適用可能である。又ＳｉＣに含有させる不純
物量は１０２０〜１０２１ａｔ０ｍ／〜程度が適当であ
る。次に第５図ａ−ｄにより本発明を詳述する。
第５図ａ−ｄは製造工程毎に断面図で示したものである
。これらの図で半導体基体３にはＴｒｌｌ抵抗１２が形
成されており、下記に詳述する絶縁被膜、保護被膜、電
極ならびに配線が形成される。図において、４はいわゆ
るフイールド絶縁膜であり、こ＼では２酸化珪素を適用
した例を示した。１５はＰＳＧ薄層、１６は前記不純物
の少くとも一種類を含んだＳＩＣ被膜、１７はＣ．Ｖ．
Ｄ法により形成した酸化珪素層が積層される。
。これらの図で半導体基体３にはＴｒｌｌ抵抗１２が形
成されており、下記に詳述する絶縁被膜、保護被膜、電
極ならびに配線が形成される。図において、４はいわゆ
るフイールド絶縁膜であり、こ＼では２酸化珪素を適用
した例を示した。１５はＰＳＧ薄層、１６は前記不純物
の少くとも一種類を含んだＳＩＣ被膜、１７はＣ．Ｖ．
Ｄ法により形成した酸化珪素層が積層される。
このＳｌＣ被膜にはＴｉが１０２０〜１０２１ａｔ０ｍ
／Ｃ７ｉｌ程度含有されており、この厚さは５０人〜５
μ位に保持する。勿論他の不純物を含有させても差支え
なく更にその複数種を含有しても差支えない。前記ＣＶ
Ｄ法による酸化珪素層１７はＳｌＣ被膜のエツチングマ
スクとして使用され、ＰＳＧ薄層１５は前記ＳｌＯ２膜
４に存在するアルカリイオンに対するＰａｓｓｉｖａｔ
ｉＯｎ用として機能させる。
／Ｃ７ｉｌ程度含有されており、この厚さは５０人〜５
μ位に保持する。勿論他の不純物を含有させても差支え
なく更にその複数種を含有しても差支えない。前記ＣＶ
Ｄ法による酸化珪素層１７はＳｌＣ被膜のエツチングマ
スクとして使用され、ＰＳＧ薄層１５は前記ＳｌＯ２膜
４に存在するアルカリイオンに対するＰａｓｓｉｖａｔ
ｉＯｎ用として機能させる。
ｂ図はＣＶＤ法によつて形成した酸化珪素層１７に写真
食刻を施し、更にこれはＳｌＣ被膜１６の食刻用マスク
を形成した状態である。酸化珪素層１ｒを食刻してＴｒ
ｌｌのコレクタ、ベース、エミツタの各電極用の開口１
８ａ，１８ｂ，１８ｃを設け、抵抗層１２用電極の開口
として１９ａ，１９ｂを形成する。前記食刻工程で露出
したＳｉＣ被膜を１８０℃での燐酸処理又は、ＣＦ４の
プラズマエツチング処理により除去して、１８ａ′，１
８ｂ′，１８ｃ／，１９ａ′，１９ｂ′を形成するがこ
れをｃ図に示した。この結果ＰＳＧ薄層１５更にフイー
ルド絶縁膜４を開口して前記１８ａ・・・１９ａ・・・
に連接した開口を設け、この部分の半導体基体３に形成
された拡散層に電気的接続をするためこの開口にＡ２電
極を設置する。
食刻を施し、更にこれはＳｌＣ被膜１６の食刻用マスク
を形成した状態である。酸化珪素層１ｒを食刻してＴｒ
ｌｌのコレクタ、ベース、エミツタの各電極用の開口１
８ａ，１８ｂ，１８ｃを設け、抵抗層１２用電極の開口
として１９ａ，１９ｂを形成する。前記食刻工程で露出
したＳｉＣ被膜を１８０℃での燐酸処理又は、ＣＦ４の
プラズマエツチング処理により除去して、１８ａ′，１
８ｂ′，１８ｃ／，１９ａ′，１９ｂ′を形成するがこ
れをｃ図に示した。この結果ＰＳＧ薄層１５更にフイー
ルド絶縁膜４を開口して前記１８ａ・・・１９ａ・・・
に連接した開口を設け、この部分の半導体基体３に形成
された拡散層に電気的接続をするためこの開口にＡ２電
極を設置する。
更に配線１８ａ／／，１８ｂ″，１８ｃ″，１９ａ″，
１９ｂ″を所望のパターンに従つて常法で形成する。Ｓ
ｉＣ被膜は半導体であるので、Ｔｒｌｌのベース、エミ
ツタ、コレクタとの短絡を防ぐため第２５図ｃの工程後
ＣＶＤ法によつて酸化珪素層を被着する。
１９ｂ″を所望のパターンに従つて常法で形成する。Ｓ
ｉＣ被膜は半導体であるので、Ｔｒｌｌのベース、エミ
ツタ、コレクタとの短絡を防ぐため第２５図ｃの工程後
ＣＶＤ法によつて酸化珪素層を被着する。
前記ＳｉＣ被膜は第２図ａに述べた工程中酸化性雰囲気
中での熱処理工程で絶縁体に変化する。尚この工程完成
後の断面図をｄ図に示した。前記実施例はＳｌＣ被膜と
ＰＳＧ薄層との併用について示したものである。ＰＳＧ
薄層に代えて他の薄層の一種又は複数を適用しても良い
ことは前述の通りである。更にこのＰＳＧ等からなる保
護薄層を採用せず、ＳｌＣ薄層のみを適用しても差支え
ないし、この場合は前述の工程からＰＳＧ薄層のみを除
去して得られる。
中での熱処理工程で絶縁体に変化する。尚この工程完成
後の断面図をｄ図に示した。前記実施例はＳｌＣ被膜と
ＰＳＧ薄層との併用について示したものである。ＰＳＧ
薄層に代えて他の薄層の一種又は複数を適用しても良い
ことは前述の通りである。更にこのＰＳＧ等からなる保
護薄層を採用せず、ＳｌＣ薄層のみを適用しても差支え
ないし、この場合は前述の工程からＰＳＧ薄層のみを除
去して得られる。
更に又ＳｌＣ被膜はＡｌの配線完了後ＣＶＤ法等による
絶縁物層を堆積し更に電子ビーム蒸着法によつて前記不
純物を含有するＳｌＣ被膜を所望の厚さに堆積する。
絶縁物層を堆積し更に電子ビーム蒸着法によつて前記不
純物を含有するＳｌＣ被膜を所望の厚さに堆積する。
次いでＣＶＤ法等で絶縁物層を堆積しこれをＳｉＣ被膜
のマスクとし、前述の方法即ち１８０℃の燐酸食刻なら
びにＣＦ４ガスによるプラズマ食刻でＳｉＣ被脆の不要
部分を除去しても良い。以上のように本発明に係る半導
体装置は耐湿性及び耐熱性も極めて秀れており、信頼性
向上を促進するので実用上の効果は大きい。
のマスクとし、前述の方法即ち１８０℃の燐酸食刻なら
びにＣＦ４ガスによるプラズマ食刻でＳｉＣ被脆の不要
部分を除去しても良い。以上のように本発明に係る半導
体装置は耐湿性及び耐熱性も極めて秀れており、信頼性
向上を促進するので実用上の効果は大きい。
第１図は従来の半導体装置断面図第２図は縦軸に逆耐圧
良品率横軸には沸騰水中に半導体装置が浸漬される時間
を採り両者の関係を示した曲線図、第３図は縦軸にＨＦ
Ｅ横軸にコレクタ電流を採つて両者の関係を示した曲線
図第４図は縦軸にノイズＤＢ横軸に周波数を採つて両者
の関係を示した曲線図第５図ａ−ｄは本発明に係る半導
体装置の工程毎の断面図である。 ３：半導体基体、］５：保護薄層、１６：ＳｌＣ被膜。
良品率横軸には沸騰水中に半導体装置が浸漬される時間
を採り両者の関係を示した曲線図、第３図は縦軸にＨＦ
Ｅ横軸にコレクタ電流を採つて両者の関係を示した曲線
図第４図は縦軸にノイズＤＢ横軸に周波数を採つて両者
の関係を示した曲線図第５図ａ−ｄは本発明に係る半導
体装置の工程毎の断面図である。 ３：半導体基体、］５：保護薄層、１６：ＳｌＣ被膜。
Claims (1)
- 【特許請求の範囲】 １ 半導体基体に設けた絶縁被膜に積層するか又は間挿
したＰ、Ａｌ、Ｐｂ、Ｂ、Ｔｉ、Ｇａ、Ｚｎ、Ｏ、Ｚｒ
、Ｓｒ、Ｃｒ、Ｍｏ、Ｗ、Ｎｉ、Ｆｅ、Ｃｏ、Ｔａより
なる不純物の単数又は複数を１０＾２＾０ａｔｏｍ／ｃ
ｍ＾３乃至１０＾２＾１ａｔｏｍ／ｃｍ＾３を含有する
ＳｉＣ被膜を具備することを特徴とする半導体装置。 ２ ＰＳＧ、ＰＡｓＳＧ、ＰＢＳＧ、ＰＳｂＳＧ、Ｓｉ
ＯＮ、Ｓｉ＿３Ｎ＿４及び前記不純物の酸化物よりなる
群の単数又は複数の保護薄層を前記ＳｉＣ被膜と併用す
ることを特徴とする前記特許請求の範囲第１項記載の半
導体装置。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15337975A JPS597214B2 (ja) | 1975-12-24 | 1975-12-24 | ハンドウタイソウチ |
| DE2658304A DE2658304C2 (de) | 1975-12-24 | 1976-12-22 | Halbleitervorrichtung |
| NLAANVRAGE7614307,A NL171944C (nl) | 1975-12-24 | 1976-12-23 | Halfgeleiderinrichting met een op het halfgeleiderlichaam aangebrachte isolerende laag van siliciumdioxyde en een beschermende laag van siliciumcarbide. |
| FR7639087A FR2336795A1 (fr) | 1975-12-24 | 1976-12-24 | Pellicules protectrices pour dispositif semiconducteur |
| GB54126/76A GB1572819A (en) | 1975-12-24 | 1976-12-24 | Semiconductor device |
| GB23196/79A GB1572820A (en) | 1975-12-24 | 1976-12-24 | Semiconductor device |
| US05/915,542 US4224636A (en) | 1975-12-24 | 1978-06-14 | Semiconductor device with thermally compensating SiO2 -silicate glass-SiC passivation layer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15337975A JPS597214B2 (ja) | 1975-12-24 | 1975-12-24 | ハンドウタイソウチ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5277588A JPS5277588A (en) | 1977-06-30 |
| JPS597214B2 true JPS597214B2 (ja) | 1984-02-17 |
Family
ID=15561167
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15337975A Expired JPS597214B2 (ja) | 1975-12-24 | 1975-12-24 | ハンドウタイソウチ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS597214B2 (ja) |
-
1975
- 1975-12-24 JP JP15337975A patent/JPS597214B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5277588A (en) | 1977-06-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4561009A (en) | Semiconductor device | |
| US3287612A (en) | Semiconductor contacts and protective coatings for planar devices | |
| DE2213037C2 (de) | Verfahren zur Herstellung eines MOS-Feldeffekttransistors mit einer polykristallinen Silizium-Gate-Elektrode | |
| US3772102A (en) | Method of transferring a desired pattern in silicon to a substrate layer | |
| US10388618B2 (en) | Semiconductor device and method of manufacturing a semiconductor device | |
| JPS597214B2 (ja) | ハンドウタイソウチ | |
| JPH0361346B2 (ja) | ||
| US3507766A (en) | Method of forming a heterogeneous composite insulating layer of silicon dioxide in multilevel integrated circuits | |
| JPH04109623A (ja) | ｐｎ接合を有する半導体装置 | |
| US3499213A (en) | Method of making a multilayer contact system for semiconductor devices | |
| GB1572820A (en) | Semiconductor device | |
| US3847690A (en) | Method of protecting against electrochemical effects during metal etching | |
| US3506880A (en) | Semiconductor device | |
| US3687722A (en) | Method of coating selective areas of the surface of a body | |
| JPS6317348B2 (ja) | ||
| US3647663A (en) | Method of forming a composite insulating layer | |
| JPH0429319A (ja) | 半導体素子及びその製造方法 | |
| JPS6143484A (ja) | 半導体装置の電極形成方法 | |
| JPS5810855B2 (ja) | タソウハイセンコウゾウノセイホウ | |
| JPH0669426A (ja) | 半導体装置 | |
| JPS60734A (ja) | 半導体装置とその製造方法 | |
| JPS5889869A (ja) | 半導体装置の製造方法 | |
| JPS5844767A (ja) | 半導体装置 | |
| JPH03165515A (ja) | コンタクトの形成方法 | |
| JPH06152001A (ja) | 半導体装置及びその製造方法 |