JPH0669426A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0669426A JPH0669426A JP21523292A JP21523292A JPH0669426A JP H0669426 A JPH0669426 A JP H0669426A JP 21523292 A JP21523292 A JP 21523292A JP 21523292 A JP21523292 A JP 21523292A JP H0669426 A JPH0669426 A JP H0669426A
- Authority
- JP
- Japan
- Prior art keywords
- film
- crsic
- crsi
- electric resistor
- particles
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】半導体装置に関し、更に詳しく言えば、電気抵
抗体及び該電気抵抗体を有するＤ／Ａコンバータなどの
半導体装置に用いられる、薄膜からなる電気抵抗体を改
善する。 【構成】ＣｒＳｉＣ膜から成る第１の電気抵抗体１３ａ
と、ＣｒＳｉ膜から成る第２の電気抵抗体１４ａとの積
層体によって構成された抵抗体を有することを含み構成
する。
抗体及び該電気抵抗体を有するＤ／Ａコンバータなどの
半導体装置に用いられる、薄膜からなる電気抵抗体を改
善する。 【構成】ＣｒＳｉＣ膜から成る第１の電気抵抗体１３ａ
と、ＣｒＳｉ膜から成る第２の電気抵抗体１４ａとの積
層体によって構成された抵抗体を有することを含み構成
する。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置に関し、更に
詳しく言えば、電気抵抗体及び該電気抵抗体を有するＤ
／Ａコンバータなどの半導体装置に関する。
詳しく言えば、電気抵抗体及び該電気抵抗体を有するＤ
／Ａコンバータなどの半導体装置に関する。
【０００２】
【従来の技術】Ｄ／Ａコンバータ、特に重み抵抗型或い
はラダー型Ｄ／Ａコンバータにおいては、デジタル信号
をアナログ信号に変換するために、高精度で、熱的安定
度の高い電気抵抗体を用いることが必要である。更に、
半導体装置に適用するため配線層、特にアルミニウム膜
とのコンタクト性が要求される。
はラダー型Ｄ／Ａコンバータにおいては、デジタル信号
をアナログ信号に変換するために、高精度で、熱的安定
度の高い電気抵抗体を用いることが必要である。更に、
半導体装置に適用するため配線層、特にアルミニウム膜
とのコンタクト性が要求される。
【０００３】近年、このような要求を満たす電気抵抗体
として、その抵抗温度係数が約３００ｐｐｍ／℃程度と
低いＣｒＳｉ（クロムシリコン）膜を用いる方法が提案
されている。
として、その抵抗温度係数が約３００ｐｐｍ／℃程度と
低いＣｒＳｉ（クロムシリコン）膜を用いる方法が提案
されている。
【０００４】図６は、従来例の電気抵抗体を有する半導
体装置について説明する断面図である。図６において、
１は半導体基板、２は半導体基板上１上に形成されたシ
リコン酸化膜からなる絶縁膜、３は絶縁膜２上に形成さ
れたＣｒＳｉ膜からなる電気抵抗体、４ａ，４ｂはアル
ミニウム膜からなる配線層で、電気抵抗体３に発生する
電圧又は電気抵抗体３で制限された電流を用いて比較器
などを制御する。従って、電気抵抗体３には、高精度
で、熱的な経時的安定度の高いものが要求され、かつ、
アルミニウム膜からなる配線層４ａ，４ｂとの接触抵抗
などが小さいこと、及び接触抵抗のばらつきが少ないこ
と、即ちコンタクト性の良いことが要求される。７は電
気抵抗体３や配線層４ａ，４ｂなどを被覆するＰＳＧ膜
５／シリコン窒化膜６の２層の絶縁膜からなるカバー絶
縁膜である。
体装置について説明する断面図である。図６において、
１は半導体基板、２は半導体基板上１上に形成されたシ
リコン酸化膜からなる絶縁膜、３は絶縁膜２上に形成さ
れたＣｒＳｉ膜からなる電気抵抗体、４ａ，４ｂはアル
ミニウム膜からなる配線層で、電気抵抗体３に発生する
電圧又は電気抵抗体３で制限された電流を用いて比較器
などを制御する。従って、電気抵抗体３には、高精度
で、熱的な経時的安定度の高いものが要求され、かつ、
アルミニウム膜からなる配線層４ａ，４ｂとの接触抵抗
などが小さいこと、及び接触抵抗のばらつきが少ないこ
と、即ちコンタクト性の良いことが要求される。７は電
気抵抗体３や配線層４ａ，４ｂなどを被覆するＰＳＧ膜
５／シリコン窒化膜６の２層の絶縁膜からなるカバー絶
縁膜である。
【０００５】
【発明が解決しようとする課題】ところで、従来の半導
体装置では、ＣｒＳｉ膜を絶縁膜２上に形成して、電気
抵抗体３として用いていた。
体装置では、ＣｒＳｉ膜を絶縁膜２上に形成して、電気
抵抗体３として用いていた。
【０００６】このＣｒＳｉ膜中のＣｒ（クロム）が極め
て活性な金属であるので、高温条件下では、電気抵抗体
３の下層にある絶縁膜２内にＣｒ粒子が拡散してしま
う。これにより、電気抵抗体３の抵抗値が時間とともに
変化し、例えば、３００℃の温度で７２時間、該電気抵
抗体３を放置すると、その抵抗値が約４％も変化した。
て活性な金属であるので、高温条件下では、電気抵抗体
３の下層にある絶縁膜２内にＣｒ粒子が拡散してしま
う。これにより、電気抵抗体３の抵抗値が時間とともに
変化し、例えば、３００℃の温度で７２時間、該電気抵
抗体３を放置すると、その抵抗値が約４％も変化した。
【０００７】よって、Ｄ／Ａコンバータなどのように、
高精度が要求される用途に用いられる場合にはこの抵抗
値の変化は無視できないほどになる。本発明はかかる従
来例の問題点に鑑み創作されたものであり、ＣｒＳｉ膜
を電気抵抗体として用いた場合に、その抵抗値の経時変
化が極めて少ない電気抵抗体を有する半導体装置の提供
を目的とする。
高精度が要求される用途に用いられる場合にはこの抵抗
値の変化は無視できないほどになる。本発明はかかる従
来例の問題点に鑑み創作されたものであり、ＣｒＳｉ膜
を電気抵抗体として用いた場合に、その抵抗値の経時変
化が極めて少ない電気抵抗体を有する半導体装置の提供
を目的とする。
【０００８】
【課題を解決するための手段】上記課題は、第１に、図
１（ａ）〜（ｃ），図２（ｄ）〜（ｆ）に示すように、
基体１１と、該基体１１上に形成されたＣｒＳｉＣ膜か
ら成る第１の電気抵抗体１３ａと、該第１の電気抵抗体
１３ａ上に形成されたＣｒＳｉ膜から成る第２の電気抵
抗体１４ａと、前記第１の電気抵抗体１３ａ及び前記第
２の電気抵抗体１４ａに接続して電流又は電圧を印加す
る一対の電気的接続体１６ａ，１６ｂとを有する半導体
装置によって達成され、第２に、図４（ａ）〜（ｃ），
図５（ｄ）〜（ｆ）に示すように、基体２１と、該基体
２１上に形成されたＣｒＳｉＣ膜から成る第１の電気抵
抗体２３ａと、該第１の電気抵抗体２３ａ上に形成され
たＣｒＳｉ膜から成る第１の電気抵抗体２４ａと、該第
２の電気抵抗体２４ａ上に形成されたＣｒＳｉＣ膜から
成る第３の電気抵抗体２５ａと、前記第１の電気抵抗体
２３ａ，第２の電気抵抗体２４ａ及び第３の電気抵抗体
２５ａに接続して電流又は電圧を印加する一対の電気的
接続体２７ａ，２７ｂとを有する半導体装置によって達
成される。
１（ａ）〜（ｃ），図２（ｄ）〜（ｆ）に示すように、
基体１１と、該基体１１上に形成されたＣｒＳｉＣ膜か
ら成る第１の電気抵抗体１３ａと、該第１の電気抵抗体
１３ａ上に形成されたＣｒＳｉ膜から成る第２の電気抵
抗体１４ａと、前記第１の電気抵抗体１３ａ及び前記第
２の電気抵抗体１４ａに接続して電流又は電圧を印加す
る一対の電気的接続体１６ａ，１６ｂとを有する半導体
装置によって達成され、第２に、図４（ａ）〜（ｃ），
図５（ｄ）〜（ｆ）に示すように、基体２１と、該基体
２１上に形成されたＣｒＳｉＣ膜から成る第１の電気抵
抗体２３ａと、該第１の電気抵抗体２３ａ上に形成され
たＣｒＳｉ膜から成る第１の電気抵抗体２４ａと、該第
２の電気抵抗体２４ａ上に形成されたＣｒＳｉＣ膜から
成る第３の電気抵抗体２５ａと、前記第１の電気抵抗体
２３ａ，第２の電気抵抗体２４ａ及び第３の電気抵抗体
２５ａに接続して電流又は電圧を印加する一対の電気的
接続体２７ａ，２７ｂとを有する半導体装置によって達
成される。
【０００９】
【作 用】本発明に係る半導体装置によれば、第１に、
図２（ｆ）に示すように、絶縁膜１２とＣｒＳｉ膜から
成る第２の電気抵抗体１４ａとの間にＣｒＳｉＣ膜から
成る第１の電気抵抗体１３ａが形成されている。
図２（ｆ）に示すように、絶縁膜１２とＣｒＳｉ膜から
成る第２の電気抵抗体１４ａとの間にＣｒＳｉＣ膜から
成る第１の電気抵抗体１３ａが形成されている。
【００１０】ところで、第１の電気抵抗体１３ａを構成
するＣｒＳｉＣ膜は、ＣｒＳｉ膜に比してその膜質が緻
密であり、これを絶縁膜に面して形成し、高温条件に置
いた場合、ＣｒＳｉＣ膜から絶縁膜内へのＣｒ粒子の拡
散が極めて少ない。
するＣｒＳｉＣ膜は、ＣｒＳｉ膜に比してその膜質が緻
密であり、これを絶縁膜に面して形成し、高温条件に置
いた場合、ＣｒＳｉＣ膜から絶縁膜内へのＣｒ粒子の拡
散が極めて少ない。
【００１１】このため、高温条件下でも、第１の電気抵
抗体１３ａを絶縁膜１２上に形成することで、Ｃｒ粒子
が第１の電気抵抗体１３ａから、下層の絶縁膜内へ拡散
することを極力抑止できる。
抗体１３ａを絶縁膜１２上に形成することで、Ｃｒ粒子
が第１の電気抵抗体１３ａから、下層の絶縁膜内へ拡散
することを極力抑止できる。
【００１２】従って、抵抗値の経時変化が極めて少ない
電気抵抗体を有する半導体装置が得られる。第２に、図
５（ｆ）に示すように、絶縁膜２２の上に、ＣｒＳｉＣ
膜から成る第１の電気抵抗体２３ａ，ＣｒＳｉ膜から成
る第２の電気抵抗体２４ａ，ＣｒＳｉＣ膜から成る第３
の電気抵抗体２５ａが順次形成されている。
電気抵抗体を有する半導体装置が得られる。第２に、図
５（ｆ）に示すように、絶縁膜２２の上に、ＣｒＳｉＣ
膜から成る第１の電気抵抗体２３ａ，ＣｒＳｉ膜から成
る第２の電気抵抗体２４ａ，ＣｒＳｉＣ膜から成る第３
の電気抵抗体２５ａが順次形成されている。
【００１３】このため、第１の発明と同様に、第２の電
気抵抗体２４ａの下層にある絶縁膜内へのＣｒ粒子の拡
散を極めて少なくすることができ、かつ、第２の電気抵
抗体２４ａの上にＣｒＳｉＣ膜から成る第３の電気抵抗
体２５ａを設けていることから、該第３の電気抵抗体２
５ａの上にカバー絶縁膜が形成された場合にＣｒ粒子の
拡散を極力抑止することが可能になる。
気抵抗体２４ａの下層にある絶縁膜内へのＣｒ粒子の拡
散を極めて少なくすることができ、かつ、第２の電気抵
抗体２４ａの上にＣｒＳｉＣ膜から成る第３の電気抵抗
体２５ａを設けていることから、該第３の電気抵抗体２
５ａの上にカバー絶縁膜が形成された場合にＣｒ粒子の
拡散を極力抑止することが可能になる。
【００１４】これにより、第１〜第３の電気抵抗体の上
下に形成されている絶縁膜の両方へのＣｒ粒子の拡散を
抑止できるので、Ｃｒ粒子の拡散防止がより確実にな
り、抵抗値の経時変化が極めて少ない電気抵抗体を有す
る半導体装置を得ることが可能になる。
下に形成されている絶縁膜の両方へのＣｒ粒子の拡散を
抑止できるので、Ｃｒ粒子の拡散防止がより確実にな
り、抵抗値の経時変化が極めて少ない電気抵抗体を有す
る半導体装置を得ることが可能になる。
【００１５】
【実施例】（１）第１の実施例 次に、図面を参照しながら本発明の実施例について説明
する。図３は、本発明の各実施例の電気抵抗体の形成に
用いられる反応性スパッタ装置の構成図である。
する。図３は、本発明の各実施例の電気抵抗体の形成に
用いられる反応性スパッタ装置の構成図である。
【００１６】図３において、３１はチャンバ、３２はチ
ャンバ３１内にスパッタガスを導入するガス導入口、３
３はチャンバ３１内を減圧するために排気するととも
に、使用済みのガス等をチャンバ外へ排出する排気口、
３４はターゲット３６を載置し、ＲＦ電源３７の一方の
端子と接続する電極、３５はウエハ２０を載置し、直列
に接続されたＲＦ電源３７の他方の端子と接続する電
極、３８はＲＦ電源３７と電極３４，３５とを接続する
配線である。
ャンバ３１内にスパッタガスを導入するガス導入口、３
３はチャンバ３１内を減圧するために排気するととも
に、使用済みのガス等をチャンバ外へ排出する排気口、
３４はターゲット３６を載置し、ＲＦ電源３７の一方の
端子と接続する電極、３５はウエハ２０を載置し、直列
に接続されたＲＦ電源３７の他方の端子と接続する電
極、３８はＲＦ電源３７と電極３４，３５とを接続する
配線である。
【００１７】次に、図１（ａ）〜（ｃ），図２（ｄ）〜
（ｆ）を参照しながら、本発明の第１の実施例の電気抵
抗体を有する半導体装置の製造方法について説明する。
まず、図１（ａ）に示すように、熱酸化によりシリコン
基板（基体）１１上に膜厚約４０００Åのシリコン酸化
膜（絶縁膜）１２を形成する。
（ｆ）を参照しながら、本発明の第１の実施例の電気抵
抗体を有する半導体装置の製造方法について説明する。
まず、図１（ａ）に示すように、熱酸化によりシリコン
基板（基体）１１上に膜厚約４０００Åのシリコン酸化
膜（絶縁膜）１２を形成する。
【００１８】次いで、シリコン基板１１を反応性スパッ
タ装置の電極３５上に載置するとともに、クロムシリコ
ン（ＣｒＳｉ）からなるターゲット３６を電極３４にセ
ットする。続いて、排気口３３からチャンバ３１内を排
気して減圧したのち、ガス導入口３２から３０％のＣＨ
4 ガスを含むＡｒガスを導入し、圧力を３mTorr に保持
する。次に、ＲＦ電源３７をオンして電極３４，３５間
に０．５ｋＷのＲＦ電力を印加する。これにより、ＣＨ
4 ガスを含むＡｒガスがプラズマ化し、Ａｒイオンがタ
ーゲット１６に衝突してＣｒＳｉ粒子が電界によりシリ
コン基板１１に向かって飛散する。このとき、活性化さ
れたＣ粒子とＣｒＳｉ粒子とが結合してシリコン基板１
１上のシリコン酸化膜１２に達し、ＣｒＳｉＣ膜が形成
されていく。
タ装置の電極３５上に載置するとともに、クロムシリコ
ン（ＣｒＳｉ）からなるターゲット３６を電極３４にセ
ットする。続いて、排気口３３からチャンバ３１内を排
気して減圧したのち、ガス導入口３２から３０％のＣＨ
4 ガスを含むＡｒガスを導入し、圧力を３mTorr に保持
する。次に、ＲＦ電源３７をオンして電極３４，３５間
に０．５ｋＷのＲＦ電力を印加する。これにより、ＣＨ
4 ガスを含むＡｒガスがプラズマ化し、Ａｒイオンがタ
ーゲット１６に衝突してＣｒＳｉ粒子が電界によりシリ
コン基板１１に向かって飛散する。このとき、活性化さ
れたＣ粒子とＣｒＳｉ粒子とが結合してシリコン基板１
１上のシリコン酸化膜１２に達し、ＣｒＳｉＣ膜が形成
されていく。
【００１９】この状態を５分間保持して、シリコン酸化
膜１２上に膜厚約２００ÅのＣｒＳｉＣ膜１３を形成す
る。次に、排気口３３からチャンバ３１内を排気して減
圧したのち、ガス導入口３２から１００％のＡｒガスを
導入し、圧力を１０mTorr に保持する。次に、ＲＦ電源
３７をオンして電極３４，３５間に０．５ｋＷのＲＦ電
力を印加する。これにより、Ａｒガスがプラズマ化し、
Ａｒイオンがターゲット３６に衝突してＣｒＳｉ粒子が
電界によりシリコン基板１１に向かって飛散する。この
とき、活性化されたＣｒＳｉ粒子がシリコン基板１１上
のＣｒＳｉＣ膜１３に達し、ＣｒＳｉ膜が形成されてい
く。
膜１２上に膜厚約２００ÅのＣｒＳｉＣ膜１３を形成す
る。次に、排気口３３からチャンバ３１内を排気して減
圧したのち、ガス導入口３２から１００％のＡｒガスを
導入し、圧力を１０mTorr に保持する。次に、ＲＦ電源
３７をオンして電極３４，３５間に０．５ｋＷのＲＦ電
力を印加する。これにより、Ａｒガスがプラズマ化し、
Ａｒイオンがターゲット３６に衝突してＣｒＳｉ粒子が
電界によりシリコン基板１１に向かって飛散する。この
とき、活性化されたＣｒＳｉ粒子がシリコン基板１１上
のＣｒＳｉＣ膜１３に達し、ＣｒＳｉ膜が形成されてい
く。
【００２０】この状態を６分間保持して、シリコン酸化
膜１２上に膜厚約３００ÅのＣｒＳｉ膜１４を形成する
（図１（ｂ））。次いで、Cl2 ガスを用いたＲＩＥ（反
応性イオンエッチング）により、レジストパターン１５
をマスクにしてＣｒＳｉＣ膜１３及びＣｒＳｉ膜１４を
エッチング、除去し、ともに幅６μｍ，長さ９０μｍの
ＣｒＳｉＣ膜１３及びＣｒＳｉ膜１４からそれぞれなる
第１，第２の電気抵抗体１３ａ，１４ａを形成する（図
１（ｃ））。
膜１２上に膜厚約３００ÅのＣｒＳｉ膜１４を形成する
（図１（ｂ））。次いで、Cl2 ガスを用いたＲＩＥ（反
応性イオンエッチング）により、レジストパターン１５
をマスクにしてＣｒＳｉＣ膜１３及びＣｒＳｉ膜１４を
エッチング、除去し、ともに幅６μｍ，長さ９０μｍの
ＣｒＳｉＣ膜１３及びＣｒＳｉ膜１４からそれぞれなる
第１，第２の電気抵抗体１３ａ，１４ａを形成する（図
１（ｃ））。
【００２１】次に、レジストパターン１５を除去したの
ち、第１，第２の電気抵抗体１３ａ，１４ａを被覆して
膜厚約０．７μｍのアルミニウム膜１６を形成する（図
２（ｄ））。
ち、第１，第２の電気抵抗体１３ａ，１４ａを被覆して
膜厚約０．７μｍのアルミニウム膜１６を形成する（図
２（ｄ））。
【００２２】次いで、燐酸と硝酸を用いたエッチングに
より、レジストパターン１７をマスクにしてアルミニウ
ム膜１６をエッチング・除去し、第１，第２の電気抵抗
体１３ａ，１４ａの両端で接続し、第１，第２の電気抵
抗体１３ａ，１４ａに電流又は電圧を印加する一対の配
線層（電気的接続体）１６ａ，１６ｂを形成する。次
に、窒素雰囲気中、温度４５０℃で３０分間アニールし
て配線層１６ａ，１６ｂと第１，第２の電気抵抗体１３
ａ，１４ａとのオーミック性を向上させる（図２
（ｅ））。
より、レジストパターン１７をマスクにしてアルミニウ
ム膜１６をエッチング・除去し、第１，第２の電気抵抗
体１３ａ，１４ａの両端で接続し、第１，第２の電気抵
抗体１３ａ，１４ａに電流又は電圧を印加する一対の配
線層（電気的接続体）１６ａ，１６ｂを形成する。次
に、窒素雰囲気中、温度４５０℃で３０分間アニールし
て配線層１６ａ，１６ｂと第１，第２の電気抵抗体１３
ａ，１４ａとのオーミック性を向上させる（図２
（ｅ））。
【００２３】その後、第１，第２の電気抵抗体１３ａ，
１４ａ及び配線層１６ａ，１６ｂを被覆して膜厚約１μ
ｍのシリコン酸化膜１８／膜厚約３０００Åのシリコン
窒化膜１９を順次形成したのち、シリコン酸化膜１８／
シリコン窒化膜１９にワイヤボンディングのワイヤを接
続する開口部を形成すると、第１，第２の電気抵抗体１
３ａ，１４ａを有する半導体装置が作成される（図２
（ｆ））。
１４ａ及び配線層１６ａ，１６ｂを被覆して膜厚約１μ
ｍのシリコン酸化膜１８／膜厚約３０００Åのシリコン
窒化膜１９を順次形成したのち、シリコン酸化膜１８／
シリコン窒化膜１９にワイヤボンディングのワイヤを接
続する開口部を形成すると、第１，第２の電気抵抗体１
３ａ，１４ａを有する半導体装置が作成される（図２
（ｆ））。
【００２４】以上のように、本発明の第１の実施例に係
る半導体装置によれば、図２（ｆ）に示すように、シリ
コン酸化膜１２と第２の電気抵抗体１４ａとの間にＣｒ
ＳｉＣ膜から成る第１の電気抵抗体１３ａが形成されて
いる。
る半導体装置によれば、図２（ｆ）に示すように、シリ
コン酸化膜１２と第２の電気抵抗体１４ａとの間にＣｒ
ＳｉＣ膜から成る第１の電気抵抗体１３ａが形成されて
いる。
【００２５】ここで、ＣｒＳｉＣ膜は、ＣｒＳｉ膜に比
してその膜質が緻密であるので、これをシリコン酸化膜
１２上に形成した場合、高温条件下においても、Ｃｒの
絶縁膜内への拡散が極めて少ない。
してその膜質が緻密であるので、これをシリコン酸化膜
１２上に形成した場合、高温条件下においても、Ｃｒの
絶縁膜内への拡散が極めて少ない。
【００２６】このため、高温条件下でも、第１の電気抵
抗体１３ａをシリコン酸化膜１２上に形成することで、
第１の電気抵抗体１３ａからＣｒ粒子がシリコン酸化膜
１２内へ拡散することを極力抑止できる。
抗体１３ａをシリコン酸化膜１２上に形成することで、
第１の電気抵抗体１３ａからＣｒ粒子がシリコン酸化膜
１２内へ拡散することを極力抑止できる。
【００２７】従って、抵抗値の経時変化が極めて少ない
電気抵抗体を有する半導体装置を得ることが可能にな
る。すなわち、本実施例の半導体装置を３００℃の温度
で７２時間放置した場合でも、従来では電気抵抗体の抵
抗値の変動が約４％であったが、本実施例においては約
０．３％程度と、極めて少なくなる。
電気抵抗体を有する半導体装置を得ることが可能にな
る。すなわち、本実施例の半導体装置を３００℃の温度
で７２時間放置した場合でも、従来では電気抵抗体の抵
抗値の変動が約４％であったが、本実施例においては約
０．３％程度と、極めて少なくなる。
【００２８】（２）第２の実施例 以下で、図３，図４（ａ）〜（ｃ）及び図５（ｄ）〜
（ｆ）を参照しながら、本発明の第２の実施例の電気抵
抗体を有する半導体装置の製造方法について説明する。
（ｆ）を参照しながら、本発明の第２の実施例の電気抵
抗体を有する半導体装置の製造方法について説明する。
【００２９】まず、図４（ａ）に示すように、熱酸化に
よりシリコン基板（基体）２１上に膜厚約４０００Åの
シリコン酸化膜（絶縁膜）２２を形成する。次いで、シ
リコン基板１１を図３に示す反応性スパッタ装置の電極
３５上に載置するとともに、クロムシリコン（ＣｒＳ
ｉ）からなるターゲット３６を電極３４にセットする。
続いて、排気口３３からチャンバ３１内を排気して減圧
したのち、ガス導入口３２から３０％のＣＨ4 ガスを含
むＡｒガスを導入し、圧力を３mTorr に保持する。次
に、ＲＦ電源３７をオンして電極３４，３５間に０．５
ｋＷのＲＦ電力を印加する。これにより、ＣＨ4 ガスを
含むＡｒガスがプラズマ化し、Ａｒイオンがターゲット
１６に衝突してＣｒＳｉ粒子が電界によりシリコン基板
１１に向かって飛散する。このとき、活性化されたＣ粒
子とＣｒＳｉ粒子とが結合してシリコン基板１１上のシ
リコン酸化膜１２上に達し、ＣｒＳｉＣ膜が形成されて
いく。
よりシリコン基板（基体）２１上に膜厚約４０００Åの
シリコン酸化膜（絶縁膜）２２を形成する。次いで、シ
リコン基板１１を図３に示す反応性スパッタ装置の電極
３５上に載置するとともに、クロムシリコン（ＣｒＳ
ｉ）からなるターゲット３６を電極３４にセットする。
続いて、排気口３３からチャンバ３１内を排気して減圧
したのち、ガス導入口３２から３０％のＣＨ4 ガスを含
むＡｒガスを導入し、圧力を３mTorr に保持する。次
に、ＲＦ電源３７をオンして電極３４，３５間に０．５
ｋＷのＲＦ電力を印加する。これにより、ＣＨ4 ガスを
含むＡｒガスがプラズマ化し、Ａｒイオンがターゲット
１６に衝突してＣｒＳｉ粒子が電界によりシリコン基板
１１に向かって飛散する。このとき、活性化されたＣ粒
子とＣｒＳｉ粒子とが結合してシリコン基板１１上のシ
リコン酸化膜１２上に達し、ＣｒＳｉＣ膜が形成されて
いく。
【００３０】この状態を５分間保持して、シリコン酸化
膜１２上に膜厚約２００ÅのＣｒＳｉＣ膜２３を形成す
る。次に、排気口３３からチャンバ３１内を排気して減
圧したのち、ガス導入口３２から１００％のＡｒガスを
導入し、圧力を１０mTorr に保持する。次に、ＲＦ電源
３７をオンして電極３４，３５間に０．５ｋＷのＲＦ電
力を印加する。これにより、Ａｒガスがプラズマ化し、
Ａｒイオンがターゲット１６に衝突してＣｒＳｉ粒子が
電界によりシリコン基板１１に向かって飛散する。この
とき、活性化されたＣｒＳｉ粒子がシリコン基板１１上
のＣｒＳｉＣ膜２３に達し、ＣｒＳｉ膜が形成されてい
く。
膜１２上に膜厚約２００ÅのＣｒＳｉＣ膜２３を形成す
る。次に、排気口３３からチャンバ３１内を排気して減
圧したのち、ガス導入口３２から１００％のＡｒガスを
導入し、圧力を１０mTorr に保持する。次に、ＲＦ電源
３７をオンして電極３４，３５間に０．５ｋＷのＲＦ電
力を印加する。これにより、Ａｒガスがプラズマ化し、
Ａｒイオンがターゲット１６に衝突してＣｒＳｉ粒子が
電界によりシリコン基板１１に向かって飛散する。この
とき、活性化されたＣｒＳｉ粒子がシリコン基板１１上
のＣｒＳｉＣ膜２３に達し、ＣｒＳｉ膜が形成されてい
く。
【００３１】この状態を６分間保持して、シリコン酸化
膜２２上に膜厚約３００ÅのＣｒＳｉ膜２４を形成す
る。次いで、ＣｒＳｉＣ膜２３を形成した工程と同様に
して、ＣｒＳｉ膜２４上に膜厚約２００ÅのＣｒＳｉＣ
膜２５を形成する（図４（ｂ））。
膜２２上に膜厚約３００ÅのＣｒＳｉ膜２４を形成す
る。次いで、ＣｒＳｉＣ膜２３を形成した工程と同様に
して、ＣｒＳｉ膜２４上に膜厚約２００ÅのＣｒＳｉＣ
膜２５を形成する（図４（ｂ））。
【００３２】次いで、Cl2 ガスを用いたＲＩＥ（反応性
イオンエッチング）により、レジストパターン２６をマ
スクにしてＣｒＳｉＣ膜２３，２５及びＣｒＳｉ膜２４
をエッチング、除去し、ともに幅６μｍ，長さ９０μｍ
のＣｒＳｉＣ膜２３，ＣｒＳｉ膜２４及びＣｒＳｉＣ膜
２５からそれぞれなる第１，第２，第３の電気抵抗体２
３ａ，２４ａ，２５ａを形成する（図４（ｃ））。
イオンエッチング）により、レジストパターン２６をマ
スクにしてＣｒＳｉＣ膜２３，２５及びＣｒＳｉ膜２４
をエッチング、除去し、ともに幅６μｍ，長さ９０μｍ
のＣｒＳｉＣ膜２３，ＣｒＳｉ膜２４及びＣｒＳｉＣ膜
２５からそれぞれなる第１，第２，第３の電気抵抗体２
３ａ，２４ａ，２５ａを形成する（図４（ｃ））。
【００３３】次に、レジストパターン２６を除去したの
ち、第１，第２，第３の電気抵抗体２３ａ，２４ａ，２
５ａを被覆して膜厚約０．７μｍのアルミニウム膜２７
を形成する（図５（ｄ））。
ち、第１，第２，第３の電気抵抗体２３ａ，２４ａ，２
５ａを被覆して膜厚約０．７μｍのアルミニウム膜２７
を形成する（図５（ｄ））。
【００３４】次いで、燐酸と硝酸を用いたエッチングに
より、レジストパターン２８をマスクにしてアルミニウ
ム膜２７をエッチング・除去し、第１，第２，第３の電
気抵抗体２３ａ，２４ａ，２５ａの両端で接続し、第
１，第２，第３の電気抵抗体２３ａ，２４ａ，２５ａに
電流又は電圧を印加する一対の配線層（電気的接続体）
２７ａ，２７ｂを形成する。次に、窒素雰囲気中、温度
４５０℃で３０分間アニールして配線層２７ａ，２７ｂ
と第１，第２，第３の電気抵抗体２３ａ，２４ａ，２５
ａとのオーミック性を向上させる（図５（ｅ））。
より、レジストパターン２８をマスクにしてアルミニウ
ム膜２７をエッチング・除去し、第１，第２，第３の電
気抵抗体２３ａ，２４ａ，２５ａの両端で接続し、第
１，第２，第３の電気抵抗体２３ａ，２４ａ，２５ａに
電流又は電圧を印加する一対の配線層（電気的接続体）
２７ａ，２７ｂを形成する。次に、窒素雰囲気中、温度
４５０℃で３０分間アニールして配線層２７ａ，２７ｂ
と第１，第２，第３の電気抵抗体２３ａ，２４ａ，２５
ａとのオーミック性を向上させる（図５（ｅ））。
【００３５】その後、第１，第２，第３の電気抵抗体２
３ａ，２４ａ，２５ａ及び配線層２７ａ，２７ｂを被覆
して膜厚約１μｍのシリコン酸化膜２９／膜厚約３００
０Åのシリコン窒化膜３０を順次形成したのち、シリコ
ン酸化膜２９／シリコン窒化膜３０にワイヤボンディン
グのワイヤを接続する開口部を形成すると、第１，第
２，第３の電気抵抗体２３ａ，２４ａ，２５ａを有する
半導体装置が作成される（図５（ｆ））。
３ａ，２４ａ，２５ａ及び配線層２７ａ，２７ｂを被覆
して膜厚約１μｍのシリコン酸化膜２９／膜厚約３００
０Åのシリコン窒化膜３０を順次形成したのち、シリコ
ン酸化膜２９／シリコン窒化膜３０にワイヤボンディン
グのワイヤを接続する開口部を形成すると、第１，第
２，第３の電気抵抗体２３ａ，２４ａ，２５ａを有する
半導体装置が作成される（図５（ｆ））。
【００３６】以上のように、本発明の第２の実施例に係
る半導体装置によれば、図４（ｆ）に示すように、シリ
コン酸化膜２２の上に、ＣｒＳｉＣ膜から成る第１の電
気抵抗体２３ａ，ＣｒＳｉ膜から成る第２の電気抵抗体
２４ａ，ＣｒＳｉＣ膜から成る第３の電気抵抗体２５ａ
が順次形成されている。
る半導体装置によれば、図４（ｆ）に示すように、シリ
コン酸化膜２２の上に、ＣｒＳｉＣ膜から成る第１の電
気抵抗体２３ａ，ＣｒＳｉ膜から成る第２の電気抵抗体
２４ａ，ＣｒＳｉＣ膜から成る第３の電気抵抗体２５ａ
が順次形成されている。
【００３７】このため、第１の実施例と同様に、第２の
電気抵抗体２４ａの下層にあるシリコン酸化膜２２への
Ｃｒ粒子の拡散を極めて少なくすることができ、かつ、
第２の電気抵抗体２４ａの上にＣｒＳｉＣ膜から成る第
３の電気抵抗体２５ａを設けていることから、該第３の
電気抵抗体２５ａの上に平坦化などの目的で形成される
シリコン酸化膜２９へＣｒ粒子が拡散することを極力抑
止することが可能になる。
電気抵抗体２４ａの下層にあるシリコン酸化膜２２への
Ｃｒ粒子の拡散を極めて少なくすることができ、かつ、
第２の電気抵抗体２４ａの上にＣｒＳｉＣ膜から成る第
３の電気抵抗体２５ａを設けていることから、該第３の
電気抵抗体２５ａの上に平坦化などの目的で形成される
シリコン酸化膜２９へＣｒ粒子が拡散することを極力抑
止することが可能になる。
【００３８】これにより、第１〜第３の電気抵抗体２４
ａ〜２６ａの上下に形成されているシリコン酸化膜２
２，２９の両方へＣｒ粒子が拡散することを抑止するこ
とができるので、抵抗値の経時変化が極めて少ない電気
抵抗体を有する半導体装置を得ることができる。
ａ〜２６ａの上下に形成されているシリコン酸化膜２
２，２９の両方へＣｒ粒子が拡散することを抑止するこ
とができるので、抵抗値の経時変化が極めて少ない電気
抵抗体を有する半導体装置を得ることができる。
【００３９】すなわち、本実施例の半導体装置を３００
℃の温度で７２時間放置した場合でも、従来ではその抵
抗値の変動が約４％であったが、本発明においてはその
変動が約０．１％程度と、極めて少なくなる。
℃の温度で７２時間放置した場合でも、従来ではその抵
抗値の変動が約４％であったが、本発明においてはその
変動が約０．１％程度と、極めて少なくなる。
【００４０】（３）その他の実施例 なお、上記第１，第２の実施例においては、ＣｒＳｉＣ
膜やＣｒＳｉ膜の成膜の際に、図３に示す反応性スパッ
タリング装置を用いて成膜しているが、その成膜方法は
これに限らず、マルチチャンバタイプの装置を用いて
スパッタリングして成膜する方法や、メタンやプロパ
ンなどのように、Ｃを含むガスを反応ガスとして用いて
ＣｒＳｉＣ膜をＣＶＤ法によって形成する方法や、Ｃ
イオンをＣｒＳｉ膜に注入してＣｒＳｉＣ膜を形成する
方法などでも、上記実施例と同様の効果を奏する。
膜やＣｒＳｉ膜の成膜の際に、図３に示す反応性スパッ
タリング装置を用いて成膜しているが、その成膜方法は
これに限らず、マルチチャンバタイプの装置を用いて
スパッタリングして成膜する方法や、メタンやプロパ
ンなどのように、Ｃを含むガスを反応ガスとして用いて
ＣｒＳｉＣ膜をＣＶＤ法によって形成する方法や、Ｃ
イオンをＣｒＳｉ膜に注入してＣｒＳｉＣ膜を形成する
方法などでも、上記実施例と同様の効果を奏する。
【００４１】
【発明の効果】以上説明したように、本発明に係る半導
体装置によれば、第１に、絶縁膜と第２の電気抵抗体と
の間にＣｒＳｉＣ膜から成る第１の電気抵抗体が形成さ
れている。
体装置によれば、第１に、絶縁膜と第２の電気抵抗体と
の間にＣｒＳｉＣ膜から成る第１の電気抵抗体が形成さ
れている。
【００４２】このため、高温条件下でも、第１の電気抵
抗体を絶縁膜上に形成することで、第１の電気抵抗体か
らＣｒ粒子がその下層の絶縁膜内へ拡散することを極力
抑止できるので、抵抗値の経時変化が極めて少ない電気
抵抗体を有する半導体装置が得られる。
抗体を絶縁膜上に形成することで、第１の電気抵抗体か
らＣｒ粒子がその下層の絶縁膜内へ拡散することを極力
抑止できるので、抵抗値の経時変化が極めて少ない電気
抵抗体を有する半導体装置が得られる。
【００４３】第２に、絶縁膜の上に、ＣｒＳｉＣ膜から
成る第１の電気抵抗体，ＣｒＳｉ膜から成る第２の電気
抵抗体，ＣｒＳｉＣ膜から成る第３の電気抵抗体が順次
形成されている。
成る第１の電気抵抗体，ＣｒＳｉ膜から成る第２の電気
抵抗体，ＣｒＳｉＣ膜から成る第３の電気抵抗体が順次
形成されている。
【００４４】このため、第１の発明と同様に、第２の電
気抵抗体の下層にある絶縁膜内へのＣｒ粒子の拡散を極
めて少なくすることができ、かつ、第３の電気抵抗体の
上に平坦化などの目的で形成される絶縁膜へＣｒ粒子が
拡散することさえも抑止することが可能になる。
気抵抗体の下層にある絶縁膜内へのＣｒ粒子の拡散を極
めて少なくすることができ、かつ、第３の電気抵抗体の
上に平坦化などの目的で形成される絶縁膜へＣｒ粒子が
拡散することさえも抑止することが可能になる。
【００４５】これにより、抵抗値の経時変化が極めて少
ない電気抵抗体を有する半導体装置が得られる。
ない電気抵抗体を有する半導体装置が得られる。
【図１】本発明の第１の実施例に係る電気抵抗体を有す
る半導体装置の製造方法について説明する断面図（その
１）である。
る半導体装置の製造方法について説明する断面図（その
１）である。
【図２】本発明の第１の実施例に係る電気抵抗体を有す
る半導体装置の製造方法について説明する断面図（その
２）である。
る半導体装置の製造方法について説明する断面図（その
２）である。
【図３】本発明の実施例の電気抵抗体の形成に用いられ
る反応性スパッタリング装置の構成図である。
る反応性スパッタリング装置の構成図である。
【図４】本発明の第２の実施例に係る電気抵抗体を有す
る半導体装置の製造方法について説明する断面図（その
１）である。
る半導体装置の製造方法について説明する断面図（その
１）である。
【図５】本発明の第２の実施例に係る電気抵抗体を有す
る半導体装置の製造方法について説明する断面図（その
２）である。
る半導体装置の製造方法について説明する断面図（その
２）である。
【図６】従来例の電気抵抗体を有する半導体装置につい
て説明する断面図である。
て説明する断面図である。
１１，２１ シリコン基板（基体）、 １２，２２ シリコン酸化膜（絶縁膜）、 １３，２３，２５ ＣｒＳｉＣ膜、 １３ａ，２３ａ 第１の電気抵抗体、 １４，２４ ＣｒＳｉ膜、 １４ａ，２４ａ 第２の電気抵抗体、 １５，２６ レジストパターン、 １６，２７ アルミニウム膜、 １６ａ，１６ｂ，２７ａ，２７ｂ 配線層、 １７，２８ レジストパターン、 １８，２９ シリコン酸化膜、 １９，３０ シリコン窒化膜、 ２５ａ 第３の電気抵抗体、 ３１ チャンバ、 ３２ ガス導入口、 ３３ 排気口、 ３４，３５ 電極、 ３６ ターゲット、 ３７ ＲＦ電源、 ３８ 配線。
Claims (1)
- 【請求項１】 ＣｒＳｉＣ膜から成る第１の電気抵抗体
（１３ａ）と、ＣｒＳｉ膜から成る第２の電気抵抗体
（１４ａ）との積層体によって構成された抵抗体を有す
ることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21523292A JPH0669426A (ja) | 1992-08-12 | 1992-08-12 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21523292A JPH0669426A (ja) | 1992-08-12 | 1992-08-12 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0669426A true JPH0669426A (ja) | 1994-03-11 |
Family
ID=16668904
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21523292A Withdrawn JPH0669426A (ja) | 1992-08-12 | 1992-08-12 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0669426A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5818640A (en) * | 1994-08-01 | 1998-10-06 | Minnesota Mining And Manufacturing Company | Sign illumination system and method |
| CN100431099C (zh) * | 2006-10-26 | 2008-11-05 | 昆明理工大学 | 一种在单晶硅基底表面直接制备Cr-Si硅化物电阻薄膜的方法 |
| CN109957764A (zh) * | 2017-12-14 | 2019-07-02 | 中国科学院宁波材料技术与工程研究所 | 水基液体环境用CrSiC复合涂层及其制备方法与应用 |
-
1992
- 1992-08-12 JP JP21523292A patent/JPH0669426A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5818640A (en) * | 1994-08-01 | 1998-10-06 | Minnesota Mining And Manufacturing Company | Sign illumination system and method |
| CN100431099C (zh) * | 2006-10-26 | 2008-11-05 | 昆明理工大学 | 一种在单晶硅基底表面直接制备Cr-Si硅化物电阻薄膜的方法 |
| CN109957764A (zh) * | 2017-12-14 | 2019-07-02 | 中国科学院宁波材料技术与工程研究所 | 水基液体环境用CrSiC复合涂层及其制备方法与应用 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4561009A (en) | Semiconductor device | |
| US4392992A (en) | Chromium-silicon-nitrogen resistor material | |
| US4510178A (en) | Thin film resistor material and method | |
| JPH09116104A (ja) | 半導体素子のキャパシタ製造方法 | |
| US4591821A (en) | Chromium-silicon-nitrogen thin film resistor and apparatus | |
| JP3975292B2 (ja) | 強誘電体記憶素子の製造方法 | |
| US4344223A (en) | Monolithic hybrid integrated circuits | |
| JPS6190445A (ja) | 半導体装置 | |
| JP2587335B2 (ja) | 金属薄膜の平坦化形成方法 | |
| JPH0669426A (ja) | 半導体装置 | |
| US6365482B1 (en) | I.C. thin film resistor stabilization method | |
| JPS5910271A (ja) | 半導体装置 | |
| US3793175A (en) | Thin film circuits with interconnecting contacts | |
| JPS6128213B2 (ja) | ||
| US4871617A (en) | Ohmic contacts and interconnects to silicon and method of making same | |
| JPH0562967A (ja) | 半導体装置の製造方法 | |
| US4385966A (en) | Fabrication of thin film resistors and capacitors | |
| JPH0629467A (ja) | 半導体装置 | |
| JPH0456453B2 (ja) | ||
| JPH01204449A (ja) | Ｖｌｓｉ用銅配線方法 | |
| JPS5890727A (ja) | 電極または配線 | |
| JPH0945771A (ja) | 半導体集積回路の製造方法 | |
| JP3499769B2 (ja) | 酸化膜の形成方法、キャパシタ | |
| JPH0235731A (ja) | 半導体装置の製造方法 | |
| JPH0261142B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19991102 |