JPS6128213B2 - - Google Patents

Info

Publication number
JPS6128213B2
JPS6128213B2 JP53096450A JP9645078A JPS6128213B2 JP S6128213 B2 JPS6128213 B2 JP S6128213B2 JP 53096450 A JP53096450 A JP 53096450A JP 9645078 A JP9645078 A JP 9645078A JP S6128213 B2 JPS6128213 B2 JP S6128213B2
Authority
JP
Japan
Prior art keywords
sio
film
silicon oxide
oxide film
present
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP53096450A
Other languages
English (en)
Other versions
JPS5522862A (en
Inventor
Keizo Kobayashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP9645078A priority Critical patent/JPS5522862A/ja
Publication of JPS5522862A publication Critical patent/JPS5522862A/ja
Publication of JPS6128213B2 publication Critical patent/JPS6128213B2/ja
Granted legal-status Critical Current

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56After-treatment

Landscapes

  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)

Description

【発明の詳細な説明】 本発明は半導体装置の製造方法に関し、特にシ
リコン酸化膜の製造方法に関するものである。
従来シリコン(Si)ウエハー上に半導体装置を
形成する際には、金属配線工程終了後、金属配線
上にシリコン酸化膜(SiO2)を形成していた。こ
のSiO2膜は外部からの機械的ストレスに対し、
半導体装置を保護すると共に、種々の外部雰囲気
に対しても、半導体装置の特性が影響を受けない
ように保護する効果をもつものである。金属配線
材料として代表的なものはアルミニウム(Al)
であり、Siとの反応が比較的低温で起ることがら
SiO2膜の成長には450℃以下での気相成長法
(SiH4―O2系)、プラズマCVD法あるいはスパツ
ター法等が用いられていた。これらの膜は成長後
450℃程度で窒素中アニールを行い、特性の安定
化、改善を行つていたが、以下の欠点を有してい
た。即ち得られたSiO2膜の欠陥密度が多く、多
孔質であるため外部雰囲気の気体原子が膜中に入
り込み、半導体装置に悪影響を及ぼすことがあ
る。更にこのSiO2膜中には化学量論値よりも余
剰なSi原子が含まれていて、リーク電流の増加、
トラツプ中心密度の増加等の悪影響を及ぼす。
本発明の目的はこれらの欠点のない、良好な安
定化効果をもつシリコン酸化膜を備えた半導体装
置の製造方法を提供することにある。
本発明によるシリコン酸化膜の製造方法は、被
着されたシリコン酸化膜を酸素を3気圧以上含む
雰囲気中で熱処理する工程を含むことを特徴とす
る。ここで本発明における熱処理の温度は、300
〜800℃の間とするのが好ましい。
本発明によれば、上記の欠点を有する半導体装
置を高圧の酸素中で加熱処理することによつて、
電気的に安定でしかも欠陥密度が少く、緻密な
SiO2膜を得ることが出来る。即ち本発明では得
られたSiO2膜を再酸化して良質なSiO2膜に変換
し、しかもその際高圧酸素中で行うことにより加
熱温度を極力下げ、半導体装置には悪影響を及ぼ
さないようにしたことにある。
次に本発明の一実施例を従来例との比較のもと
に詳細に説明する。
まず、比較のために、従来法によつてシリコン
酸化膜を以下の如く製造した。
モノシラン(SiH4)と酸素(O2)とを体積比で
1:10とし、反応温度を400℃に保つてCVD法に
よつてシリコン基板上に3000Åの厚さのシリコン
酸化膜Aを形成した。
次に本発明の実施例について説明すると、上述
の従来例と同一の条件で得た2000Åの厚さのシリ
コン酸化膜Aを10気圧の酸素中で温度を450℃に
保ち、2時間の熱処理をしてシリコン酸化膜Bと
した。
第1図にかくして得たシリコン酸化膜Aおよび
Bの電圧一電流特性を示す。ここではいずれも比
抵抗0.1Ω―cmのn型Si上に約3000ÅのSiO2膜を
成長し、これに金属を蒸着してMOSダイオード
を作成して測定を行なつている。本発明による
SiO2膜Bは従来膜Aに比して著るしくリーク電
流が少い。このことは膜中の余剰Si原子が酸素原
子と結合して化学量論値に近い値となつているこ
とを示している。
更にn型5Ω―cmのシリコン基板を用いて、上
述の例と全く同様の条件で作成したSiO2をゲー
ト脱を用いて作成したMOSダイオードのC―V
特性を第2図に示す。測定は1MHzで行つてい
る。点線Cは従来法(CVD)でSiO2膜を成長し
ており、図に見られるように容量C―印加電圧V
特性にヒステリシスが現われ安定化することがで
きない。
曲線DはSiO2膜を成長後高圧酸素中で熱処理
を(450℃、10気圧、2時間)を施した試料であ
り、可逆的なC―V特性を示しており、C―Vヒ
ステリシスは観測されない。このことからも
SiO2膜中の余剰Si原子が酸素原子と結合して化学
量論値に近い値となつていることが確認される。
更に高圧酸素中熱処理はSiO2膜の欠陥密度を
著るしく減少し、膜を緻密にするの上でも効果が
ある。欠陥の大部分はピンホールに起因している
が、通常作成法によるSiO2膜と本発明の高圧酸
素中熱処理を施したSiO2膜のピンホール密度を
比較すると、本発明によるSiO2膜のピンホール
密度は通常のSiO2膜の1/10以下に減少してい
る。このことはピンホールを介しして侵入した酸
素原子がSiO2膜の余剰Si原子と反応してSiO2
形成し、その結果ピンホール密度が減少している
ことを示唆している。
次に本発明の他の実施例を第3図を参照して説
明する。
まず熱酸化シリコン酸化膜2上に設けられたリ
ンガラス(P2O5)層3と、このリンガラス層3上
に設けたアルミニウム配線4を有するシリコン半
導体基板1を用意する。
次にこの基板の表面にモノシランとアンモニア
を400℃で反応させるCVD法により3000ÅのSiO2
膜5を被着した。次にこのSiO2膜5を10気圧
1100℃の酸素中で1時間の熱処理をして、本発明
によるSiO2膜を得た。
次に上述のCVD法で得たSiO2膜(従来例)と
本発明によるSiO2膜とを水蒸気圧試験した。加
圧試験条件はH2O蒸気圧2気圧、温度125℃、500
気圧である。従来法SiO2膜を用いた試料では
SiO2膜下のAl配線4が浸食され、ひどい箇所で
は断線が発生している。これは浸入したH2Oがリ
ンガラス(P2O5)層3と反応してリン酸
(H3PO4)を生じ、このリン酸により、アルミニウ
ム配線4が腐食されたものと考えられる。一方本
発明によるSiO2膜を用いた試料では、加圧試験
後でも上記の不良は発生せず、高い信頼性を示し
た。
本発明における高圧酸素下の熱処理で酸素圧
力、熱処理温度あるいは熱処理時間等はお互いに
関連していて一義的に定められない。熱処理温度
についていえば、Alを金属配線として用いた場
合、Alと基板Siとの反応によるP―N接合短絡の
事故を防ぐために500℃以上は望ましくない。一
方300℃以下では処理時間がかかりすぎ、実用上
不利である。酸素圧力についていえば、熱処理温
度を下げ、熱処理時間を短縮するために、高い方
が望ましい。実用的には処理時間が長くなるの
で、3気圧以下は望ましくない。なお以上におい
て、温度と圧力の限界に一応実用的な数値を挙げ
たが、これらの数値は特に厳密なものではない。
【図面の簡単な説明】
第1図は本発明による金属―シリコン酸化膜―
半導体構造をもつた半導体装置の電流密度―電圧
特性を従来のものと比較して示した図、第2図は
本発明による金属―シリコン酸化膜―半導体構造
をもつた半導体装置の容量―電圧特性を従来のも
のと比較して示した図、第3図は本発明と従来法
によるシリコン酸化膜を用いた半導体装置の断面
図である。 1…基板Si、2…(熱酸化)シリコン酸化膜、
3…リンガラス層、4…配線アルミニウム、5…
(本発明又は従来法による)シリコン酸化膜。

Claims (1)

    【特許請求の範囲】
  1. 1 半導体基板表面にリンガラス層を形成する工
    程と、前記リンガラス層に接して所定形状のアル
    ミニウムを含む配線層を形成する工程と、前記配
    線層をシリコン酸化膜で被覆する工程と、前記シ
    リコン酸化膜を3気圧以上の酸素を含む雰囲気中
    で熱処理して前記シリコン酸化膜中のピンホール
    を低減せしめる工程を含むことを特徴とする半導
    体装置の製造方法。
JP9645078A 1978-08-07 1978-08-07 Manufacturing method for silicon oxidized film Granted JPS5522862A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9645078A JPS5522862A (en) 1978-08-07 1978-08-07 Manufacturing method for silicon oxidized film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9645078A JPS5522862A (en) 1978-08-07 1978-08-07 Manufacturing method for silicon oxidized film

Publications (2)

Publication Number Publication Date
JPS5522862A JPS5522862A (en) 1980-02-18
JPS6128213B2 true JPS6128213B2 (ja) 1986-06-28

Family

ID=14165348

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9645078A Granted JPS5522862A (en) 1978-08-07 1978-08-07 Manufacturing method for silicon oxidized film

Country Status (1)

Country Link
JP (1) JPS5522862A (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5662328A (en) * 1979-10-26 1981-05-28 Agency Of Ind Science & Technol Manufacturing of insulation membrane and insulation membrane-semiconductor interface
JPS5772318A (en) * 1980-10-24 1982-05-06 Seiko Epson Corp Vapor growth method
JPS59168643A (ja) * 1983-03-15 1984-09-22 Fuji Electric Corp Res & Dev Ltd 酸化膜の緻密化処理法
JPS6181630A (ja) * 1984-06-28 1986-04-25 Toshiba Corp 半導体装置およびその製造方法
US4784975A (en) * 1986-10-23 1988-11-15 International Business Machines Corporation Post-oxidation anneal of silicon dioxide
EP0572704B1 (en) * 1992-06-05 2000-04-19 Semiconductor Process Laboratory Co., Ltd. Method for manufacturing a semiconductor device including method of reforming an insulating film formed by low temperature CVD
JP3417072B2 (ja) 1994-08-15 2003-06-16 ソニー株式会社 半導体装置の製法
US6136728A (en) * 1996-01-05 2000-10-24 Yale University Water vapor annealing process

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4830789A (ja) * 1971-08-23 1973-04-23
JPS5160453A (en) * 1974-11-22 1976-05-26 Hitachi Ltd Shirikonsankamaku * sio2 * noanteikaho

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4830789A (ja) * 1971-08-23 1973-04-23
JPS5160453A (en) * 1974-11-22 1976-05-26 Hitachi Ltd Shirikonsankamaku * sio2 * noanteikaho

Also Published As

Publication number Publication date
JPS5522862A (en) 1980-02-18

Similar Documents

Publication Publication Date Title
EP0137196B1 (en) Process for making high dielectric constant nitride based materials and devices using the same
JP2615390B2 (ja) 炭化シリコン電界効果トランジスタの製造方法
EP0519854A2 (en) A method for controlling interfacial oxide at a polycrystalline/monocrystalline silicon interface and device derived therefrom
EP0525650B1 (en) Method for fabricating a semiconductor device with capacitor insulating film
US4442449A (en) Binary germanium-silicon interconnect and electrode structure for integrated circuits
JPS6128213B2 (ja)
US4584205A (en) Method for growing an oxide layer on a silicon surface
US3615941A (en) Method for manufacturing semiconductor device with passivation film
Oroshnik et al. Pyrolytic Deposition of Silicon Dioxide in an Evacuated System
US4521951A (en) Method of reduction of a compound forming a layer on a substrate and the application of said method to the fabrication of a field-effect semiconducting structure
US3447237A (en) Surface treatment for semiconductor devices
JPH0797567B2 (ja) 薄膜の形成方法
JPH0757904A (ja) ダイヤモンド半導体装置
Sedgwick et al. Dielectric films for Ge planar devices
JPS649729B2 (ja)
JP2669611B2 (ja) 半導体装置の製造方法
JPS5984570A (ja) 半導体装置用キヤパシタの製造方法
JP2612098B2 (ja) 絶縁膜の製造方法
JPH0669426A (ja) 半導体装置
JPH05235265A (ja) 半導体装置の製造方法
KR100222400B1 (ko) 반도체 소자의 제조방법
Kim et al. Hydrogen Gettering Effect of Mo2 N/Mo MOS Process
JP3499769B2 (ja) 酸化膜の形成方法、キャパシタ
Ricco et al. The diffusion of implanted boron in silicon
JP2943383B2 (ja) 半導体装置の製造方法