JPH0629467A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0629467A JPH0629467A JP18231392A JP18231392A JPH0629467A JP H0629467 A JPH0629467 A JP H0629467A JP 18231392 A JP18231392 A JP 18231392A JP 18231392 A JP18231392 A JP 18231392A JP H0629467 A JPH0629467 A JP H0629467A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film
- film resistor
- semiconductor device
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】薄膜抵抗体及び該薄膜抵抗体を有するＤ／Ａコ
ンバータ等の半導体装置に関し、抵抗値の経時的な熱的
安定性の改善及び配線層とのコンタクト性の改善を図る
ことができる半導体装置の提供を目的とする。 【構成】基体１と、該基体１上に形成された帯状のＣｒ
ＳｉＣ膜からなる薄膜抵抗体３ａと、該薄膜抵抗体３ａ
に接続して電流又は電圧を印加する一対の電気的接続体
５ａ，５ｂとを有する半導体装置であって、ＣｒＳｉＣ
膜からなる薄膜抵抗体３ａは、クロムシリコン（ＣｒＳ
ｉ）からなるターゲットと炭素（Ｃ）を含むアルゴンガ
スとを用いた反応性スパッタリングにより形成されてい
ることを含み構成する。
ンバータ等の半導体装置に関し、抵抗値の経時的な熱的
安定性の改善及び配線層とのコンタクト性の改善を図る
ことができる半導体装置の提供を目的とする。 【構成】基体１と、該基体１上に形成された帯状のＣｒ
ＳｉＣ膜からなる薄膜抵抗体３ａと、該薄膜抵抗体３ａ
に接続して電流又は電圧を印加する一対の電気的接続体
５ａ，５ｂとを有する半導体装置であって、ＣｒＳｉＣ
膜からなる薄膜抵抗体３ａは、クロムシリコン（ＣｒＳ
ｉ）からなるターゲットと炭素（Ｃ）を含むアルゴンガ
スとを用いた反応性スパッタリングにより形成されてい
ることを含み構成する。
Description
【０００１】 （目次） ・産業上の利用分野 ・従来の技術（図６） ・発明が解決しようとする課題 ・課題を解決するための手段 ・作用 ・実施例 （１）第１の実施例（図１，図３〜図５） （２）第２の実施例（図２） ・発明の効果
【０００２】
【産業上の利用分野】本発明は、薄膜抵抗体及び半導体
装置に関し、更に詳しく言えば、薄膜抵抗体及び該薄膜
抵抗体を有するＤ／Ａコンバータ等の半導体装置に関す
る。
装置に関し、更に詳しく言えば、薄膜抵抗体及び該薄膜
抵抗体を有するＤ／Ａコンバータ等の半導体装置に関す
る。
【０００３】
【従来の技術】Ｄ／Ａコンバータ、特に重み抵抗型或い
はラダー型Ｄ／Ａコンバータにおいては、デジタル信号
をアナログ信号に変換するために、高精度で、熱的安定
度の高い薄膜抵抗体を用いることが必要である。更に、
半導体装置に適用するため配線層、特にアルミニウム膜
とのコンタクト性が要求される。
はラダー型Ｄ／Ａコンバータにおいては、デジタル信号
をアナログ信号に変換するために、高精度で、熱的安定
度の高い薄膜抵抗体を用いることが必要である。更に、
半導体装置に適用するため配線層、特にアルミニウム膜
とのコンタクト性が要求される。
【０００４】近年、このような薄膜抵抗体として、Ｎｉ
Ｃｒ膜，Ｔａ2 Ｎ膜，ＣｒＳｉＯ膜又はＣｒＳｉ2 膜が
用いられている。特に、半導体集積回路装置に用いる場
合には、集積度を上げるため、比抵抗が高いＣｒＳｉＯ
膜又はＣｒＳｉ2 膜が用いられる。また、これらは比較
的低い抵抗温度係数を有し、高精度である。
Ｃｒ膜，Ｔａ2 Ｎ膜，ＣｒＳｉＯ膜又はＣｒＳｉ2 膜が
用いられている。特に、半導体集積回路装置に用いる場
合には、集積度を上げるため、比抵抗が高いＣｒＳｉＯ
膜又はＣｒＳｉ2 膜が用いられる。また、これらは比較
的低い抵抗温度係数を有し、高精度である。
【０００５】図６は、従来例の薄膜抵抗体を有する半導
体装置について説明する断面図である。図６において、
２１は半導体基板、２２は半導体基板２１上に形成され
た絶縁膜、２３は絶縁膜２２上に形成されたＣｒＳｉＯ
膜又はＣｒＳｉ2 膜からなる薄膜抵抗体、24ａ，24ｂは
アルミニウム膜からなる配線層で、薄膜抵抗体２３の両
端に接続され、電流又は電圧を印加することにより薄膜
抵抗体２３に発生する電圧又は薄膜抵抗体２３で制限さ
れた電流を用いて比較器等を制御する。従って、薄膜抵
抗体２３には、高精度で、熱的な経時的安定度の高いも
のが要求され、かつアルミニウム膜からなる配線層24
ａ，24ｂとの接触抵抗等が小さいこと、及び接触抵抗の
ばらつきが少ないこと、即ちコンタクト性の良いことが
要求される。２７は薄膜抵抗体２３や配線層24ａ，24ｂ
などを被覆するＰＳＧ膜２５／シリコン窒化膜２６の２
層の絶縁膜からなるカバー絶縁膜である。
体装置について説明する断面図である。図６において、
２１は半導体基板、２２は半導体基板２１上に形成され
た絶縁膜、２３は絶縁膜２２上に形成されたＣｒＳｉＯ
膜又はＣｒＳｉ2 膜からなる薄膜抵抗体、24ａ，24ｂは
アルミニウム膜からなる配線層で、薄膜抵抗体２３の両
端に接続され、電流又は電圧を印加することにより薄膜
抵抗体２３に発生する電圧又は薄膜抵抗体２３で制限さ
れた電流を用いて比較器等を制御する。従って、薄膜抵
抗体２３には、高精度で、熱的な経時的安定度の高いも
のが要求され、かつアルミニウム膜からなる配線層24
ａ，24ｂとの接触抵抗等が小さいこと、及び接触抵抗の
ばらつきが少ないこと、即ちコンタクト性の良いことが
要求される。２７は薄膜抵抗体２３や配線層24ａ，24ｂ
などを被覆するＰＳＧ膜２５／シリコン窒化膜２６の２
層の絶縁膜からなるカバー絶縁膜である。
【０００６】
【発明が解決しようとする課題】ところで、上記の薄膜
抵抗体２３として、例えば、ＣｒＳｉ2 膜を用いた場
合、抵抗値の経時的な熱的安定度が低い。また、ＣｒＳ
ｉＯ膜を用いた場合、抵抗値の経時的な熱的安定度は高
いが、アルミニウム膜からなる配線層24ａ，24ｂとのコ
ンタクト性が悪いという問題がある。このため、Ｄ／Ａ
コンバータ等精度を要求される用途に用いる場合には問
題がある。
抵抗体２３として、例えば、ＣｒＳｉ2 膜を用いた場
合、抵抗値の経時的な熱的安定度が低い。また、ＣｒＳ
ｉＯ膜を用いた場合、抵抗値の経時的な熱的安定度は高
いが、アルミニウム膜からなる配線層24ａ，24ｂとのコ
ンタクト性が悪いという問題がある。このため、Ｄ／Ａ
コンバータ等精度を要求される用途に用いる場合には問
題がある。
【０００７】本発明は、かかる従来技術の問題点に鑑み
て創作されたものであり、抵抗値の経時的な熱的安定性
の改善及び配線層とのコンタクト性の改善を図ることが
できる半導体装置の提供を目的とする。
て創作されたものであり、抵抗値の経時的な熱的安定性
の改善及び配線層とのコンタクト性の改善を図ることが
できる半導体装置の提供を目的とする。
【０００８】
【課題を解決するための手段】上記課題は、第１に、基
体と、該基体上に形成された帯状のＣｒＳｉＣ膜からな
る薄膜抵抗体と、該薄膜抵抗体に接続して電流又は電圧
を印加する一対の電気的接続体とを有する半導体装置で
あって、前記ＣｒＳｉＣ膜からなる薄膜抵抗体は、クロ
ムシリコン（ＣｒＳｉ）からなるターゲットと炭素
（Ｃ）を含むアルゴンガスとを用いた反応性スパッタリ
ングにより形成されていることを特徴とする半導体装置
によって達成され、第２に、前記炭素（Ｃ）を含むアル
ゴンガスは、メタン（ＣＨ4 ）を含むアルゴンガスであ
ることを特徴とする第１の発明に記載の半導体装置によ
って達成され、第３に、基体と、該基体上に形成された
帯状のＣｒＳｉＮ膜からなる薄膜抵抗体と、該薄膜抵抗
体に接続して電流又は電圧を印加する一対の電気的接続
体とを有する半導体装置であって、前記ＣｒＳｉＮ膜か
らなる薄膜抵抗体は、クロムシリコン（ＣｒＳｉ）から
なるターゲットと窒素（Ｎ）を含むアルゴンガスとを用
いた反応性スパッタリングにより形成されていることを
特徴とする半導体装置によって達成される。
体と、該基体上に形成された帯状のＣｒＳｉＣ膜からな
る薄膜抵抗体と、該薄膜抵抗体に接続して電流又は電圧
を印加する一対の電気的接続体とを有する半導体装置で
あって、前記ＣｒＳｉＣ膜からなる薄膜抵抗体は、クロ
ムシリコン（ＣｒＳｉ）からなるターゲットと炭素
（Ｃ）を含むアルゴンガスとを用いた反応性スパッタリ
ングにより形成されていることを特徴とする半導体装置
によって達成され、第２に、前記炭素（Ｃ）を含むアル
ゴンガスは、メタン（ＣＨ4 ）を含むアルゴンガスであ
ることを特徴とする第１の発明に記載の半導体装置によ
って達成され、第３に、基体と、該基体上に形成された
帯状のＣｒＳｉＮ膜からなる薄膜抵抗体と、該薄膜抵抗
体に接続して電流又は電圧を印加する一対の電気的接続
体とを有する半導体装置であって、前記ＣｒＳｉＮ膜か
らなる薄膜抵抗体は、クロムシリコン（ＣｒＳｉ）から
なるターゲットと窒素（Ｎ）を含むアルゴンガスとを用
いた反応性スパッタリングにより形成されていることを
特徴とする半導体装置によって達成される。
【０００９】
【作 用】図５（ａ），（ｂ）は、本願発明者の実験結
果に基づく本発明の作用についての比較説明図である。
果に基づく本発明の作用についての比較説明図である。
【００１０】図５（ａ），（ｂ）は、それぞれＣｒＳｉ
Ｃ膜及びＣｒＳｉＮ膜からなる薄膜抵抗体を高温放置し
た時の抵抗値の経時変化を示す。なお、比較のため、従
来のＣｒＳｉ2 膜からなる薄膜抵抗体についても同様に
高温放置試験を行い、その抵抗値の経時変化も示す。図
５（ａ），（ｂ）において、縦軸は初期の抵抗値に対す
る所定時間経過後の抵抗値の変動率を示し、横軸は加熱
処理時間を示す。
Ｃ膜及びＣｒＳｉＮ膜からなる薄膜抵抗体を高温放置し
た時の抵抗値の経時変化を示す。なお、比較のため、従
来のＣｒＳｉ2 膜からなる薄膜抵抗体についても同様に
高温放置試験を行い、その抵抗値の経時変化も示す。図
５（ａ），（ｂ）において、縦軸は初期の抵抗値に対す
る所定時間経過後の抵抗値の変動率を示し、横軸は加熱
処理時間を示す。
【００１１】実験に用いた３種類の試料は、それぞれ次
のようにして作成された。即ち、 クロムシリコン（ＣｒＳｉ）からなるターゲットと１
０〜４０％のメタン（ＣＨ4 ）ガスを含むアルゴンガス
とを用い、ターゲットと被形成基体との間にＲＦバイア
スを印加して行う反応性スパッタリングにより膜厚約２
００ÅのＣｒＳｉＣ膜からなる薄膜抵抗体が形成され
た。
のようにして作成された。即ち、 クロムシリコン（ＣｒＳｉ）からなるターゲットと１
０〜４０％のメタン（ＣＨ4 ）ガスを含むアルゴンガス
とを用い、ターゲットと被形成基体との間にＲＦバイア
スを印加して行う反応性スパッタリングにより膜厚約２
００ÅのＣｒＳｉＣ膜からなる薄膜抵抗体が形成され
た。
【００１２】クロムシリコン（ＣｒＳｉ）からなるタ
ーゲットと５〜２０％の窒素（Ｎ2）ガスを含むアルゴ
ンガスとを用いた反応性スパッタリングにより膜厚約２
００ÅのＣｒＳｉＮ膜からなる薄膜抵抗体が形成され
た。また、反応性スパッタリングは、ターゲットと被形
成基体との間にＲＦバイアスを印加した場合と、ＤＣバ
イアスを印加した場合との２つの場合について行った。
ーゲットと５〜２０％の窒素（Ｎ2）ガスを含むアルゴ
ンガスとを用いた反応性スパッタリングにより膜厚約２
００ÅのＣｒＳｉＮ膜からなる薄膜抵抗体が形成され
た。また、反応性スパッタリングは、ターゲットと被形
成基体との間にＲＦバイアスを印加した場合と、ＤＣバ
イアスを印加した場合との２つの場合について行った。
【００１３】更に、上記の薄膜抵抗体の両端には、それ
ぞれ電流又は電圧を印加するアルミニウム膜からなる配
線層が接続された。上記の試料について、大気中，温度
３００℃の条件で高温放置試験を行い、所定時間の経過
毎に薄膜抵抗体に接続された一対の配線層に電流を印加
して配線層間の電圧を測定することにより抵抗値の計測
を行った。これにより、薄膜抵抗体そのものの抵抗変動
率のみならず、配線層とのコンタクト性の良し悪しも評
価可能である。
ぞれ電流又は電圧を印加するアルミニウム膜からなる配
線層が接続された。上記の試料について、大気中，温度
３００℃の条件で高温放置試験を行い、所定時間の経過
毎に薄膜抵抗体に接続された一対の配線層に電流を印加
して配線層間の電圧を測定することにより抵抗値の計測
を行った。これにより、薄膜抵抗体そのものの抵抗変動
率のみならず、配線層とのコンタクト性の良し悪しも評
価可能である。
【００１４】図５（ａ），（ｂ）に示す実験結果によれ
ば、ＣｒＳｉＣ膜からなる薄膜抵抗体及び２種類のＣｒ
ＳｉＮ膜からなる薄膜抵抗体全て1000時間経過後でも0.
05％程度の抵抗値の変動率であり、Ｄ／Ａコンバータ等
精度の要求される用途に対しても十分許容できるもので
ある。なお、従来例の場合、抵抗値の変動率は経時的に
漸次増加し、1000時間経過後には０．２％以上に達し
た。
ば、ＣｒＳｉＣ膜からなる薄膜抵抗体及び２種類のＣｒ
ＳｉＮ膜からなる薄膜抵抗体全て1000時間経過後でも0.
05％程度の抵抗値の変動率であり、Ｄ／Ａコンバータ等
精度の要求される用途に対しても十分許容できるもので
ある。なお、従来例の場合、抵抗値の変動率は経時的に
漸次増加し、1000時間経過後には０．２％以上に達し
た。
【００１５】以上のように、ＣｒＳｉＣ膜からなる薄膜
抵抗体やＣｒＳｉＮ膜からなる薄膜抵抗体を用いること
により、抵抗値の経時的な熱的安定性の改善及び配線層
とのコンタクト性の改善を図ることができる。
抵抗体やＣｒＳｉＮ膜からなる薄膜抵抗体を用いること
により、抵抗値の経時的な熱的安定性の改善及び配線層
とのコンタクト性の改善を図ることができる。
【００１６】
【実施例】（１）第１の実施例 次に、図面を参照しながら本発明の実施例について説明
する。図４は、本発明の第１の実施例の薄膜抵抗体の形
成に用いられる反応性スパッタ装置の構成図である。
する。図４は、本発明の第１の実施例の薄膜抵抗体の形
成に用いられる反応性スパッタ装置の構成図である。
【００１７】図４において、１１はチャンバ、１２はチ
ャンバ内にスパッタガスを導入するガス導入口、１３は
チャンバ１１内を減圧するために排気するとともに、使
用済みのガス等をチャンバ外へ排出する排気口、１４は
ターゲット１６を載置し、ＲＦ電源１７やＤＣ電源１８
の一方の端子と接続する電極、１５はウエハ２０を載置
し、直列に接続されたＲＦ電源１７とＤＣ電源１８との
他方の端子と接続する電極、１９はＲＦ電源１７／ＤＣ
電源１８と電極１４，１５とを接続する配線である。な
お、ＲＦ電源１７／ＤＣ電源１８はそれぞれ単独に使用
することもできるし、同時に使用することもできる。
ャンバ内にスパッタガスを導入するガス導入口、１３は
チャンバ１１内を減圧するために排気するとともに、使
用済みのガス等をチャンバ外へ排出する排気口、１４は
ターゲット１６を載置し、ＲＦ電源１７やＤＣ電源１８
の一方の端子と接続する電極、１５はウエハ２０を載置
し、直列に接続されたＲＦ電源１７とＤＣ電源１８との
他方の端子と接続する電極、１９はＲＦ電源１７／ＤＣ
電源１８と電極１４，１５とを接続する配線である。な
お、ＲＦ電源１７／ＤＣ電源１８はそれぞれ単独に使用
することもできるし、同時に使用することもできる。
【００１８】次に、図１（ａ）〜（ｄ），図２（ｅ），
（ｆ）を参照しながら、本発明の第１の実施例の薄膜抵
抗体を有する半導体装置の製造方法について説明する。
まず、図１（ａ）に示すように、熱酸化によりシリコン
基板（基体）１上に膜厚約4000Åのシリコン酸化膜（絶
縁膜）２を形成する。
（ｆ）を参照しながら、本発明の第１の実施例の薄膜抵
抗体を有する半導体装置の製造方法について説明する。
まず、図１（ａ）に示すように、熱酸化によりシリコン
基板（基体）１上に膜厚約4000Åのシリコン酸化膜（絶
縁膜）２を形成する。
【００１９】次いで、シリコン基板１を反応性スパッタ
装置の電極１５上に載置するとともに、クロムシリコン
（ＣｒＳｉ）からなるターゲット１６を電極１４にセッ
トする。続いて、排気口１３からチャンバ１１内を排気
して減圧した後、ガス導入口１２から３０％のＣＨ4 ガ
スを含むＡｒガスを導入し、圧力を３mTorr に保持す
る。次に、ＤＣ電源１８をオンして電極１４，１５間に
パワー0.5 ＫＷのＤＣ電力を印加する。これにより、Ｃ
Ｈ4 ガスを含むＡｒガスがプラズマ化し、Ａｒイオンが
ターゲット１６に衝突してＣｒＳｉ粒子が電界によりウ
エハ２０に向かって飛散する。このとき、活性化された
Ｃ粒子とＣｒＳｉ粒子とが結合してウエハ２上に達し、
ＣｒＳｉＣ膜が形成されていく。
装置の電極１５上に載置するとともに、クロムシリコン
（ＣｒＳｉ）からなるターゲット１６を電極１４にセッ
トする。続いて、排気口１３からチャンバ１１内を排気
して減圧した後、ガス導入口１２から３０％のＣＨ4 ガ
スを含むＡｒガスを導入し、圧力を３mTorr に保持す
る。次に、ＤＣ電源１８をオンして電極１４，１５間に
パワー0.5 ＫＷのＤＣ電力を印加する。これにより、Ｃ
Ｈ4 ガスを含むＡｒガスがプラズマ化し、Ａｒイオンが
ターゲット１６に衝突してＣｒＳｉ粒子が電界によりウ
エハ２０に向かって飛散する。このとき、活性化された
Ｃ粒子とＣｒＳｉ粒子とが結合してウエハ２上に達し、
ＣｒＳｉＣ膜が形成されていく。
【００２０】この状態を５分間保持して、シリコン酸化
膜２上に膜厚約２００ÅのＣｒＳｉＣ膜３を形成する
（図１（ｂ））。次に、ＣｒＳｉＣ膜３上にレジスト膜
を形成した後、帯状の抵抗体に対応するマスクパターン
に基づいて、選択露光・現像し、レジストパターン４を
形成する。
膜２上に膜厚約２００ÅのＣｒＳｉＣ膜３を形成する
（図１（ｂ））。次に、ＣｒＳｉＣ膜３上にレジスト膜
を形成した後、帯状の抵抗体に対応するマスクパターン
に基づいて、選択露光・現像し、レジストパターン４を
形成する。
【００２１】次いで、塩素系のガスを用いたＲＩＥ（反
応性イオンエッチング）により、レジストパターン４を
マスクとしてＣｒＳｉＣ膜３をエッチング・除去し、幅
約８μｍ，長さ１６０μｍのＣｒＳｉＣ膜３からなる薄
膜抵抗体３ａを形成する（図１（ｃ））。
応性イオンエッチング）により、レジストパターン４を
マスクとしてＣｒＳｉＣ膜３をエッチング・除去し、幅
約８μｍ，長さ１６０μｍのＣｒＳｉＣ膜３からなる薄
膜抵抗体３ａを形成する（図１（ｃ））。
【００２２】次に、レジストパターン４を除去した後、
薄膜抵抗体３ａを被覆して膜厚約０．７μｍのアルミニ
ウム膜５を形成する（図１（ｄ））。次いで、アルミニ
ウム膜５上にレジスト膜を形成した後、パターニング
し、レジストパターン６を形成する。
薄膜抵抗体３ａを被覆して膜厚約０．７μｍのアルミニ
ウム膜５を形成する（図１（ｄ））。次いで、アルミニ
ウム膜５上にレジスト膜を形成した後、パターニング
し、レジストパターン６を形成する。
【００２３】次いで、燐酸＋硝酸の混合液を用いたウエ
ットエッチングにより、レジストパターン６をマスクと
してアルミニウム膜５をエッチング・除去し、薄膜抵抗
体３ａの両端で接続し、薄膜抵抗体３ａに電流又は電圧
を印加する一対の配線層（電気的接続体）５ａ，５ｂを
形成する。次に、窒素雰囲気中，温度４５０℃で３０分
間アニールして配線層５ａ，５ｂと薄膜抵抗体３ａとの
オーミック性を向上させる（図２（ｅ））。
ットエッチングにより、レジストパターン６をマスクと
してアルミニウム膜５をエッチング・除去し、薄膜抵抗
体３ａの両端で接続し、薄膜抵抗体３ａに電流又は電圧
を印加する一対の配線層（電気的接続体）５ａ，５ｂを
形成する。次に、窒素雰囲気中，温度４５０℃で３０分
間アニールして配線層５ａ，５ｂと薄膜抵抗体３ａとの
オーミック性を向上させる（図２（ｅ））。
【００２４】その後、薄膜抵抗体３ａ及び配線層５ａ，
５ｂを被覆して膜厚約１μｍのＰＳＧ膜７／膜厚約3000
Åのシリコン窒化膜８を順次形成した後、ＰＳＧ膜７／
シリコン窒化膜８にワイヤボンディングのワイヤを接続
する開口部を形成すると、薄膜抵抗体３ａを有する半導
体装置が作成される（図２（ｆ））。
５ｂを被覆して膜厚約１μｍのＰＳＧ膜７／膜厚約3000
Åのシリコン窒化膜８を順次形成した後、ＰＳＧ膜７／
シリコン窒化膜８にワイヤボンディングのワイヤを接続
する開口部を形成すると、薄膜抵抗体３ａを有する半導
体装置が作成される（図２（ｆ））。
【００２５】次に、上記の半導体装置の薄膜抵抗体３ａ
について高温放置試験を行い、経時的な熱的安定度を調
査した。図５（ａ）は、ＣｒＳｉＣ膜からなる薄膜抵抗
体３ａを高温放置した時の抵抗値の経時変化を示す。な
お、比較のため、従来のＣｒＳｉ2 膜からなる薄膜抵抗
体についても同様に高温放置試験を行い、その抵抗値の
経時変化も示す。図５（ａ）において、縦軸は初期の抵
抗値に対する所定時間経過後の抵抗値の変動率を示し、
横軸は加熱処理時間を示す。
について高温放置試験を行い、経時的な熱的安定度を調
査した。図５（ａ）は、ＣｒＳｉＣ膜からなる薄膜抵抗
体３ａを高温放置した時の抵抗値の経時変化を示す。な
お、比較のため、従来のＣｒＳｉ2 膜からなる薄膜抵抗
体についても同様に高温放置試験を行い、その抵抗値の
経時変化も示す。図５（ａ）において、縦軸は初期の抵
抗値に対する所定時間経過後の抵抗値の変動率を示し、
横軸は加熱処理時間を示す。
【００２６】上記の試料について、大気中，温度３００
℃の条件で高温放置試験を行い、所定時間の経過毎に薄
膜抵抗体３ａに接続された一対の配線層５ａ，５ｂ間に
電流を印加して配線層５ａ，５ｂ間の電圧を測定するこ
とにより抵抗値の計測を行った。これにより、薄膜抵抗
体３ａそのものの抵抗値の変動率のみならず、配線層５
ａ，５ｂとの間のコンタクト性の良し悪しも評価可能で
ある。
℃の条件で高温放置試験を行い、所定時間の経過毎に薄
膜抵抗体３ａに接続された一対の配線層５ａ，５ｂ間に
電流を印加して配線層５ａ，５ｂ間の電圧を測定するこ
とにより抵抗値の計測を行った。これにより、薄膜抵抗
体３ａそのものの抵抗値の変動率のみならず、配線層５
ａ，５ｂとの間のコンタクト性の良し悪しも評価可能で
ある。
【００２７】図５（ａ）に示す実験結果によれば、Ｃｒ
ＳｉＣ膜からなる薄膜抵抗体３ａは1000時間経過後でも
0.05％程度の抵抗値の変動率であり、Ｄ／Ａコンバータ
等精度の要求される用途に対して十分許容できるもので
ある。なお、従来例の場合には、抵抗値の変動率は経時
的に漸次増加して1000時間経過後には０．２％以上に達
した。
ＳｉＣ膜からなる薄膜抵抗体３ａは1000時間経過後でも
0.05％程度の抵抗値の変動率であり、Ｄ／Ａコンバータ
等精度の要求される用途に対して十分許容できるもので
ある。なお、従来例の場合には、抵抗値の変動率は経時
的に漸次増加して1000時間経過後には０．２％以上に達
した。
【００２８】以上のように、ＣｒＳｉＣ膜からなる薄膜
抵抗体３ａを用いることにより、従来の薄膜抵抗体と比
較して、抵抗値の経時的な熱的安定性及びアルミニウム
膜からなる配線層５ａ，５ｂとのコンタクト性を改善す
ることができる。
抵抗体３ａを用いることにより、従来の薄膜抵抗体と比
較して、抵抗値の経時的な熱的安定性及びアルミニウム
膜からなる配線層５ａ，５ｂとのコンタクト性を改善す
ることができる。
【００２９】これにより、Ｄ／Ａコンバータ等に必要な
高精度の薄膜抵抗体を得ることができる。なお、第１の
実施例では、反応性スパッタの際、ＤＣバイアスを印加
しているが、ＲＦバイアスを印加してもよいし、ＤＣバ
イアス及びＲＦバイアスを同時に印加してもよい。
高精度の薄膜抵抗体を得ることができる。なお、第１の
実施例では、反応性スパッタの際、ＤＣバイアスを印加
しているが、ＲＦバイアスを印加してもよいし、ＤＣバ
イアス及びＲＦバイアスを同時に印加してもよい。
【００３０】また、反応性スパッタの際、基板加熱を行
っていないが、基板加熱を行ってもよい。更に、一対の
電気的接続体として共に配線層５ａ，５ｂを用いている
が、一方が配線層で他方が半導体基板１でもよいし、両
方が半導体基板１に形成され、分離されたｐ型又はｎ型
の導電型領域層でもよい。
っていないが、基板加熱を行ってもよい。更に、一対の
電気的接続体として共に配線層５ａ，５ｂを用いている
が、一方が配線層で他方が半導体基板１でもよいし、両
方が半導体基板１に形成され、分離されたｐ型又はｎ型
の導電型領域層でもよい。
【００３１】（２）第２の実施例 次に、図３（ａ）〜（ｄ）を参照しながら、本発明の第
２の実施例の薄膜抵抗体を有する半導体装置の製造方法
について説明する。
２の実施例の薄膜抵抗体を有する半導体装置の製造方法
について説明する。
【００３２】まず、熱酸化によりシリコン基板（基体）
１ａ上に膜厚約４０００Åのシリコン酸化膜（絶縁膜）
２ａを形成した後、図４に示す反応性スパッタエッチン
グ装置の電極１５上にシリコン基板１ａを載置するとと
もに、ＣｒＳｉからなるターゲット１６を電極１４にセ
ットする。続いて、排気口１３からチャンバ１１内を排
気して減圧した後、ガス導入口１２から１０％のＮ2 ガ
スを含むＡｒガスを導入し、圧力を３mTorr に保持す
る。次に、ＲＦ電源１７をオンして電極１４，１５間に
パワー密度３．１Ｗ／ｃｍ2 のＲＦ電圧を印加する。こ
れにより、Ｎ2 ガスを含むＡｒガスがプラズマ化し、Ａ
ｒイオンがターゲット１６に衝突してＣｒＳｉ粒子が電
界によりウエハ２０に向かって飛散する。このとき、活
性化されたＮ粒子とＣｒＳｉ粒子とが結合してウエハ２
上に達し、ＣｒＳｉＮ膜が形成されていく。
１ａ上に膜厚約４０００Åのシリコン酸化膜（絶縁膜）
２ａを形成した後、図４に示す反応性スパッタエッチン
グ装置の電極１５上にシリコン基板１ａを載置するとと
もに、ＣｒＳｉからなるターゲット１６を電極１４にセ
ットする。続いて、排気口１３からチャンバ１１内を排
気して減圧した後、ガス導入口１２から１０％のＮ2 ガ
スを含むＡｒガスを導入し、圧力を３mTorr に保持す
る。次に、ＲＦ電源１７をオンして電極１４，１５間に
パワー密度３．１Ｗ／ｃｍ2 のＲＦ電圧を印加する。こ
れにより、Ｎ2 ガスを含むＡｒガスがプラズマ化し、Ａ
ｒイオンがターゲット１６に衝突してＣｒＳｉ粒子が電
界によりウエハ２０に向かって飛散する。このとき、活
性化されたＮ粒子とＣｒＳｉ粒子とが結合してウエハ２
上に達し、ＣｒＳｉＮ膜が形成されていく。
【００３３】この状態を１０分間保持して、シリコン酸
化膜２ａ上に膜厚約２００ÅのＣｒＳｉＮ膜３ｂを形成
する（図３（ａ））。次に、ＣｒＳｉＮ膜３ｂ上にレジ
スト膜を形成した後、パターニングし、レジストパター
ン４ａを形成する。
化膜２ａ上に膜厚約２００ÅのＣｒＳｉＮ膜３ｂを形成
する（図３（ａ））。次に、ＣｒＳｉＮ膜３ｂ上にレジ
スト膜を形成した後、パターニングし、レジストパター
ン４ａを形成する。
【００３４】次いで、塩素系のガスを用いたＲＩＥによ
り、レジストパターン４ａをマスクとしてＣｒＳｉＮ膜
３ｂをエッチング・除去し、幅約８μｍ，長さ約１６０
μｍのＣｒＳｉＮ膜３ｂからなる薄膜抵抗体３ｃを形成
する（図３（ｂ））。
り、レジストパターン４ａをマスクとしてＣｒＳｉＮ膜
３ｂをエッチング・除去し、幅約８μｍ，長さ約１６０
μｍのＣｒＳｉＮ膜３ｂからなる薄膜抵抗体３ｃを形成
する（図３（ｂ））。
【００３５】次に、レジストパターン４ａを除去した
後、薄膜抵抗体３ｃを被覆して膜厚約０．７μｍのアル
ミニウム膜５ａを形成する。次いで、アルミニウム膜５
ａ上にレジスト膜を形成した後、パターニングし、レジ
ストパターン６ａを形成する。
後、薄膜抵抗体３ｃを被覆して膜厚約０．７μｍのアル
ミニウム膜５ａを形成する。次いで、アルミニウム膜５
ａ上にレジスト膜を形成した後、パターニングし、レジ
ストパターン６ａを形成する。
【００３６】次いで、燐酸＋硝酸の混合液を用いたウエ
ットエッチングにより、レジストパターン６ａをマスク
としてアルミニウム膜５ａをエッチング・除去し、薄膜
抵抗体３ｃの両端で接続し、薄膜抵抗体３ｃに電流又は
電圧を印加する一対の配線層（電気的接続体）５ｃ，５
ｄを形成する。次に、窒素雰囲気中，温度４５０℃で３
０分間アニールして配線層５ｃ，５ｄと薄膜抵抗体３ｃ
とのオーミック性を向上させる（図３（ｃ））。
ットエッチングにより、レジストパターン６ａをマスク
としてアルミニウム膜５ａをエッチング・除去し、薄膜
抵抗体３ｃの両端で接続し、薄膜抵抗体３ｃに電流又は
電圧を印加する一対の配線層（電気的接続体）５ｃ，５
ｄを形成する。次に、窒素雰囲気中，温度４５０℃で３
０分間アニールして配線層５ｃ，５ｄと薄膜抵抗体３ｃ
とのオーミック性を向上させる（図３（ｃ））。
【００３７】その後、薄膜抵抗体３ｃ及び配線層５ｃ，
５ｄを被覆して膜厚約１μｍのＰＳＧ膜７ａ／膜厚約30
00Åのシリコン窒化膜８ａを形成した後、ＰＳＧ膜７ａ
／シリコン窒化膜８ａにワイヤボンディングのワイヤを
接続する開口部を形成すると、薄膜抵抗体３ｃを有する
半導体装置が作成される（図３（ｄ））。
５ｄを被覆して膜厚約１μｍのＰＳＧ膜７ａ／膜厚約30
00Åのシリコン窒化膜８ａを形成した後、ＰＳＧ膜７ａ
／シリコン窒化膜８ａにワイヤボンディングのワイヤを
接続する開口部を形成すると、薄膜抵抗体３ｃを有する
半導体装置が作成される（図３（ｄ））。
【００３８】次に、上記の半導体装置の薄膜抵抗体３ｃ
について高温放置試験を行い、経時的な熱的安定度を調
査した。図５（ｂ）は、ＣｒＳｉＮ膜からなる薄膜抵抗
体３ｃを高温放置した時の抵抗値の経時変化を示す。図
５（ｂ）において、縦軸は初期の抵抗値に対する所定時
間経過後の抵抗値の変動率を示し、横軸は加熱処理時間
を示す。
について高温放置試験を行い、経時的な熱的安定度を調
査した。図５（ｂ）は、ＣｒＳｉＮ膜からなる薄膜抵抗
体３ｃを高温放置した時の抵抗値の経時変化を示す。図
５（ｂ）において、縦軸は初期の抵抗値に対する所定時
間経過後の抵抗値の変動率を示し、横軸は加熱処理時間
を示す。
【００３９】上記の試料について、大気中，温度３００
℃の条件で高温放置試験を行い、所定時間の経過毎に薄
膜抵抗体３ｃに接続された一対の配線層５ｄ，５ｅ間に
電流を印加して配線層５ｄ，５ｅ間の電圧を測定するこ
とにより抵抗値の計測を行った。これにより、薄膜抵抗
体３ｃそのものの抵抗値の変動率のみならず、配線層５
ｄ，５ｅとの間のコンタクト性の良し悪しも評価可能で
ある。
℃の条件で高温放置試験を行い、所定時間の経過毎に薄
膜抵抗体３ｃに接続された一対の配線層５ｄ，５ｅ間に
電流を印加して配線層５ｄ，５ｅ間の電圧を測定するこ
とにより抵抗値の計測を行った。これにより、薄膜抵抗
体３ｃそのものの抵抗値の変動率のみならず、配線層５
ｄ，５ｅとの間のコンタクト性の良し悪しも評価可能で
ある。
【００４０】図５（ｂ）に示す実験結果によれば、ＲＦ
バイアスを印加して形成されたＣｒＳｉＮ膜からなる薄
膜抵抗体３ｃは1000時間経過後でも0.05％程度の抵抗値
の変動率であり、Ｄ／Ａコンバータ等精度の要求される
用途に対して十分許容できるものであった。なお、上記
の第２の実施例では、ＣｒＳｉＮ膜からなる薄膜抵抗体
３ｃはＲＦバイアスを印加して反応性スパッタにより形
成されているが、ＤＣバイアスを印加して形成された場
合にも、図５（ｂ）に示すように、ＲＦバイアスを印加
して形成された薄膜抵抗体３ｃとほぼ同じような抵抗値
の変動率を得ることができた。
バイアスを印加して形成されたＣｒＳｉＮ膜からなる薄
膜抵抗体３ｃは1000時間経過後でも0.05％程度の抵抗値
の変動率であり、Ｄ／Ａコンバータ等精度の要求される
用途に対して十分許容できるものであった。なお、上記
の第２の実施例では、ＣｒＳｉＮ膜からなる薄膜抵抗体
３ｃはＲＦバイアスを印加して反応性スパッタにより形
成されているが、ＤＣバイアスを印加して形成された場
合にも、図５（ｂ）に示すように、ＲＦバイアスを印加
して形成された薄膜抵抗体３ｃとほぼ同じような抵抗値
の変動率を得ることができた。
【００４１】以上のように、ＣｒＳｉＮ膜からなる薄膜
抵抗体３ｃを用いることにより、従来の薄膜抵抗体と比
較して、抵抗値の経時的な熱的安定性及びアルミニウム
膜からなる配線層５ｄ，５ｅとのコンタクト性を改善す
ることができる。
抵抗体３ｃを用いることにより、従来の薄膜抵抗体と比
較して、抵抗値の経時的な熱的安定性及びアルミニウム
膜からなる配線層５ｄ，５ｅとのコンタクト性を改善す
ることができる。
【００４２】これにより、Ｄ／Ａコンバータ等に必要な
高精度の薄膜抵抗体を得ることができる。なお、第２の
実施例では、反応性スパッタを行う際、ＲＦバイアス又
はＤＣバイアスを単独に印加しているが、ＲＦバイアス
とＤＣバイアスとを同時に印加することもできる。
高精度の薄膜抵抗体を得ることができる。なお、第２の
実施例では、反応性スパッタを行う際、ＲＦバイアス又
はＤＣバイアスを単独に印加しているが、ＲＦバイアス
とＤＣバイアスとを同時に印加することもできる。
【００４３】また、反応性スパッタの際、基板加熱を行
っていないが、基板加熱を行ってもよい。更に、一対の
電気的接続体として共に配線層５ａ，５ｂを用いている
が、一方が配線層で他方が半導体基板１でもよいし、両
方が半導体基板１に形成され、分離されたｐ型又はｎ型
の導電型領域層でもよい。
っていないが、基板加熱を行ってもよい。更に、一対の
電気的接続体として共に配線層５ａ，５ｂを用いている
が、一方が配線層で他方が半導体基板１でもよいし、両
方が半導体基板１に形成され、分離されたｐ型又はｎ型
の導電型領域層でもよい。
【００４４】
【発明の効果】以上のように、本発明の半導体装置にお
いては、ＣｒＳｉＣ膜からなる薄膜抵抗体又はＣｒＳｉ
Ｎ膜からなる薄膜抵抗体を用いることにより、従来の薄
膜抵抗体と比較して、抵抗値の経時的な熱的安定性及び
アルミニウム膜からなる配線層とのコンタクト性を改善
することができる。
いては、ＣｒＳｉＣ膜からなる薄膜抵抗体又はＣｒＳｉ
Ｎ膜からなる薄膜抵抗体を用いることにより、従来の薄
膜抵抗体と比較して、抵抗値の経時的な熱的安定性及び
アルミニウム膜からなる配線層とのコンタクト性を改善
することができる。
【００４５】これにより、Ｄ／Ａコンバータ等に必要な
高精度の薄膜抵抗体を得ることができる。
高精度の薄膜抵抗体を得ることができる。
【図１】本発明の第１の実施例の薄膜抵抗体を有する半
導体装置の製造方法について説明する断面図（その１）
である。
導体装置の製造方法について説明する断面図（その１）
である。
【図２】本発明の第１の実施例の薄膜抵抗体を有する半
導体装置の製造方法について説明する断面図（その２）
である。
導体装置の製造方法について説明する断面図（その２）
である。
【図３】本発明の第２の実施例の薄膜抵抗体を有する半
導体装置の製造方法について説明する断面図である。
導体装置の製造方法について説明する断面図である。
【図４】本発明の実施例の薄膜抵抗体の形成に用いられ
る反応性スパッタリング装置の構成図である。
る反応性スパッタリング装置の構成図である。
【図５】本発明の実施例の薄膜抵抗体の経時的な熱的安
定度についての実験結果説明図である。
定度についての実験結果説明図である。
【図６】従来例の薄膜抵抗体を有する半導体装置につい
て説明する断面図である。
て説明する断面図である。
１ シリコン基板（基体）、 ２ シリコン酸化膜（絶縁膜）、 ３ ＣｒＳｉＣ膜、 ３ａ，３ｃ 薄膜抵抗体、 ３ｂ ＣｒＳｉＮ膜、 ４，６ レジストパターン、 ５，５ｃ アルミニウム膜、 ５ａ，５ｂ，５ｄ，５ｅ 配線層、 ７，７ａ ＰＳＧ膜、 ８，８ａ シリコン窒化膜、 １１ チャンバ、 １２ ガス導入口、 １３ 排気口、 １４，１５ 電極、 １６ ターゲット、 １７ ＲＦ電源、 １８ ＤＣ電源、 １９ 配線、 ２０ ウエハ。
Claims (3)
- 【請求項１】 基体と、該基体上に形成された帯状のＣ
ｒＳｉＣ膜からなる薄膜抵抗体と、該薄膜抵抗体に接続
して電流又は電圧を印加する一対の電気的接続体とを有
する半導体装置であって、 前記ＣｒＳｉＣ膜からなる薄膜抵抗体は、クロムシリコ
ン（ＣｒＳｉ）からなるターゲットと炭素（Ｃ）を含む
アルゴンガスとを用いた反応性スパッタリングにより形
成されていることを特徴とする半導体装置。 - 【請求項２】 前記炭素（Ｃ）を含むアルゴンガスは、
メタン（ＣＨ4 ）を含むアルゴンガスであることを特徴
とする請求項１記載の半導体装置。 - 【請求項３】 基体と、該基体上に形成された帯状のＣ
ｒＳｉＮ膜からなる薄膜抵抗体と、該薄膜抵抗体に接続
して電流又は電圧を印加する一対の電気的接続体とを有
する半導体装置であって、 前記ＣｒＳｉＮ膜からなる薄膜抵抗体は、クロムシリコ
ン（ＣｒＳｉ）からなるターゲットと窒素（Ｎ）を含む
アルゴンガスとを用いた反応性スパッタリングにより形
成されていることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18231392A JPH0629467A (ja) | 1992-07-09 | 1992-07-09 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18231392A JPH0629467A (ja) | 1992-07-09 | 1992-07-09 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0629467A true JPH0629467A (ja) | 1994-02-04 |
Family
ID=16116124
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18231392A Withdrawn JPH0629467A (ja) | 1992-07-09 | 1992-07-09 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0629467A (ja) |
-
1992
- 1992-07-09 JP JP18231392A patent/JPH0629467A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4392992A (en) | Chromium-silicon-nitrogen resistor material | |
| US4510178A (en) | Thin film resistor material and method | |
| US4464701A (en) | Process for making high dielectric constant nitride based materials and devices using the same | |
| US5683928A (en) | Method for fabricating a thin film resistor | |
| US6040226A (en) | Method for fabricating a thin film inductor | |
| US4591821A (en) | Chromium-silicon-nitrogen thin film resistor and apparatus | |
| US7345573B2 (en) | Integration of thin film resistors having different TCRs into single die | |
| US4682143A (en) | Thin film chromium-silicon-carbon resistor | |
| US4419385A (en) | Low temperature process for depositing an oxide dielectric layer on a conductive surface and multilayer structures formed thereby | |
| KR20000035076A (ko) | 실리콘 카바이드 크롬 박막 레지스터를 형성하기 위한 방법 | |
| KR20000035077A (ko) | 실리콘 카바이드 크롬 박막 레지스터 | |
| JPS6190445A (ja) | 半導体装置 | |
| EP0419361B1 (en) | Electrode for electrical connection to oxide superconductor and method for forming the same | |
| JPH0629467A (ja) | 半導体装置 | |
| US6022142A (en) | Monitor of process temperature and formation of alloy | |
| JPH0669426A (ja) | 半導体装置 | |
| JPS6128213B2 (ja) | ||
| US3585073A (en) | Electric film resistors | |
| US4823073A (en) | Sensor for measuring the current or voltage of electrically conductive layers present on a reference substrate | |
| US4385966A (en) | Fabrication of thin film resistors and capacitors | |
| JPH0611042B2 (ja) | 半導体装置の製造方法 | |
| US20200303225A1 (en) | Method of manufacturing semiconductor device | |
| JPH0429319A (ja) | 半導体素子及びその製造方法 | |
| JPH11340204A (ja) | プラズマ処理方法およびこれに用いるプラズマ装置 | |
| JPS63227039A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19991005 |