KR20000035076A - 실리콘 카바이드 크롬 박막 레지스터를 형성하기 위한 방법 - Google Patents

실리콘 카바이드 크롬 박막 레지스터를 형성하기 위한 방법 Download PDF

Info

Publication number
KR20000035076A
KR20000035076A KR1019990046766A KR19990046766A KR20000035076A KR 20000035076 A KR20000035076 A KR 20000035076A KR 1019990046766 A KR1019990046766 A KR 1019990046766A KR 19990046766 A KR19990046766 A KR 19990046766A KR 20000035076 A KR20000035076 A KR 20000035076A
Authority
KR
South Korea
Prior art keywords
layer
material layer
resistor
isolation region
thin film
Prior art date
Application number
KR1019990046766A
Other languages
English (en)
Other versions
KR100365173B1 (ko
Inventor
마크레드포드
리키보일
야쿠브알리유
식멕그리고
하이든그레고리
Original Assignee
클라크 3세 존 엠.
내셔널 세미콘덕터 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 클라크 3세 존 엠., 내셔널 세미콘덕터 코포레이션 filed Critical 클라크 3세 존 엠.
Publication of KR20000035076A publication Critical patent/KR20000035076A/ko
Application granted granted Critical
Publication of KR100365173B1 publication Critical patent/KR100365173B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • H01L28/24—Resistors with an active material comprising a refractory, transition or noble metal, metal compound or metal alloy, e.g. silicides, oxides, nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/006—Thin film resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/06—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material including means to minimise changes in resistance with changes in temperature
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/931—Silicon carbide semiconductor

Abstract

실리콘, 카본 및 크롬으로 이루어진 박막 레지스터를 형성하기 위한 방법이 개시된다. 박막 레지스터의 저항률, 그리고 저항 및 레지스터의 저항 온도 계수(TCR)는 레지스터를 형성하기 위해 이용되는 실리콘, 카본 및 크롬으로 이루어진 기본적인 화합물을 변화시킴으로써 특정 값을 갖도록 맞추어 진다.

Description

실리콘 카바이드 크롬 박막 레지스터를 형성하기 위한 방법{METHOD FOR FORMING SILICON CARBIDE CHROME THIN-FILM RESISTOR}
본 발명은 박막 레지스터에 관한 것으로, 특히 실리콘, 카본, 및 크롬으로 형성된 박막 레지스터에 관 한 것이다.
레지스터는 소정의 조건하에 소정의 전기 저항을 제공하는 공통 회로 요소이다. 다음으로 전기저항은 컨덕터의 종단과 상기 컨덕터를 통해 흐르는 전류사이의 전위차 비율로 정의된다.
박막 레지스터는 집적회로에 의해 이용되는 레지스터의 형태이고 그 이름을 제시한 바와 같이, 저항 재료의 박막층으로 형성된다. 가볍고-무겁게 도핑된 폴리실리콘, 실리콘 크롬(SiCr), 니크롬(NiCr), 탄탈륨, 및 도성합금(Cr-SiO)을 포함하는 다수의 저항 재료는 박막 레지스터를 형성하는데 이용된다.
박막 레지스터의 성능은 레지스터 값(레지스터에 의해 제공되기로 되어 있는 저항), 레지스터 허용오차(저항이 레지스터 값으로부터 벗어날 수 있는 범위), 저항온도계수(TCR)(저항이 온도의 변화에 의해 변화하는 양)를 포함하는 다수의 파라미터에 의해 정의된다.
또한 유사하게 형성된 레지스터는(정합 값으로 알고 있는)유사 저항과, 온도의 변화에 의해(트래킹 허용오차로 알고 있는)유사 변화량을 갖는 것이 중요하다. 단 효과(end effect)로 이미 알고있는 다른 파라미터는 박막 레지스터에 스파이킹되는 금속화 공정으로부터 결과인 박막레지스터의 길이에서의 변화 척도이다.
도1A내지 도1H는 종래의 박막 레지스터를 형성하기 위한 공정을 예시하는 단면도를 나타낸다. 도1A에서 나타낸바와 같이, 상기 방법은 에피텍셜 층 또는 기판과 같은 반도체 재료(110), 및 재료(110)의 표면에 형성된 약5,500A0두께의 산화물 층(112)을 포함하는 관례적으로 형성된 웨이퍼(100)로 개시한다. 더욱이, 웨이퍼(100)는 또한 표면 콘텍 영역(114)을 포함한다.
이러한 점에서, 도1B에 나타낸 바와 같이, 알루미늄 층(116)은 콘텍영역(114)에서 산화물 층(112)과 재료(110)위에 냉각 디포지트된다. 이 후에, 제1 마스크(120)는 산화물 층(112)의 표면에 레지스터 영역(122)을 한정하기 위해서 알루미늄 층(116)의 표면에 패턴 형성된다.
도1C에 나타낸바와 같이, 일단 마스크(120)가 패턴 되면 알루미늄 층(116)의 언마스크 된 영역은 알루미늄 층(116)이 산화물 층(112)의 표면에서 레지스터 영역(122)으로부터 제거될 때까지 에칭 된다. 이후에 마스크(120)가 제거된다.
다음, 도1D에 나타낸바와 같이, 실리콘 크롬(124)의 박막 층이 산화물 층(112)의 표면상에서 알루미늄 층(116)과 레지스터 영역(122)위에 디포지트 된다. 실리콘 크롬의 박막 구성은 약 72%의 실리콘과 28%의 크롬으로 이루어진다.
이후에 제2 마스크(126)가 다수의 레지스터(130)를 한정하기 위해 박막 저항층(124)위에 패턴 형성된다. 도1E에 나타낸바와 같이 일단 마스크(126)가 패턴되면, 박막 저항층(124)의 언마스크된 영역은 박막 저항 층(124)의 언마스크된 영역이 제거될 때까지 에칭 된다.
이후에, 도1F에 나타낸바와 같이, 알루미늄 층(116)과 마스크(126)가 제거된다. 다음 도1G에 나타낸바와 같이, 제2 알루미늄 층(134)은 상호 연결부를 형성하기 위해서 산화물 층(112), 레지스터(134), 및 재료(110)위에 냉각 디포지트 된다. 다음 제3 마스크(136)는 금속 상호 연결 트랙을 한정하기 위해 상호연결 층(134)위에 패턴형성 된다.
일단 마스크(136)가 패턴되면, 도1H에 나타낸바와 같이 상호 연결 층(134)의 언마스크된 영역은 상호 연결 층(134)의 언마스크된 영역이 제거될 때까지 에칭 된다. 이후 마스크(136)가 제거된다.
상술한 공정이 현재 생성품의 요구에 적합한 박막 레지스터를 생산하더라도, 장래 제품은 현재 생산되는 것보다 더 큰 정밀도를 갖는 박막 레지스터를 요구할 것으로 예상된다. 따라서, 현재의 박막 레지스터 보다 큰 정밀도를 갖는 박막레지스터가 필요하다.
본 발명의 목적은 반도체 재료와 상기 반도체 재료에 형성된 격리영역을 갖는 반도체 디바이스에 보다 큰 정밀도를 갖는 박막 레지스터를 형성하는 것이다.
도1A 내지 도1H는 종래의 박막 레지스터를 형성하기 위한 공정을 예시하는 단면도.
도2A내지 도2H는 본 발명에 따라 박막 레지스터를 형성하고 콘텍 영역에 레지스터를 연결하기 위한 방법을 예시하는 단면도.
도3은 본 발명에 따른 라인 어닐 단계의 종료에 앞서 박막 레지스터를 예시하는 단면도.
도4A 내지 도4C는 본 발명에 따른 다른 공정을 예시하는 단면도.
도5는 본 발명에 따른 다른 공정으로 형성된 박막 레지스터를 예시하는 단면도.
본 발명은 박막 레지스터를 형성하기 위한 방법에 관한 것이다. 본 발명의 박막 레지스터는 반도체 재료와 상기 반도체 재료에 형성된 격리영역을 갖는 반도체 디바이스에 형성된다.
본 발명에 의하여, 본 발명의 방법은 격리영역상에 희생 재료층을 형성함으로써 개시된다. 다음에 희생 재료 층의 선택 층이 상기 격리 영역의 노출 부를 형성하기 위해 제거된다.
이후에, 저항 재료층은 상기 격리 영역의 노출 부분과 희생 재료층 위에 형성된다. 상기 저항 재료 층은 실리콘의 가중치에 의한 비율, 카본의 가중치에 의한 비율 및 크롬의 가중치에 의한 비율을 포함한다. 다음에 저항재료 층의 선택된 부분이 레지스터를 형성하기 위해 제거된다. 이후에 희생 재료 층이 제거된다.
본 발명의 특징 및 이점에 대한 더 좋은 이해는 본 발명의 원리를 이용하는 예시적인 실시예의 기술인 다음의 상세한 설명과 첨부도면을 참조하여 얻게된다.
도2A내지 도2H는 본 발명에 따라 박막 레지스터를 형성하고 콘텍영역에 레지스터를 연결하는 방법을 예시하는 단면도를 나타낸다. 더 상세히 후술하는 바와 같이 본 발명의 방법은 저항 재료로서 실리콘 카바이드 크롬을 이용하여 정밀한 박막 레지스터를 제공한다.
도2A에 나타낸바와 같이, 상기 방법은 이를테면, 에피텍셜 층 또는 기판과 같은 반도체 재료(210)와, 재료(210)의 표면에 형성된 약5,500A0두께의 산화물 층(212)을 포함하는 관례적으로 형성된 웨이퍼(200)로 개시한다. 더욱이, 웨이퍼(200)는 표면 콘텍 영역(214)을 포함한다. 요구되는 것은 아니지만, 백금 실리사이드 층(216)이 표면 콘텍 영역(214)내에서 재료(210)의 일부에 형성될 수 있다.
백금 실리사이드 층이 존재하는 경우, 웨이퍼(200)는 백금 실리사이드 층(216)의 표면으로부터 산화물을 제거하기 위해 5분동안 18±20C에서 NH4F의 용액으로 미리 세척된다. 백금 실리사이드 층(216)의 표면상의 산화물은 반응하지 않은 백금을 제거하는 연속되는 에칭으로부터 층(216)을 보호하기 위해 층(216)을 형성하는 마지막 부분의 어닐링 단계동안에 전형적으로 성장된다.
도2B에 나타낸바와 같이, 희생 재료층(220)은 산화물 층(212)과 백금 실리사이드 층(216)에 형성된다. 본 방법에서, 희생 층(220)은 산화물 층(212)과 백금 실리사이드 층(216)상에 티타늄 텅스텐 층(220A)과, 층(220A)상에 알루미늄 구리 층(220B)을 형성함으로써 이루어진다. (대안으로, 이를테면 도핑된 폴리실리콘 층과 같은 다른 재료가 희생 재료로 이용될 수 있다). 약 1500A0두께인 티타늄 텅스텐 층(220A)은 약 15%의 티타늄과 85%의 텅스텐으로 구성된다. 더욱이, 티타늄 텅스텐 층(220A)의 비교적 두꺼운 층은 베리안 3290 스퍼터 시스템을 이용하여 2500C에서 디포지트되며, 또한 알루미늄 구리 층(220B)이 백금 실리사이드 층(216)과 반응하지 못하도록 확산장벽으로 이용된다. 알루미늄이 실리사이드 층(216)과 반응할 때 얕은 접합을 감축시킬 수 있는 실리콘 피트와 알루미늄 스파이크가 형성될 수 있다. (다른 재료 이를테면 질화물, 카바이드, 및 실리사이드와 같은 재료가 확산 장벽으로 이용될 수 도 있다(CoSO2는 4000C에서 반응한다)).
티타늄 텅스텐 층(220A)의 두께는 시트 저항을 이용하여 모니터링된다. 따라서, 시트 저항이 4.67 마이크로-옴/스퀘어(±1.27마이크로-옴/스케어)와 같을 때, 티타늄 텅스텐 층(220A)은 약1500A0두께이다. (시트 저항은 생산웨이퍼가 이용되기 앞서 테스트 웨이퍼에서 검사된다).
티타늄 텅스텐 층(220A)이 디포지트 된 후에, 알루미늄 구리 층(220B)은 400C에서 티타늄 텅스텐 층(220A)에 디포지트 된다. 약 99.5%의 알루미늄과 0.5%의 구리로 구성된 알루미늄 구리 층(220B)은 임계 크기의 조정에 있어서 저하되지 않고 디포지트 될 수 있는 최대 두께이기 때문에 약 8000A0의 두께를 갖기 위해 형성된다.
상기와 같이, 알루미늄 구리 층(220B)의 두께는 시트 저항(테스트 웨이퍼 전용)을 이용하여 모니터링 된다. 따라서 시트 저항이 0.038오옴과 같을 때 알루미늄 구리 층(220B)은 약 8000A0두께이다.
희생 층(220)이 형성된 후에, 제1 마스크(222)가 산화물 층(212)의 표면상에 레지스터 영역(224)을 한정하기 위해 희생 층(220)위에 형성된다. 임계 레지스터 크기에 대하여, 레지스터와 활성영역사이에 적어도 20μm를 유지하는 것이 필요하다. 그러나 비-임계 레지스터에 대하여, 이 거리는 10μm로 축소될 수 있다.
마스크(222)는 레지스트 부착을 개선시키는데 도움을 주는 이스트 킬브리드 케미컬(EKC)사에 의해 제조된 증기 프라임(헥사-메틸-디-실레인)을 우선 적용하여 형성된다. 다음에, 이를테면 OCG사에 의해 제조된 HPRP504와 같은 양극성 레지스터가 1.25μm(±0.05μm)의 두께로 스핀 온(spin on)되고, 그 다음 약50초 동안 1000C±20C로 베이킹 된다.
이후에, 마스크가 정렬되고, 레지스트는 희생층(222)에 패턴을 형성하기 위해 개구크기로 80mJ에서 노출된다. 80mJ의 노출 에너지가 최종검사에서 최적으로 균일한 임계 크기를 가져오기 때문에 이용된다.
노출 에너지는 노출된 레지스트의 양을 결정하며, 따라서 측벽 각의 양과 임계 크기의 특성이 구해진다. 노출에너지의 감소는 임계크기의 증가를 가져오며, 따라서 의도된 레지스터 값을 감소시킨다.
일단 레지스트가 노출되면, 레지스트상의 패턴이 전개된다. 이후에 웨이퍼는 약 50초 동안 1150C(±20C)에서 베이킹 된다. 베이킹은 레지스트를 강하게 하고 레지스트 부착과 안정성을 촉진시키며 다음에, 연속되는 에칭공정동안 화학적인 공격을 견디기 위해 레지스트의 능력을 개선시킨다.
상기와 개개의 연속되는 마스킹 단계는 스텝퍼 포토리소그래피 툴이나 투영 얼라인 툴상에서 진행될 수도 있다. 그러나, 스텝퍼 리소그래피 툴은 웨이퍼와 다이 두 양단에서 라인 한정에 대해 더욱 정확성을 제공한다. 이것은 다음에 더 좋은 레지스터 정합을 가져온다. (투영 얼라인 마스크는 1X 마스크로서, 상기 1X 마스크는 플레이트상에 인쇄되는 것이 웨이퍼 상에 인쇄되고 있음을 의미한다. 한편 스텝퍼 툴로 이용되는 레티클은 더욱 정밀성을 제공하는데 그 이유는 상기 레티클이 5X이고 이것이 웨이퍼상에서 진행하기 때문이다.
이후에, 도2C에서 나타낸바와 같이 레지스트의 노출된 영역과 아래에 놓인 희생 층(220, 즉 220B 및 220A)은 층(220A)이 산화물 층(212)의 표면상에서 레지스터 영역(224)으로부터 제거될 때까지 에칭 된다.
특히, 알루미늄 구리 층(220B)은 6초 오버에칭에 의해 130초 동안 460C(±20C)로 40/4/1의 농도에서 인/초/질산으로 습식 에칭 되고 난후 세척된다.
티타늄 텅스텐 층(220A)의 에칭에 따라, 레지스트의 비 노출된 층이 7.5분 동안 850C(±50C)에서 EKC 사에서 제작된 레지스트 제거기인 포시스트립(PosiStrip
830)에 의해 제거된 후 세척된다. 그후 이 공정은 7.5분 동안 반복된다.
이제 도2D를 보면, 마스크(222)가 제거된 후에 약 50A0내지 100A0두께의 실리콘 카바이드 크롬 층(SiCCr; 226)이 400C, (모든 디포지숀 방법을 표준화하는 데 이용되는)압력 3mT, 전력 약100W에서 베리안 스퍼터 시스템에 의해 산화물 층(212)과 희생 층(220)에 디포지트 된다.(비교적 높은 전력에서는 타겟을 크랙킹시키는 위험이 있다).
디포지숀 온도는 박막이 상기 온도에서 디포지트되기 때문에 400C로 설정되며 150C-650C의 범위내에서는 비교적 높은 온도로 디포지트되는 이들 박막보다 우수한 성능 특성(더 좋은 균일성과 저항 온도 계수(TCR))을 갖는 것으로 입증되었다. 상기와 같이, 두께는 1000오옴/스퀘어로 정해지는 시트저항(테스트 웨이퍼 전용)을 이용하여 모니터링 된다. 800-1200오옴/스퀘어의 시트저항은 약 65-100A0의 SiCCr두께와 일치한다.
실리콘 카바이드 크롬은 레지스터 파라메트릭에 영향을 줄 수 있는 타겟상에서의 불순물 및 산화물의 성장을 피하기 위해 전용 스퍼터 툴 상에 디포지트 된다.
더욱이, 카본 및 실리콘의 원자 화합물은 제조능력을 용이하게 하기 위해 SiC의 형태로 결합될 수 있다. SiCCr타겟은 매우 부서지기 쉽고 제조하기가 어렵다.
실리콘 카바이드 크롬(SiCCr;226)층이 디포지트 된 후, 제2 마스크(230)가 양극성 레지스트 이를테면 HPRP504를 1.25μm(±0.05μm)의 두께로 우선 스핀 온하여 SiCCr층(226)위에 형성된다. 마스크가 얼라인 되고, 레지스트가 층(226)상에 패턴을 형성하기 위해 개구 사이즈로 80mJ에서 노출된다. 일단 레지스트가 노출되면, 레지스트상에 패턴이 전개된다. 이후에, 웨이퍼는 약 50초 동안 1150C(±20C)에서 베이킹 된다.
이후, 도2E에서 나타낸바와 같이, 레지스트의 노출된 영역과 그 아래에 놓인 실리콘 카바이드 크롬(226)층이 94W와 150mT의 압력에서 2분 동안 염소화학(SiCL4
/Ar/Cl2-63/30/24 sccm)을 이용하여 일렉트로테크 오메가 2 RIE 식각기로 에칭 된다.
염소-기 화학은 실리콘, 카본, 및 크롬이 모두 이 가스에 노출될 때 휘발성 화합물을 형성하는 이유로 이용된다. 낮은 기체 압력에서, 제거된 재료는 에칭 챔버로부터 쉽게 방출될 수 있다.
에칭 시간은 박막을 에칭하는데 필요한 시간의 양을 평가함으로써 결정되며, 그리고 나서 신뢰성 있는 공정을 보장하기 위해 오버에칭을 갖는 시간을 증가시킨다. 에칭시간의 상한선은 실리콘 카바이드 크롬 막이 에칭되는 동안 제거되는 레지스트의 양에 의존한다. 예컨데, 2분 에칭 단계는 레지스트의 약 2400 A0의 레지스트를 제거한다.
에칭에 따라, 잔류 염소는 염화수소 산을 형성하기 위해서 공기의 습도와 반응하는 웨이퍼상에 존재한다. 부식을 방지하기 위해, 웨이퍼(200)는 에칭 직후 이온 제거된 물로 세척되며, 그리고 나서 따뜻한 질소가스로 건조된다. 웨이퍼의 세척에 더해서, 또한 세미-툴은 연속되는 공정 단계동안 크로스-오염을 방지하도록 어떤 잔류 염소를 제거하기 위해 세척되어야만 한다.
SiCCr층(226)이 에칭 된 후, 희생층(220)이 도2F에 나타낸바와 같이 제거된다. 특히, 알루미늄 구리 층(220B)은 층(220B)을 제거하기 위해 6초의 오버에칭과 함께 130초동안 460C(±20C)에서 40/4/1의 농도로 인/초/질산에 의해 습식 에칭 된다. 에칭 이후에, 웨이퍼(200)가 세척된다.
다음에, 마스크(230)는 7.5분 동안 850C(±50C)에서 포시스트립830에 의해 제거된다. 이 공정은 7.5분 동안 반복된 후 웨이퍼(200)의 세척으로 이어진다. 일단 레지스트가 제거되면, 티타늄 텅스텐 층(220A)은 층(220A)을 제거하기 위해 6.8분 동안 650C(±20C)에서 30%의 H2O2용액으로 습식 에칭 된다. 이후에 웨이퍼(200)가 세척된다.
이후에, 상호연결 재료(232)층이 형성된다. 도2G에 나타낸바와 같이 상호 연결 층(232)은 티타늄 텅스텐 층(232A)과, 층(232A)위에 형성되는 알루미늄 구리 실리콘 층(232B)으로부터 형성된다.
티타늄 텅스텐 층(232A)은 베리안3290 스퍼터 시스템을 이용하여 2500C에서 플라티늄 질화물 층(216), 산화물 층(212), 및 실리콘 카바이드 크롬 층(226)상에 디포지트 된다. (티타늄 텅스텐(220A)의 제1층의 디포지숀에 선행되는 예비 세척 단계는 이러한 점에서 박막 SiCCr의 손상의 위험을 최소화하기 위해 생략된다).
티타늄 텅스텐 층(220A)에 의한 바와 같이, 티타늄 텅스텐 층(232A)은 약 15%의 티타늄과 85%의 텅스텐으로 구성되며, 4.67 마이크로-오옴/스퀘어(±1.27마이크로-오옴/스퀘어)의 시트저항에 기초한 약 1500A0의 깊이로 형성된다. 더욱이, 티타늄 텅스텐 층(232A)의 두께는 또한 알루미늄 구리 실리콘 층(232B)이 플라티늄 질화물 층(116)과 반응하지 못하도록 방해한다.
티타늄 텅스텐 층(232A)이 디포지트 된 후, 약97%의 알루미늄과 2%의 구리, 및 1%의 실리콘으로 구성되는 알루미늄 구리 실리콘 층(232B)이 베리안3290 스퍼터 시스템을 이용하여 3550C에서 티타늄 텅스텐 층(232A)상에 디포지트 된다.
알루미늄 구리 합금은 대나무 구조와 같이 최종의 바람직한{111}조직과 개선된 그레인 사이즈와 결합된다. 예로서, Appl. Phys. Lett.,에서 S. Vidaya 등에 의한 "증착된 Al-0.5%Cu에서 전자이동에 무관한 라인 폭"을 참고한다.
층(232B)은 43.25마이크로-오옴/스퀘어 ±7.05% 마이크로-오옴/스퀘어의 시트저항에 대응하는 약6000A0내지 9000A0의 두께를 갖도록 형성된다.
상호 연결 층(232)이 형성된 후에, 도2G에 나타낸바와 같이 제3 마스크(234)는 층(232)위에 형성된다. 특히 베이퍼 프라임(Vapour Prime)은 층(232B)에 적용된다. 다음, HPRP504와 같은 양극성 레지스트가 1.25μm(±0.05%)의 두께로 적용되며 그리고 나서 약50초 동안 1000C±20C로 베이킹 된다.
이후에, 마스크(234)가 얼라인 되고 레지스트는 알루미늄 층(232B)에 패턴을 형성하기 위해 구경사이즈로 80mJ에서 노출된다. 일단 레지스트가 노출되면, 레지스트의 패턴이 전개되며 그리고 나서 약50초 동안 1150C(±20C)에서 베이킹 된다.
이후에 도2H에 나타낸 바와 같이, 레지스트의 노출된 영역과 아래에 놓인 알루미늄 구리 실리콘(232B)은 100-135초 동안 460C(±20C)에서 인/초/질산(40/4/1)에 의해 습식 에칭 되고, 그리고 나서 추가의 6초 동안 오버에칭 된다. 에칭이 완료된 후에 웨이퍼는 건조된다.
이후에, 웨이퍼는 층(232B)이 실리콘의 소량비율을 함유하기 때문에 층(232B)을 에칭 한 후 웨이퍼의 표면에 남는 잔류 실리콘을 제거하기 위해 150초동안 18-220C에서 DI/아세틱/오소포소릭/7:1 BOE/NH3FL( 60:20:12:300:3:5)[디프렉클 에칭]에 의해 습식 에칭된다. 에칭이 완료된 후에, 웨이퍼는 다시 세척된다. 이러한 세척후에, 비 노출된 레지스트 층(234)은 7.5분 동안 850C(±50C)에서 포지스트립 830에 의해 제거되고 나서 세척된다. 이 과정은 7.5분 동안 반복된다.
일단 레지스트가 제거되고 웨이퍼가 건조되면, 티타늄 텅스텐(232A)층은 6.8분 동안 650C(±20C)에서 30%의 H2O2용액으로 습식 에칭 된다. 이에 따라 웨이퍼는 건조되고 나서 검사된다.
그리고 나서 종래의 백-엔드(back-end) 공정단계가 도3에 나타낸 웨이퍼를 형성하기 위해 뒤를 잇는다. 특히 유전체 재료 층(310)은 상호 연결 층(232) 위에 디포지트 된다. 그리고 나서 도3에 나타낸바와 같이 유전체 재료층은 상호 연결 층(232)의 일부분을 노출시키는 개구를 형성하기 위해 에칭 된다.
이후에 금속 층(금속-2)(312)은 유전체 층(310)과, 상호 연결층(232)의 노출된 부분 위에 디포지트 된다. 그리고 나서 선택된 금속-2층(312)의 일부분은 회로 레이아웃에 의해 요구된 데로 제거된다. 다음에 질화물 층(314)은 금속-2층(312)과, 유전체 층(310)의 노출된 부분 위에 디포지트 된다. 그리고 나서 질화물 층(314)은 금속-2층(312)의 일부분을 노출시키는 개구를 형성하기 위해 에칭 된다.
본 발명에 의하여, 웨이퍼의 테스트에 앞서 마지막 제조 단계는 웨이퍼(200)가 분당 8 기준 리터로 100% H2환경에서 4500C로 30분 동안 베이킹 되는 라인 어닐링 단계의 종료이다.
라인 어닐링 단계의 종료는 TCR과 SiCCr 박막 레지스터의 시트 저항을 현저히 개선시키고 안정화하는 부가적인 공정 단계이다. 예를들어 30%의 실리콘, 20%의 카본, 그리고 50%의 크롬의 가중치에 의한 화합물을 갖는 SiCCr박막 레지스터는 라인 어닐링의 종료 전에는 대략 -100ppm/0C의 TCR을 가지며, 라인 어닐링의 종료 후에는 대략 -60ppm/0C의 TCR을 갖는다. (본 기술의 당업자는 라인 어닐 단계의 종료가 마지막 단계가 되지 않음을 알고 있지만, 편의상 마지막 단계이며 상호 연결 층(232)이 형성된 후에 수행될 수 있으며, 유전체 층(310)이 디포지트 된 후, 또는 금속-2(312)이 디포지트 된 후에도 수행될 수 있다).
도4A내지 도4C는 본 발명에 따라 다른 공정 단계를 예시하는 일련의 단면도를 나타낸다. 도4A에 나타낸바와 같이, 다른 공정은 SiCCr층(226)의 디포지숀을 포함하는 것까지 도2A내지 도2H의 공정과 동일하다.
다른 공정에서, SiCCr층(226)이 디포지트 된 후, 산화물과 같은 보호 재료층
(410)이 4200C에서 SiCCr층(226)위에 디포지트 된다. 4200C에서 디포지트 된 산화물층은 종종 저온 산화물(LTO)로 언급된다.
SiCCr층(226)위에 산화물층(410)을 형성하는 이점은 산화물 층(410)이 연속되는 에칭 단계의 결과로부터 SiCCr층(226)을 보호하는 점이다. 예를들어 연속되는 에칭 단계는 실리콘 카바이드에 대한 크롬의 비율을 변화시킬수 있고, 그에의해 레지스터의 TCR을 변화시킬 수 있으며, 또한 박막으로 하여금 오염물이나 어떤 에칭의 구성성분을 보유하게 한다.
산화물 층(410)은 약 200A0또는 1000A0두께로 디포지트 되며, 또한 도핑 또는 언 도핑 될 수 있다. 200A0-두께의 산화물 층을 이용하는 단점은 마스크(230)를 저하시킬 수 있고, 이에 따라 메칭시 마스크를 악화시킬 수 있다는 점이다. 이러한 결점은 1000A0두께의 산화물 층을 이용하여 해결할 수 있다. 산화물 층(410)이 디포지트 된 후, 제2 마스크(230)는 상술한 바와 같이 산화물 층(410)위에 형성된다.
산화물 층(410)이 약 200A0두께일 때, 산화물 층(410)과 SiCCr층(226)의 언마스크된 영역은 94W와 압력 150mT에서 2분 동안 클로린 화학(SiCl4/Ar/Cl2-63/30/24 sccm)을 이용하여 일렉트로테크 오메가 2 RIE 식각기로 상술한 바와 같이 에칭된다. 에칭에 따라, 제2 마스크(230)가 제거된다.
산화물 층(410)이 약 1000A0두께일 때, 산화물 층(410)의 언마스크된 영역은 전용 태걸(Tegal)산화물 식각기로 에칭된다. 에칭에 따라 제2 마스크(230)가 제거된다. 이후에 SiCCr층(226)은 마스크로 산화물 층을 이용하여 94W와 압력150mT에서 2분 동안 클로린 화학(SiCl4/Ar/Cl2-63/30/24 sccm)이용하여 일렉트로테크 오메가 2 RIE 식각기로 상술한바와 같이 에칭된다.
상술한바와 같이, 에칭에 따라, 웨이퍼와 세미 툴은 임의의 잔류 클로린을 제거하기 위해 건조된다. 도4B는 마스크(230)가 제거된 후(200A0-두께의 산화물이 이용될 때), 또는 에칭이 완료된 후(1000A0-두께의 산화물이 이용될 때), 세척에 따른 결과의 구조를 나타낸다.
산화물 층(410)을 형성하는 다른 이점은 SiCCr층(226)을 에칭하는 에칭단계동안 산화물 층(410)이 스티퍼 단을 형성할 수 있도록 허가한다는 점이다. 따라서, 에칭단계동안 침식되는 레지스트의 측벽에 의해 한정되기 보다는 오히려 상기 스티퍼 단이 에칭동안 덜 침식을 받는 산화물 층(410)에 의해 한정된다.
스티퍼 단은 박막이 부수어지거나 미소 균열을 가질 기회가 거의 없음을 의미한다. 더욱이, 스티퍼 단은 검사중에 더욱 일관성 있는 측정을 고려하고 있다.
이러한 점에서, 공정은 상술한 바와 같이 희생 층(220)을 제거하여 진행되며 계속해서 도4C에 나타낸바와 같이 상호 연결 층(232)과 마스크(234)의 형성이 이어진다. 이 공정은 추가로 도5에 나타낸 디바이스를 형성하기 위해 상술한 바와 같이 계속된다. 도5에 나타낸바와 같이 상호 연결 층(232)이 층(410)의 존재로 인해 SiCCr층(226)의 상부면과 더 이상 겹치거나 접촉해 있지 않더라도, 충분한 접촉이 SiCCr 층(226)의 단부에서 이루어진다.
본 발명에 따라서, SiCCr 레지스터의 저항률(ρ)(및 SiCCr레지스터의 저항 R 및 TCR)은 레지스터를 형성하기 위해 이용되는 실리콘, 카본, 및 크롬의 기본적인 화합물을 변화시킴으로써 특정 값을 갖도록 맞추어 질 수 있다.
레지스터의 저항률(ρ)은 레지스터를 형성하기 위해 이용되는 화합물재료의 독특한 성질이다. 레지스터의 저항(R)은 레지스터의 크기의 함수이고 다음 식(1)으로 정의된다.
R=ρL/A (1)
여기서 L은 레지스터의 길이이고, A는 레지스터의 단면적이다.
레지스터의 저항온도계수(TCR)는 온도를 통해 저항의 변화를 측정하고, 다음 식(2)으로 정의된다.
TCR = dR/RdT (2)
여기서 dT는 현재 온도와 200C사이의 차이이고, dR은 현재 온도와 200C에서 재료들의 저항률(ρ)간의 차이이다.
SiCCr 레지스터의 저항률(ρ), 저항(R) 및 TCR에 부가하여, 요건을 만족하는 어떤 특정한 레지스터 값이 레지스터를 형성하기 위해 이용되는 실리콘, 카본, 및 크롬의 기본적인 화합물을 변화시킴으로써 만족될 수 있다.
결합에 앞서 실리콘 및 카본은 큰 음극성 TCR을 가지는 반면, 크롬은 큰 양극성 TCR을 갖는다. 예를들어, 50%의 실리콘과 50%의 카본의 가중치에 의한 화합물을 갖는 레지스터는 라인 어닐링의 종료에 앞서 약-1400ppm/0C의 TCR을 가지는 반면, 100%의 카본 레지스터는 10오옴/스퀘어에서 약 -250ppm/0C 및 100오옴/스퀘어에서 -400ppm/0C의 TCR을 갖는다. 한편 100%의 크롬 레지스터는 약 +3000 ppm/0C의 TCR을 갖는다.
실리콘 카본에 크롬의 부가는 SiCCr 레지스터의 TCR를 0으로 이동시킨다. 크롬을 부가함으로부터 결과인 TCR의 변화는 비-선형이고, 부가된 크롬에 의해 소모되는 실리콘과 카본의 양에 의존한다.
본 발명의 SiCCr 박막 레지스터는 박막 레지스터 기술에서 지금까지보고된 것 중 최고급의 성능으로 증명되었다. 예컨데 가중치에 의한 약 15 내지 30%의 실리콘, 10 내지 20%의 카본, 및 50 내지 70%의 크롬간의 화합물 및 이들 화합물을 갖는 약 50 내지 100A0의 SiCCr박막 레지스터는 -400C와 +1250C사이의 온도 범위를 통해 선형성을 가진 -10.0 ppm/0C 및 +1.0 ppm/0C사이의 TCR, 즉 약 0내지 1%에서 만족하는 레지스터 값, 약 0.40 ppm/0C 또는 이보다 작은 트랙킹, 및 150볼트 이상의 전압-전류 선형성을 갖는다.
화합물은 이들 범위에 한정되지 않는다. 이론적으로, 화합물에서 카본의 양은 0% 내지 20%보다 더 크게 벗어날 수 없는 반면, 크롬의 양은 0% 내지 90%보다 더 크게 벗어날 수 없다. 예컨데 15%의 실리콘, 10%의 카본, 및 75% 크롬의 화합물을 가진 레지스터는 라인 어닐링의 종료 전에 약 -40 내지 -50 ppm/0C의 TCR로 레지스터를, 라인 어닐링의 종료 후에 -10 내지 +5ppm/0C의 TCR로 레지스터를 제조한다.
다른 방법으로, 티타늄 텅스텐 층(232A)의 디포지숀을 생략함으로써, 알루미늄 구리 실리콘 층(232B)이 플라티늄 실리사이드 층(216)상에 직접 형성될 수 있다. 상기 방법을 추가로 변경함으로써, 티타늄 텅스텐 층이 마스크(230)의 형성에 앞서 실리콘 카바이드 크롬 층(226)상에 디포지숀 될 수 있다.
더욱이, 실리콘 및 카본을 이용하는 것보다는 오히려 게르마늄이 게르마늄, 카바이드, 크롬 또는 실리콘 게르마늄 크롬 레지스터를 형성하기 위해 실리콘 또는 카본 대신에 이론적으로 이용될 수 있다. 또한 크롬을 이용하는 것보다는 오히려 니켈이 실리콘, 카바이드, 니켈 레지스터를 형성하기 위해 대신 이론적으로 이용될 수 있다.
여기에 기술된 본 발명의 실시예에 대한 다양한 변경들이 본 발명을 수행할 때에 이용될 수 있음은 당연하다. 따라서, 다음의 청구항은 본 발명의 범위를 한정하며 이들 청구항의 범위와 등가물내에서 방법 및 구조는 그에 의해 포함되어 있음을 의도하고 있다.
본 발명은 반도체 디바이스에서 반도체 재료에 형성된 격리영역 상에 희생재료 층을 형성함으로써, 박막레지스터가 보다 큰 정밀도를 갖게되며, 그에 따라 박막레지스터의 성능이 개선된다.

Claims (5)

  1. 반도체 재료와 상기 반도체 재료상에 형성된 격리영역을 갖는 반도체 디바이스에 박막 레지스터를 형성하기 위한 방법에 있어서,
    상기 격리 영역에 희생 재료 층을 형성하는 단계;
    상기 격리 영역의 노출부분을 형성하기 위해 상기 희생 재료 층의 선택된 부분을 제거하는 단계; 및
    상기 격리영역의 노출부분과 상기 희생 재료 층위에 저항 재료 층을 형성하는 단계를 포함하고, 상기 저항 재료 층은 실리콘의 가중치에 의한 비율, 카본의 가중치에 의한 비율, 및 크롬의 가중치에 의한 비율을 갖는 것을 특징으로 하는 방법.
  2. 제1항에 있어서,
    레지스터를 형성하기 위해 상기 저항 재료 층의 선택된 부분을 제거하는 단계; 및
    상기 희생 재료 층을 제거하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  3. 반도체 재료와 상기 반도체 재료상에 형성된 격리영역을 갖는 반도체 디바이스에 박막 레지스터를 형성하기 위한 방법에 있어서,
    상기 격리 영역에 희생 재료 층을 형성하는 단계;
    상기 격리 영역의 노출부분을 형성하기 위해 상기 희생 재료 층의 선택된 부분을 제거하는 단계; 및
    상기 격리영역의 노출부분과 상기 희생 재료 층위에, 실리콘의 가중치에 의한 비율, 카본의 가중치에 의한 비율 및 크롬의 가중치에 의한 비율로 구성된 저항 재료 층을 형성하는 단계;
    레지스터를 형성하기 위해 상기 저항 재료 층의 선택된 부분을 제거하는 단계; 및
    상기 희생 재료 층을 제거하는 단계를 포함하는 것을 특징으로 하는 방법.
  4. 반도체 재료와 상기 반도체 재료상에 형성된 격리영역을 갖는 반도체 디바이스에 박막 레지스터를 형성하기 위한 방법에 있어서,
    상기 격리 영역에 희생 재료 층을 형성하는 단계;
    상기 격리 영역의 노출부분을 형성하기 위해 상기 희생 재료 층의 선택된 부분을 제거하는 단계;
    상기 격리영역의 노출부분과 상기 희생 재료 층위에, 실리콘 및 게르마늄으로 구성된 그룹으로부터 선택된 제1 요소의 가중치에 의한 비율, 크롬 및 니켈로 구성된 그룹으로부터 선택된 제2 요소의 가중치에 의한 비율 및 카본으로 구성된 제3 요소의 가중치에 의한 비율을 갖는 저항 재료 층을 형성하는 단계;
    레지스터를 형성하기 위해 상기 저항 재료 층의 선택된 부분을 제거하는 단계; 및
    상기 희생 재료 층을 제거하는 단계를 포함하는 것을 특징으로 하는 방법.
  5. 반도체 재료와 상기 반도체 재료상에 형성된 격리영역을 갖는 반도체 디바이스에 박막 레지스터를 형성하기 위한 방법에 있어서,
    상기 격리 영역에 희생 재료 층을 형성하는 단계;
    상기 격리 영역의 노출부분을 형성하기 위해 상기 희생 재료 층의 선택된 부분을 제거하는 단계;
    상기 격리영역의 노출부분과 상기 희생 재료 층위에, 카본 및 게르마늄으로 구성된 그룹으로부터 선택된 제1 요소의 가중치에 의한 비율, 크롬 및 니켈로 구성된 그룹으로부터 선택된 제2 요소의 가중치에 의한 비율 및 실리콘으로 구성된 제3 요소의 가중치에 의한 비율을 갖는 저항 재료 층을 형성하는 단계;
    레지스터를 형성하기 위해 상기 저항 재료 층의 선택된 부분을 제거하는 단계; 및
    상기 희생 재료 층을 제거하는 단계를 포함하는 것을 특징으로 하는 방법.
KR1019990046766A 1998-11-06 1999-10-27 실리콘 카바이드 크롬 박막 저항기를 형성하기 위한 방법 KR100365173B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/187,244 1998-11-06
US09/187,244 US6211032B1 (en) 1998-11-06 1998-11-06 Method for forming silicon carbide chrome thin-film resistor
US9/187,244 1998-11-06

Publications (2)

Publication Number Publication Date
KR20000035076A true KR20000035076A (ko) 2000-06-26
KR100365173B1 KR100365173B1 (ko) 2002-12-16

Family

ID=22688183

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990046766A KR100365173B1 (ko) 1998-11-06 1999-10-27 실리콘 카바이드 크롬 박막 저항기를 형성하기 위한 방법

Country Status (2)

Country Link
US (1) US6211032B1 (ko)
KR (1) KR100365173B1 (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6365482B1 (en) * 1999-10-28 2002-04-02 Analog Devices, Inc. I.C. thin film resistor stabilization method
US6426268B1 (en) * 2000-11-28 2002-07-30 Analog Devices, Inc. Thin film resistor fabrication method
US20020177321A1 (en) * 2001-03-30 2002-11-28 Li Si Yi Plasma etching of silicon carbide
US7084070B1 (en) 2001-03-30 2006-08-01 Lam Research Corporation Treatment for corrosion in substrate processing
KR20030047604A (ko) * 2001-12-11 2003-06-18 한국전기연구원 반도체 집적회로의 저 온도저항계수 저항체 제조방법
US7323751B2 (en) * 2003-06-03 2008-01-29 Texas Instruments Incorporated Thin film resistor integration in a dual damascene structure
US7345573B2 (en) * 2005-05-24 2008-03-18 Texas Instruments Incorporated Integration of thin film resistors having different TCRs into single die
US8242876B2 (en) 2008-09-17 2012-08-14 Stmicroelectronics, Inc. Dual thin film precision resistance trimming
US8659085B2 (en) * 2010-08-24 2014-02-25 Stmicroelectronics Pte Ltd. Lateral connection for a via-less thin film resistor
US8436426B2 (en) 2010-08-24 2013-05-07 Stmicroelectronics Pte Ltd. Multi-layer via-less thin film resistor
US8400257B2 (en) 2010-08-24 2013-03-19 Stmicroelectronics Pte Ltd Via-less thin film resistor with a dielectric cap
US8927909B2 (en) 2010-10-11 2015-01-06 Stmicroelectronics, Inc. Closed loop temperature controlled circuit to improve device stability
US9159413B2 (en) 2010-12-29 2015-10-13 Stmicroelectronics Pte Ltd. Thermo programmable resistor based ROM
US8809861B2 (en) 2010-12-29 2014-08-19 Stmicroelectronics Pte Ltd. Thin film metal-dielectric-metal transistor
JP5616822B2 (ja) * 2011-03-03 2014-10-29 セイコーインスツル株式会社 半導体装置の製造方法
US8981527B2 (en) * 2011-08-23 2015-03-17 United Microelectronics Corp. Resistor and manufacturing method thereof
US8526214B2 (en) 2011-11-15 2013-09-03 Stmicroelectronics Pte Ltd. Resistor thin film MTP memory
KR102148166B1 (ko) 2019-04-09 2020-08-26 김석주 냉기흡입배관의 흡기홀 결로방지장치
US20220271118A1 (en) * 2021-02-25 2022-08-25 Semiconductor Components Industries, Llc Method and apparatus related to controllable thin film resistors for analog integrated circuits
KR20230132862A (ko) * 2021-03-29 2023-09-18 도소 가부시키가이샤 Cr-Si 계 막

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3996551A (en) 1975-10-20 1976-12-07 The United States Of America As Represented By The Secretary Of The Navy Chromium-silicon oxide thin film resistors
US4296309A (en) * 1977-05-19 1981-10-20 Canon Kabushiki Kaisha Thermal head
US4591821A (en) 1981-06-30 1986-05-27 Motorola, Inc. Chromium-silicon-nitrogen thin film resistor and apparatus
US4682143A (en) * 1985-10-30 1987-07-21 Advanced Micro Devices, Inc. Thin film chromium-silicon-carbon resistor
US4759836A (en) * 1987-08-12 1988-07-26 Siliconix Incorporated Ion implantation of thin film CrSi2 and SiC resistors
US4975386A (en) * 1989-12-22 1990-12-04 Micro Power Systems, Inc. Process enhancement using molybdenum plugs in fabricating integrated circuits
US5081439A (en) 1990-11-16 1992-01-14 International Business Machines Corporation Thin film resistor and method for producing same
US5254869A (en) * 1991-06-28 1993-10-19 Linear Technology Corporation Aluminum alloy/silicon chromium sandwich schottky diode
US5496762A (en) 1994-06-02 1996-03-05 Micron Semiconductor, Inc. Highly resistive structures for integrated circuits and method of manufacturing the same
JP3266041B2 (ja) * 1996-05-22 2002-03-18 株式会社島津製作所 部材接合法及びこの方法により製造した光学測定装置
US5976944A (en) * 1997-02-12 1999-11-02 Harris Corporation Integrated circuit with thin film resistors and a method for co-patterning thin film resistors with different compositions

Also Published As

Publication number Publication date
KR100365173B1 (ko) 2002-12-16
US6211032B1 (en) 2001-04-03

Similar Documents

Publication Publication Date Title
KR100365173B1 (ko) 실리콘 카바이드 크롬 박막 저항기를 형성하기 위한 방법
KR100365174B1 (ko) 실리콘 카바이드 크롬 박막 저항기
US7345573B2 (en) Integration of thin film resistors having different TCRs into single die
US5587696A (en) High resistance polysilicon resistor for integrated circuits and method of fabrication thereof
KR20000034928A (ko) 이중(ｄｕａｌ) 두께 코발트 실리사이드 층을 갖는 집적 회로 구조 및 그 제조 방법
EP1463067B1 (en) Method of forming an integrated circuit thin film resistor
US5989970A (en) Method for fabricating semiconductor device having thin-film resistor
US6621404B1 (en) Low temperature coefficient resistor
US5414404A (en) Semiconductor device having a thin-film resistor
US4745089A (en) Self-aligned barrier metal and oxidation mask method
JP4549075B2 (ja) 半導体装置及びその製造方法
US20010046771A1 (en) Thin film resistor having improved temperature independence and a method of engineering the TCR of the thin film resistor
US6090678A (en) I. C. thin film processing and protection method
US6365482B1 (en) I.C. thin film resistor stabilization method
KR100847365B1 (ko) 잔류물 제거시 보조하기 위한 등방성 저항기 보호 식각
US7384855B2 (en) Resistor integration structure and technique for noise elimination
JP4363061B2 (ja) 抵抗体を備えた半導体装置の製造方法
US6750531B2 (en) Semiconductor device having polycrystalline silicon film resistor and manufacturing method therefor
EP0120918A1 (en) ALUMINUM-METAL-SILICIDE CONNECTING STRUCTURE FOR INTEGRATED CIRCUITS AND THEIR PRODUCTION METHOD.
EP1168379A2 (en) Method of fabricating a thin film resistor with predetermined temperature coefficient of resistance
US20010017397A1 (en) Thin-film resistor and method of fabrication
KR940005727B1 (ko) 박막저항의 제조방법
JPH05226479A (ja) 半導体装置の製造方法
JPH098236A (ja) 同じポリシリコン層にポリシリコン抵抗体とポリサイドを形成する方法
DE19953299A1 (de) Dünnfilmwiderstand auf einer Halbleitervorrichtung und Verfahren zu seiner Herstellung

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121129

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20131129

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20141128

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20150930

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20161125

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20170929

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20180928

Year of fee payment: 17