JP5616822B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP5616822B2
JP5616822B2 JP2011046807A JP2011046807A JP5616822B2 JP 5616822 B2 JP5616822 B2 JP 5616822B2 JP 2011046807 A JP2011046807 A JP 2011046807A JP 2011046807 A JP2011046807 A JP 2011046807A JP 5616822 B2 JP5616822 B2 JP 5616822B2
Authority
JP
Japan
Prior art keywords
aluminum
barrier metal
metal film
resistor
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011046807A
Other languages
English (en)
Other versions
JP2012186227A (ja
Inventor
伸二郎 加藤
伸二郎 加藤
原田　博文
博文 原田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP2011046807A priority Critical patent/JP5616822B2/ja
Priority to TW101105107A priority patent/TWI539576B/zh
Priority to KR1020120020089A priority patent/KR101910197B1/ko
Priority to CN201210063031.2A priority patent/CN102655077B/zh
Priority to US13/409,234 priority patent/US8551854B2/en
Publication of JP2012186227A publication Critical patent/JP2012186227A/ja
Application granted granted Critical
Publication of JP5616822B2 publication Critical patent/JP5616822B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • H01L28/24—Resistors with an active material comprising a refractory, transition or noble metal, metal compound or metal alloy, e.g. silicides, oxides, nitrides

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、半導体装置の製造方法で、特に膜厚が薄い抵抗体をもつ抵抗素子の製造方法に関する。
半導体集積回路において用いられる抵抗素子を製造するには、抵抗体の膜厚が厚い場合は、これまで、図４（ａ）〜図４（ｅ）に一例を示す製造方法を採っていた。即ち、まず図４（ａ）に示すように絶縁膜１上に抵抗体２を所望の形状に加工する。次に図４（ｂ）に示すように層間絶縁膜３を堆積させ、層間絶縁膜３にエッチングによりコンタクトホールを開ける。次に図４（ｃ）に示すようにバリアメタル膜４をスパッタで成膜する。次に図４（ｄ）に示すようにバリアメタル膜４上に、アルミ金属膜５をスパッタ成膜法で成膜する。次に図４（ｅ）に示すようにアルミ金属膜５上にレジストパターンを形成後、バリアメタル膜４と金属膜５を同時にエッチングし、その後レジストを除去することにより、アルミ電極１０を形成して抵抗体２の両端に電極を有する抵抗素子を形成することができる。この方法の問題点は、抵抗体２の膜厚が薄い場合、図４（ｅ）の工程におけるエッチングによるコンタクト開孔を実行する際に、抵抗体２を貫通してしまい、アルミ電極１０と抵抗体２の接触面積が小さくなってしまうことである。
そこで抵抗体の膜厚が薄い場合には、図５の様な製造方法が考えられた。まず図５（ａ）において絶縁膜１上にバリアメタル膜４をスパッタ成膜する。次に図５（ｂ）においてバリアメタル膜４の上にアルミ金属膜５をスパッタ成膜する。次に図５（ｃ）においてアルミ金属膜５上にレジストパターン形成し、エッチングによりバリアメタル４と金属５を所望の形状に残し、レジストを剥離することでアルミ電極１０を形成する。次に図５（ｄ）においてレジスト６をパターン形成する。次に図５（ｅ）においてスパッタ成膜法により抵抗体２を成膜させる。次にレジスト６を剥離除去することにより、図５（ｆ）のように抵抗体２が電極配線として接続された抵抗素子を得ることができる。図５の様な方法であれば、エッチングによりコンタクトホールを形成せずに電極が接続された抵抗体を得ることができる。（例えば、特許文献１参照）
特開平６−２１３５１号公報
しかしながら、上記図５により説明した半導体装置においては、配線となる金属の膜厚が厚く、金属の角の部分で抵抗体に応力がかかり、以降の熱工程、或は高温バイアス試験などで断線する恐れがある。
上記課題を解決するたに、本発明に係る半導体装置の製造工程では、抵抗体の電極配線を膜厚の薄いバリアメタルにする。
抵抗体の電極を膜厚の薄いバリアメタルでとることにより、抵抗体にかかる応力を減らし、断線の恐れのない、信頼性の高い抵抗素子をつくることができる。また、金属配線とＳｉ基板のコンタクトをとるためにもともと必要なバリアメタルを利用することにより、コストを抑えて目的の抵抗素子をつくることができる。
この発明の製造方法の実施例に係る断面図 この発明の製造方法の実施例に係る平面図 この発明の製造方法の実施例に係る平面図 従来の製造方法に係る断面図 従来の製造方法に係る断面図
以下、本発明を実施するための最良の形態について、図面に基づいて説明する。
図１（ａ）〜（ｆ）は、本発明の実施形態に係る半導体装置の製造方法を示す断面図である。図２（ａ）〜（ｄ）は本発明の実施形態に係る半導体装置の製造工程を示す平面図、そして、図３は、本発明の実施形態に係る半導体装置の平面図である。図１（ａ）において、半導体基板の上に、例えば熱酸化膜やＴＥＯＳなどの絶縁膜１を形成し、その上にバリアメタル膜４として例えばＴｉとＴｉＮの積層膜を、スパッタ成膜法を用いて例えばＴｉを３００ÅとＴｉＮを６００Å成膜する。なお、バリアメタル膜はＴｉやＴｉＷであっても良い。
次に図１（ｂ）において、バリアメタル膜４上に、アルミ金属膜５として例えばＡｌ−Ｓｉ−Ｃｕを例えばスパッタ成膜法を用いて５０００Å成膜する。次に図１（ｃ）のように、アルミ金属膜５上にフォトリソグラフィーによりレジストパターンを形成し、例えばＣｌ系のガスを用いたプラズマエッチング装置で、アルミ金属膜５とバリアメタル膜４を連続してエッチングし、次いでレジストを剥離することでバリアメタル膜とアルミ金属膜を積層したアルミ電極１０を形成する。
次に図２（ａ）に示すように、２本のアルミ電極１０の先端領域以外をレジストパターン６で覆う。ここでは、２本のアルミ電極１０の先端部を含む領域にレジスト開口領域８を設けており、レジスト開口領域８にはバリアメタル膜とアルミ金属膜の積層からなるアルミ電極１０の先端領域が露出している。
次に、レジストパターン６をマスクとしてアルミ電極１０の上層のアルミ金属膜を選択的に除去する。一例であるが、エッチャントとしてリン酸系エッチング液を用いてエッチングを行なうことでバリアメタル膜をエッチングすることなくアルミ金属膜を選択的に除去することができる。ここで、アルミ金属膜がＡｌ−Ｓｉ−Ｃｕの場合、ウェットエッチングだけではバリアメタル電極１１上にシリコン残渣が残る可能性があるが、シリコン残渣をドライエッチングすることで簡単に除去することができる。アルミ金属膜がＡｌ−Ｃｕの場合はウェットエッチングだけで容易にバリアメタル電極９が露出する。（図２（ｂ））。
レジストパターン６を剥離した後は図２（ｃ）のようにアルミ電極１０の先端領域がバリアメタル電極である電極が形成される。このときの断面図が図１（ｄ）に相当し、これは２本のバリアメタル電極９を結ぶ線での断面を示す。次いで図２（ｄ）においてレジストを塗布し、後に抵抗体を形成する領域１１を開口するようにレジストパターン７を形成する。このときレジストパターン７の膜厚は抵抗体２の膜厚の５倍から１００倍程度と十分厚くする。
次に図１（ｆ）において、バリアメタル電極９表面を活性化するために５０Å〜２００Å程度のスパッタエッチを行なってから、抵抗体２となる薄膜をスパッタ法によりＳｉＣｒを５０〜１００Å程度成膜する。抵抗体を形成する領域１１に成膜されたＳｉＣｒは絶縁膜１とバリアメタル電極９上に堆積し、それ以外の領域ではレジストパターン７の上に堆積する。なお、抵抗体としてＳｉＣｒを用いたが、Ｐｏｌｙ−Ｓｉ、或いはａ−Ｓｉ、或いはＳｉＣｒ、或いはＳｉＣｒＮであっても良い。また、これらを積層したものであっても良い。
次に有機剥離液に浸漬するとレジストパターン７とともにレジストパターン７上の薄膜はリフトオフされ半導体基板から剥離され、図１（ｇ）の断面を示す。このときの平面図を図３（ａ）に示す。半導体基板上の絶縁膜１の上に２本の電極が離間して平行に並べられている。電極の先端領域は単層のバリアメタル電極９であり、先端領域以外はバリアメタル膜とアルミ金属膜が積層するアルミ電極１０となっている。２本のバリアメタル電極９を接続するように抵抗体２が設けられ、抵抗体２の両端はバリアメタル電極９上にあって、バリアメタル電極９と電気的に接続されている。図１（ｆ）に戻って、抵抗体２とバリアメタル電極９との接合部の段差は９００Å未満であり、段差部での断線を回避することが可能となる。
上記の説明において、抵抗体はアルミ電極の先端領域に形成したが、アルミ電極の中間の一部領域においても同様に抵抗体を形成することができることはいうまでもない。この場合は、図３（ｂ）に示す平面図のようになる。
１ 絶縁膜
２ 抵抗体
３ 層間絶縁膜
４ バリアメタル膜
５ アルミ金属膜
６ レジストパターン
７ レジストパターン
８ レジスト開口領域
９ バリアメタル電極
１０ アルミ電極（積層電極）
１１ 抵抗体を形成する領域
１００ 本発明の実施例に係る抵抗素子

Claims (7)

  1. 抵抗体を有する半導体装置の製造方法であって、
    半導体基板上の絶縁膜の上にバリアメタル膜とアルミ金属膜を形成する工程と、
    前記バリアメタル膜とアルミ金属膜をパターニングして並列する２本のアルミ電極を形成する工程と、
    前記アルミ電極の一部領域のアルミ金属膜を選択的に除去して、前記アルミ電極の先端領域をバリアメタル電極とする工程と、
    離間する２本の前記バリアメタル電極の間に電気的に接続するように抵抗体を形成する工程と、
    からなることを特徴とする半導体装置の製造方法。
  2. 抵抗体を有する半導体装置の製造方法であって、
    半導体基板上の絶縁膜の上にバリアメタル膜とアルミ金属膜を形成する工程と、
    前記バリアメタル膜とアルミ金属膜をパターニングして並列する２本のアルミ電極を形成する工程と、
    前記アルミ電極の一部領域のアルミ金属膜を選択的に除去して、前記アルミ電極の中間の一部領域をバリアメタル電極とする工程と、
    離間する２本の前記バリアメタル電極の間に電気的に接続するように抵抗体を形成する工程と、
    からなることを特徴とする半導体装置の製造方法。
  3. 前記抵抗体を形成する工程は、
    離間する２本の前記バリアメタル電極の間にレジストにて開口領域を形成する工程と、
    前記バリアメタル電極をスパッタエッチする工程と、
    前記抵抗体となる薄膜を堆積する工程と、
    前記開口領域以外の領域の前記薄膜をリフトオフする工程と、
    からなることを特徴とする請求項１または請求項２記載の半導体装置の製造方法。
  4. 前記レジストの膜厚が、前記抵抗体となる薄膜の膜厚の５倍から１００倍であることを特徴とする請求項３記載の半導体装置の製造方法。
  5. 前記アルミ金属膜の選択的除去は、リン酸を含む湿式エッチングを用いて行なうことを特徴とする請求項１または請求項２記載の半導体装置の製造方法。
  6. 前記バリアメタル膜がＴｉ、或いはＴｉとＴｉＮの積層膜、或いはＴｉＷであることを特徴とする請求項１または請求項２記載の半導体装置の製造方法。
  7. 前記抵抗体が、Ｐｏｌｙ−Ｓｉ、或いはａ−Ｓｉ、或いはＳｉＣｒ、或いはＳｉＣｒＮ、であることを特徴とする請求項１または請求項２記載の半導体装置の製造方法。
JP2011046807A 2011-03-03 2011-03-03 半導体装置の製造方法 Expired - Fee Related JP5616822B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2011046807A JP5616822B2 (ja) 2011-03-03 2011-03-03 半導体装置の製造方法
TW101105107A TWI539576B (zh) 2011-03-03 2012-02-16 Semiconductor device manufacturing method
KR1020120020089A KR101910197B1 (ko) 2011-03-03 2012-02-28 반도체 장치의 제조 방법
CN201210063031.2A CN102655077B (zh) 2011-03-03 2012-03-01 半导体装置的制造方法
US13/409,234 US8551854B2 (en) 2011-03-03 2012-03-01 Method of manufacturing a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011046807A JP5616822B2 (ja) 2011-03-03 2011-03-03 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2012186227A JP2012186227A (ja) 2012-09-27
JP5616822B2 true JP5616822B2 (ja) 2014-10-29

Family

ID=46730686

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011046807A Expired - Fee Related JP5616822B2 (ja) 2011-03-03 2011-03-03 半導体装置の製造方法

Country Status (5)

Country Link
US (1) US8551854B2 (ja)
JP (1) JP5616822B2 (ja)
KR (1) KR101910197B1 (ja)
CN (1) CN102655077B (ja)
TW (1) TWI539576B (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5984617B2 (ja) 2012-10-18 2016-09-06 浜松ホトニクス株式会社 フォトダイオードアレイ
JP7267786B2 (ja) * 2019-03-13 2023-05-02 エイブリック株式会社 半導体装置の製造方法
JP2020065075A (ja) * 2020-01-08 2020-04-23 ルネサスエレクトロニクス株式会社 半導体装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04223367A (ja) * 1990-12-25 1992-08-13 Murata Mfg Co Ltd 薄膜抵抗体の製造方法
JPH0621351A (ja) * 1992-06-30 1994-01-28 Mitsubishi Electric Corp 薄膜抵抗体の製造方法
US6211032B1 (en) * 1998-11-06 2001-04-03 National Semiconductor Corporation Method for forming silicon carbide chrome thin-film resistor
TW511418B (en) * 2001-10-02 2002-11-21 Wus Printed Circuit Co Ltd Method for installing resistor and capacitor in printed circuit board
JP4610205B2 (ja) * 2004-02-18 2011-01-12 株式会社リコー 半導体装置
JP4208794B2 (ja) * 2004-08-16 2009-01-14 キヤノン株式会社 インクジェットヘッド用基板、該基板の製造方法および前記基板を用いるインクジェットヘッド
JP4966526B2 (ja) * 2005-09-07 2012-07-04 日立オートモティブシステムズ株式会社 流量センサ
US7755164B1 (en) * 2006-06-21 2010-07-13 Amkor Technology, Inc. Capacitor and resistor having anodic metal and anodic metal oxide structure
JP2008060446A (ja) * 2006-09-01 2008-03-13 Kawasaki Microelectronics Kk 半導体装置の製造方法及び半導体装置

Also Published As

Publication number Publication date
US20120225535A1 (en) 2012-09-06
CN102655077B (zh) 2016-03-09
JP2012186227A (ja) 2012-09-27
US8551854B2 (en) 2013-10-08
TWI539576B (zh) 2016-06-21
TW201246518A (en) 2012-11-16
CN102655077A (zh) 2012-09-05
KR20120100757A (ko) 2012-09-12
KR101910197B1 (ko) 2018-10-19

Similar Documents

Publication Publication Date Title
JP5101575B2 (ja) 半導体装置およびその製造方法
JP2008153497A (ja) 誘電体薄膜キャパシタの製造方法
JP2007158301A5 (ja)
US7633373B1 (en) Thin film resistor and method of forming the resistor on spaced-apart conductive pads
JP5616822B2 (ja) 半導体装置の製造方法
CN105047568A (zh) 薄膜晶体管及其制作方法、显示面板
CN104576657B (zh) 一种阵列基板及其制造方法
JP5200366B2 (ja) 薄膜トランジスタパネルおよびその製造方法
CN102194773B (zh) 半导体装置及其制造方法
TWI571891B (zh) Thin film resistor method
JP2009099755A (ja) 薄膜抵抗体及びその製造方法
JP5857659B2 (ja) 半導体素子の製造方法
JP2008311586A (ja) アルミナ保護膜の配線用開口部形成方法および当該方法による半導体装置
JP2007135129A (ja) 圧電振動片の製造方法およびその製造方法により製造した圧電振動片
JP2720480B2 (ja) 多層配線形成法
US20120119371A1 (en) Method of fabricating semiconductor device and semiconductor device
JP2010040616A (ja) 電極形成方法および半導体素子
JP6119211B2 (ja) 電子デバイス及びその製造方法
JP2008205366A (ja) 半導体装置の製造方法及び半導体装置
JP2009016582A (ja) パターン形成方法
KR100928100B1 (ko) 반도체 장치 및 그 제조 방법
JP2008060446A (ja) 半導体装置の製造方法及び半導体装置
JP2004356184A (ja) 半導体装置の製造方法、ｃｃｄ撮像素子、および撮像素子
JP2005286239A (ja) 集積回路装置、その製造方法及び酸化バナジウム膜の形成方法
JP2006013142A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140617

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140619

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140805

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140826

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140912

R150 Certificate of patent or registration of utility model

Ref document number: 5616822

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees