JPH0621351A - 薄膜抵抗体の製造方法 - Google Patents
薄膜抵抗体の製造方法Info
- Publication number
- JPH0621351A JPH0621351A JP17277792A JP17277792A JPH0621351A JP H0621351 A JPH0621351 A JP H0621351A JP 17277792 A JP17277792 A JP 17277792A JP 17277792 A JP17277792 A JP 17277792A JP H0621351 A JPH0621351 A JP H0621351A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film resistor
- thin
- electrode
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 薄膜抵抗体の形成を高精度にかつ簡略に行う
ことを目的としており、さらに酸素プラズマの活用によ
り工程の低温化を可能にする。 【構成】 予め電極２パターン形成し、薄膜抵抗体堆積
前に薄膜抵抗体４の有機レジストパターンを形成後、薄
膜抵抗体堆積、有機レジスト３除去、薄膜抵抗体表面保
護膜形成、熱処理を同一真空槽内で行う。
ことを目的としており、さらに酸素プラズマの活用によ
り工程の低温化を可能にする。 【構成】 予め電極２パターン形成し、薄膜抵抗体堆積
前に薄膜抵抗体４の有機レジストパターンを形成後、薄
膜抵抗体堆積、有機レジスト３除去、薄膜抵抗体表面保
護膜形成、熱処理を同一真空槽内で行う。
Description
【０００１】
【産業上の利用分野】本発明は、集積化センサ等特にト
リミングを目的とする薄膜抵抗体の製造方法に関するも
のである。
リミングを目的とする薄膜抵抗体の製造方法に関するも
のである。
【０００２】
【従来の技術】図５は従来の薄膜抵抗体の製造工程図で
あり、１は絶縁基板、２は電極、４は薄膜抵抗体、３は
有機レジストである。以下図面にもとづいて説明する。
図５（ａ）において絶縁基板１上に薄膜抵抗体４を蒸
着、スパッタ成膜等で堆積し、所望の形状とする。図５
（ｂ）において薄膜抵抗体４の上に電極材料２を蒸着、
スパッタ成膜等で全面に堆積し薄膜形成装置から取りだ
す。図５（ｃ）において有機レジスト３を塗布し、有機
レジスト３を通常の写真工程を用いて電極２の所望の形
状と同一形状に加工する。図５（ｄ）において、有機レ
ジスト３をエッチングマスクとして電極２をエッチング
する。最後に図５（ｅ）において有機レジスト３を酸素
プラズマあるいは溶液等により剥離除去する。
あり、１は絶縁基板、２は電極、４は薄膜抵抗体、３は
有機レジストである。以下図面にもとづいて説明する。
図５（ａ）において絶縁基板１上に薄膜抵抗体４を蒸
着、スパッタ成膜等で堆積し、所望の形状とする。図５
（ｂ）において薄膜抵抗体４の上に電極材料２を蒸着、
スパッタ成膜等で全面に堆積し薄膜形成装置から取りだ
す。図５（ｃ）において有機レジスト３を塗布し、有機
レジスト３を通常の写真工程を用いて電極２の所望の形
状と同一形状に加工する。図５（ｄ）において、有機レ
ジスト３をエッチングマスクとして電極２をエッチング
する。最後に図５（ｅ）において有機レジスト３を酸素
プラズマあるいは溶液等により剥離除去する。
【０００３】
【発明が解決しようとする課題】従来の製造方法では、
図５（ｂ）で示すように電極２を薄膜抵抗体４の上に全
面に堆積するため、絶縁基板１上の形状が観測できず、
図５（ｃ）の有機レジスト３の写真工程でマスクパター
ンと薄膜抵抗体４との位置合わせが困難である。また、
全工程終了後、薄膜抵抗体３の表面に保護層を形成する
等の目的で２００〜４００℃で熱処理する必要があり、
製造工程が複雑化し、電極２や周辺の素子に悪影響を及
ぼすという問題があった。
図５（ｂ）で示すように電極２を薄膜抵抗体４の上に全
面に堆積するため、絶縁基板１上の形状が観測できず、
図５（ｃ）の有機レジスト３の写真工程でマスクパター
ンと薄膜抵抗体４との位置合わせが困難である。また、
全工程終了後、薄膜抵抗体３の表面に保護層を形成する
等の目的で２００〜４００℃で熱処理する必要があり、
製造工程が複雑化し、電極２や周辺の素子に悪影響を及
ぼすという問題があった。
【０００４】本発明は上記のような問題点を解消するた
めになされたもので、薄膜抵抗体の形成を高精度にかつ
簡略に行うことを目的としており、さらに酸素プラズマ
の活用により工程の低温化を可能にすることを目的とす
る。
めになされたもので、薄膜抵抗体の形成を高精度にかつ
簡略に行うことを目的としており、さらに酸素プラズマ
の活用により工程の低温化を可能にすることを目的とす
る。
【０００５】
【課題を解決するための手段】本発明に係る薄膜抵抗体
の製造方法は、予め電極パターン形成し、薄膜抵抗体堆
積前に薄膜抵抗体の有機レジストパターンを形成後、薄
膜抵抗体堆積、有機レジスト除去、薄膜抵抗体表面保護
膜形成、熱処理を同一真空槽内で行う。
の製造方法は、予め電極パターン形成し、薄膜抵抗体堆
積前に薄膜抵抗体の有機レジストパターンを形成後、薄
膜抵抗体堆積、有機レジスト除去、薄膜抵抗体表面保護
膜形成、熱処理を同一真空槽内で行う。
【０００６】
【作用】本発明における薄膜抵抗体の製造方法は、不透
明な金属膜下の基板形状観測が不要であり、薄膜抵抗体
の高精度化が可能となる。同時に工程数を減少させるこ
とができ工程の低温化が可能となる。
明な金属膜下の基板形状観測が不要であり、薄膜抵抗体
の高精度化が可能となる。同時に工程数を減少させるこ
とができ工程の低温化が可能となる。
【０００７】
【実施例】実施例１．以下、本発明を図面にもとづいて
説明する。図１は本発明の一実施例を示す製造工程図で
あり、前記図５と同一部分に同一符号を付しているので
重複説明を省略する。
説明する。図１は本発明の一実施例を示す製造工程図で
あり、前記図５と同一部分に同一符号を付しているので
重複説明を省略する。
【０００８】図２は本発明に用いる製造装置の一実施例
を示す説明図である。図において５は真空槽、６は上部
電極、７はヒーター、１は薄膜抵抗体を形成する絶縁基
板、８は真空中で開閉可能なシャッター、９は例えばニ
ッケル及びクロム及びシリコンからなる薄膜抵抗材料、
１０は下部電極、１１はガス導入口、１２は排気口、１
３は高周波電源、１４および１５は接地、高周波との切
り換えスイッチである。
を示す説明図である。図において５は真空槽、６は上部
電極、７はヒーター、１は薄膜抵抗体を形成する絶縁基
板、８は真空中で開閉可能なシャッター、９は例えばニ
ッケル及びクロム及びシリコンからなる薄膜抵抗材料、
１０は下部電極、１１はガス導入口、１２は排気口、１
３は高周波電源、１４および１５は接地、高周波との切
り換えスイッチである。
【０００９】図１（ａ）において、例えばアルミ、金等
電極２を例えば結晶シリコン上に酸化シリコンを堆積さ
せた絶縁基板１上に堆積パターン形成後、図１（ｂ）に
おいて有機レジスト３を塗布し、電極２のパターン位置
に合わせて有機レジスト３を写真工程でパターン形成す
る。このとき有機レジスト３の膜厚は薄膜抵抗体４の膜
厚より十分厚くし、有機レジスト３のパターンは薄膜抵
抗体を形成する位置に穴を空けるように作成する。続い
て絶縁基板１を図２製造装置に設置し、ガス導入口１１
よりアルゴン、あるいはアルゴンと酸素や窒素等の混合
ガスを導入し、シャッター８を開け、切り換えスイッチ
を１４ａ、１５ｂの位置にして、高周波電源１３より下
部電極９に電力を投入して電極７と下部電極９の間に放
電を発生させ、高周波スパッタ法により基板１上に薄膜
抵抗体４を堆積させる。薄膜抵抗体４が所望の膜厚とな
った時点でシャッター８を閉じ、高周波電源１３の電力
投入を止める。このとき基板１上は図１（ｃ）の状態と
なる。
電極２を例えば結晶シリコン上に酸化シリコンを堆積さ
せた絶縁基板１上に堆積パターン形成後、図１（ｂ）に
おいて有機レジスト３を塗布し、電極２のパターン位置
に合わせて有機レジスト３を写真工程でパターン形成す
る。このとき有機レジスト３の膜厚は薄膜抵抗体４の膜
厚より十分厚くし、有機レジスト３のパターンは薄膜抵
抗体を形成する位置に穴を空けるように作成する。続い
て絶縁基板１を図２製造装置に設置し、ガス導入口１１
よりアルゴン、あるいはアルゴンと酸素や窒素等の混合
ガスを導入し、シャッター８を開け、切り換えスイッチ
を１４ａ、１５ｂの位置にして、高周波電源１３より下
部電極９に電力を投入して電極７と下部電極９の間に放
電を発生させ、高周波スパッタ法により基板１上に薄膜
抵抗体４を堆積させる。薄膜抵抗体４が所望の膜厚とな
った時点でシャッター８を閉じ、高周波電源１３の電力
投入を止める。このとき基板１上は図１（ｃ）の状態と
なる。
【００１０】次に図２においてシャッター８を閉じ、切
り換えスイッチを１４ｂ、１５ａにして、ガス導入口１
１より酸素を導入し、上部電極６に高周波電源１３より
絶縁基板１上に堆積した薄膜抵抗体４がスパッタされな
い程度の電力を投入し、上部電極６とシャッター８の間
に放電を起こし酸素プラズマを発生させる。放電により
化学的に活性な状態となった酸素原子、酸素分子、酸素
イオン等が基板１上の有機レジスト３と反応し、有機レ
ジスト３は除去されて図１（ｄ）の構造が得られる。同
時に酸素プラズマにより薄膜抵抗体４の表面に保護層と
なる強固な酸化膜が形成される。必要ならばヒーター７
を用いて基板を加熱しても良い。また、電源１３は必ず
しも高周波である必要はなく、直流電源を切り換えて使
用しても良い。
り換えスイッチを１４ｂ、１５ａにして、ガス導入口１
１より酸素を導入し、上部電極６に高周波電源１３より
絶縁基板１上に堆積した薄膜抵抗体４がスパッタされな
い程度の電力を投入し、上部電極６とシャッター８の間
に放電を起こし酸素プラズマを発生させる。放電により
化学的に活性な状態となった酸素原子、酸素分子、酸素
イオン等が基板１上の有機レジスト３と反応し、有機レ
ジスト３は除去されて図１（ｄ）の構造が得られる。同
時に酸素プラズマにより薄膜抵抗体４の表面に保護層と
なる強固な酸化膜が形成される。必要ならばヒーター７
を用いて基板を加熱しても良い。また、電源１３は必ず
しも高周波である必要はなく、直流電源を切り換えて使
用しても良い。
【００１１】前記のような製造方法で薄膜抵抗体を形成
することにより、不透明な金属下の基板形状観測が不要
であり、薄膜抵抗体の位置合わせを高精度に実現でき
る。また、薄膜抵抗用有機レジストパターン形成以降
は、全て同一真空槽内で処理するので工程の簡略化がで
きる。さらに酸素プラズマを利用することで、薄膜抵抗
体の熱処理を低温化でき、真空槽から取り出しての再度
の加熱処理が不要となる。
することにより、不透明な金属下の基板形状観測が不要
であり、薄膜抵抗体の位置合わせを高精度に実現でき
る。また、薄膜抵抗用有機レジストパターン形成以降
は、全て同一真空槽内で処理するので工程の簡略化がで
きる。さらに酸素プラズマを利用することで、薄膜抵抗
体の熱処理を低温化でき、真空槽から取り出しての再度
の加熱処理が不要となる。
【００１２】実施例２．本実施例に係わる拡大断面図を
図３に示す。実施例１と構造的には同一であるが、電極
１を等方性エッチングを用いてテーパー状に形成し、薄
膜抵抗体４との接触面積を大きくして、薄膜抵抗体４の
断線を防ぎ信頼性を向上させることができる。
図３に示す。実施例１と構造的には同一であるが、電極
１を等方性エッチングを用いてテーパー状に形成し、薄
膜抵抗体４との接触面積を大きくして、薄膜抵抗体４の
断線を防ぎ信頼性を向上させることができる。
【００１３】実施例３．本実施例に係わる製造装置を図
４に示す。図において１６ａ、１６ｂは平板、あるいは
円筒形の放電用対向電極である。実施例１と製造工程は
同一であるが、図１（ｃ）の有機レジスト４を酸素プラ
ズマで除去する工程で、上部電極６及び下部電極１０は
接地し、１６ａ、１６ｂ間に酸素プラズマを発生させ
て、有機レジストを除去する。基板１を設置している電
極６に電力を投入しないので、基板１に入射する酸素イ
オンの影響を軽減して、薄膜抵抗体のスパッタ剥離を防
ぐことができる。
４に示す。図において１６ａ、１６ｂは平板、あるいは
円筒形の放電用対向電極である。実施例１と製造工程は
同一であるが、図１（ｃ）の有機レジスト４を酸素プラ
ズマで除去する工程で、上部電極６及び下部電極１０は
接地し、１６ａ、１６ｂ間に酸素プラズマを発生させ
て、有機レジストを除去する。基板１を設置している電
極６に電力を投入しないので、基板１に入射する酸素イ
オンの影響を軽減して、薄膜抵抗体のスパッタ剥離を防
ぐことができる。
【００１４】実施例４．実施例１の製造装置図２におい
て、ターゲット９を外し、例えばシランガスやシランガ
スとジボランガス等ガス導入口１１より導入して上部電
極６と下部電極７の間で放電させてアモルファスシリコ
ンあるいは多結晶シリコンを堆積させるプラズマ気相堆
積法においても、実施例１と同等の製造方法で薄膜抵抗
を形成できる。この実施例においても、工程の簡略化が
でき高精度の薄膜抵抗体を形成できる。
て、ターゲット９を外し、例えばシランガスやシランガ
スとジボランガス等ガス導入口１１より導入して上部電
極６と下部電極７の間で放電させてアモルファスシリコ
ンあるいは多結晶シリコンを堆積させるプラズマ気相堆
積法においても、実施例１と同等の製造方法で薄膜抵抗
を形成できる。この実施例においても、工程の簡略化が
でき高精度の薄膜抵抗体を形成できる。
【００１５】
【発明の効果】以上のようにこの発明によれば、薄膜抵
抗用有機レジストパターン形成以降は、全て同一真空槽
内で処理するので工程の簡略化ができる。さらに酸素プ
ラズマを利用することで、薄膜抵抗体の熱処理を低温化
でき、真空槽から取り出しての再度の加熱処理が不要と
なり、高精度の薄膜抵抗を形成することができる。
抗用有機レジストパターン形成以降は、全て同一真空槽
内で処理するので工程の簡略化ができる。さらに酸素プ
ラズマを利用することで、薄膜抵抗体の熱処理を低温化
でき、真空槽から取り出しての再度の加熱処理が不要と
なり、高精度の薄膜抵抗を形成することができる。
【図１】この発明の実施例１の製造工程図である。
【図２】この発明の実施例１の製造装置を示す説明図で
ある。
ある。
【図３】この発明の実施例２を示す拡大断面図である。
【図４】この発明の実施例３の製造装置を示す説明図で
ある。
ある。
【図５】従来の薄膜抵抗体の製造工程図である。
１ 絶縁基板 ２ 電極 ３ 有機レジスト ４ 薄膜抵抗体 ５ 真空槽 ６ 上部電極 ７ ヒーター ８ シャッター ９ ターゲット １０ 下部電極 １１ ガス導入口 １２ 排気口 １３ 高周波電源 １４、１５ 電源切り換えスイッチ １６ 酸素放電用電極
Claims (1)
- 【請求項１】 絶縁膜上に抵抗膜としてスパッタ成膜法
により堆積した金属薄膜あるいはプラズマ化学気相堆積
法により堆積した多結晶シリコン、アモルファスシリコ
ン薄膜と、前記薄膜抵抗体と外部回路を電気的に連結す
る電極からなる薄膜抵抗体において、抵抗膜堆積前に電
極を形成し、有機レジストによる抵抗体パターン形成
後、薄膜抵抗体堆積以降の工程を同一装置内で行うこと
を特徴とする薄膜抵抗体の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17277792A JPH0621351A (ja) | 1992-06-30 | 1992-06-30 | 薄膜抵抗体の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17277792A JPH0621351A (ja) | 1992-06-30 | 1992-06-30 | 薄膜抵抗体の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0621351A true JPH0621351A (ja) | 1994-01-28 |
Family
ID=15948160
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17277792A Pending JPH0621351A (ja) | 1992-06-30 | 1992-06-30 | 薄膜抵抗体の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0621351A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7354338B2 (en) | 2004-04-23 | 2008-04-08 | Hitec Co., Ltd. | Method and apparatus for transferring a stick with a food product such as a sausage suspended therefrom |
| JP2010199259A (ja) * | 2009-02-25 | 2010-09-09 | Fujitsu Semiconductor Ltd | 半導体装置の製造方法 |
| US8113924B2 (en) | 2009-08-27 | 2012-02-14 | Hitec Co., Ltd. | Apparatus for transferring a stick with a strand of sausage or the like suspended therefrom |
| CN102655077A (zh) * | 2011-03-03 | 2012-09-05 | 精工电子有限公司 | 半导体装置的制造方法 |
-
1992
- 1992-06-30 JP JP17277792A patent/JPH0621351A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7354338B2 (en) | 2004-04-23 | 2008-04-08 | Hitec Co., Ltd. | Method and apparatus for transferring a stick with a food product such as a sausage suspended therefrom |
| JP2010199259A (ja) * | 2009-02-25 | 2010-09-09 | Fujitsu Semiconductor Ltd | 半導体装置の製造方法 |
| US8113924B2 (en) | 2009-08-27 | 2012-02-14 | Hitec Co., Ltd. | Apparatus for transferring a stick with a strand of sausage or the like suspended therefrom |
| CN102655077A (zh) * | 2011-03-03 | 2012-09-05 | 精工电子有限公司 | 半导体装置的制造方法 |
| JP2012186227A (ja) * | 2011-03-03 | 2012-09-27 | Seiko Instruments Inc | 半導体装置の製造方法 |
| US8551854B2 (en) | 2011-03-03 | 2013-10-08 | Seiko Instruments Inc. | Method of manufacturing a semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4107726A (en) | Multilayer interconnected structure for semiconductor integrated circuit | |
| US4164461A (en) | Semiconductor integrated circuit structures and manufacturing methods | |
| US5348617A (en) | Selective etching process | |
| US6229250B1 (en) | Metallic thin film and method of manufacturing the same, and surface acoustic wave device using the method thereof | |
| US4285761A (en) | Process for selectively forming refractory metal silicide layers on semiconductor devices | |
| US5443688A (en) | Method of manufacturing a ferroelectric device using a plasma etching process | |
| KR20070104296A (ko) | Ｔｆｔ ｌｃｄ 어레이 기판 및 이를 제조하는 방법 | |
| JPH02244507A (ja) | インジウムすず酸化物薄層のエッチング方法及び透明電気導電パターンの形成方法 | |
| JPH0697121A (ja) | 半導体装置を製造する方法 | |
| EP1156132B1 (en) | Method of forming electrode film | |
| AU577953B2 (en) | Ion beam construction of i/c memory device | |
| WO2006073818A2 (en) | System for and method of forming via holes by use of selective plasma etching in a continuous inline shadow mask deposition process | |
| JPH053136B2 (ja) | ||
| EP0403936B1 (en) | Method for producing a conductive oxide pattern | |
| US4121241A (en) | Multilayer interconnected structure for semiconductor integrated circuit | |
| JPH0621351A (ja) | 薄膜抵抗体の製造方法 | |
| EP0068843B1 (en) | Method of producing a conductor in a desired pattern on a semiconductor substrate | |
| US6204190B1 (en) | Method for producing an electronic device | |
| EP0870326B1 (en) | Manufacturing process for thin-film circuits comprising integrated capacitors | |
| JPS61187369A (ja) | 薄膜トランジスタの製造方法 | |
| JPH11354303A (ja) | 薄膜抵抗体及びその製造方法並びに当該薄膜抵抗体を内蔵した配線基板 | |
| JPH0494179A (ja) | 酸化物超伝導薄膜デバイスの作製方法 | |
| JPH06151460A (ja) | 逆スタッガ型ｔｆｔの製造方法 | |
| Braymen | Selective etching process | |
| JPH038368A (ja) | 薄膜抵抗体の形成方法 |