JPH038368A - 薄膜抵抗体の形成方法 - Google Patents

薄膜抵抗体の形成方法

Info

Publication number
JPH038368A
JPH038368A JP14340289A JP14340289A JPH038368A JP H038368 A JPH038368 A JP H038368A JP 14340289 A JP14340289 A JP 14340289A JP 14340289 A JP14340289 A JP 14340289A JP H038368 A JPH038368 A JP H038368A
Authority
JP
Japan
Prior art keywords
thin film
film resistor
insulating film
crsix
resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14340289A
Other languages
English (en)
Inventor
Norio Yamamoto
憲郎 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP14340289A priority Critical patent/JPH038368A/ja
Publication of JPH038368A publication Critical patent/JPH038368A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概 要〕 本発明は薄膜抵抗体の形成方法、特にクロムシリサイド
よりなる薄膜抵抗体の形成方法に関し、均一な膜質が得
られる程度の厚さで、且つ1000Ω/口程度の高シー
ト抵抗が得られるクロムシリサイド薄膜抵抗体の形成方
法を提供することを目的とし、 クロムシリサイドをアルゴンと酸素の混合雰囲気中でス
パッタし、酸化物を含んだクロムシリサイドからなる薄
膜抵抗体を形成する方法であって、該混合雰囲気中の酸
素の含有率を変えることによって該薄膜抵抗体の抵抗値
の制御を行う工程を含んで構成される。
〔産業上の利用分野〕
本発明は薄膜抵抗体の形成方法、特にクロムシリサイド
(CrSi、)よりなる薄膜抵抗体の形成方法に関する
近年、半導体ICの高集積化、多機能化に伴って、これ
ら半導体ICには数にΩから数100 MΩ程度の広範
囲の抵抗値を有する薄膜抵抗体を用いることが必要にな
ってきており、かかる薄膜抵抗体を形成するために、膜
強度が強く、抵抗値の精度及び安定性が得られ、且つ1
00〜1000Ω/口程度の広範囲でシート抵抗が制御
できる薄膜抵抗体の形成方法が要望されている。
〔従来の技術〕
従来の薄膜抵抗体においては、抵抗値の低い領域では1
00 X 10−’Ω−cm程度の比抵抗を有する窒化
タンタル(TazN)が多く用いられ、高抵抗の領域で
は上記TaNより高い比抵抗を有するクロムシリサイド
(CrSiX)が用いられていた。
しかし従来のCrSi、Fl膜抵抗体においてはCrS
i、薄膜が、CrSi、ターゲットを不活性なアルゴン
ガス中でスパッタさせることによって形成されていたの
で、薄膜の比抵抗は約300×104Ω−cm程度のほ
ぼ一定した値になる。
そのために、高抵抗の薄膜抵抗体を形成する際には薄膜
抵抗体の幅を剥離強度が確保できる最低の幅に抑えたう
えで、その膜厚を薄く形成する方法が用いられていたが
、この方法によると1000Ω/口程度のシート抵抗を
得るためにはその膜厚が100人程形成薄くなるために
CrSixが凝集して薄膜が島状に形成され、所定の抵
抗値を安定に得ることが非常に困難になるという問題が
起こっていた。
〔発明が解決しようとする課題〕 上記のように従来の形成方法によるC r S I X
薄膜抵抗体においては高シート抵抗を有する薄膜抵抗体
を形成しようとする際には、膜厚が非常に薄くなって均
質な薄膜が得られず、所定の抵抗値を有する薄膜抵抗体
を安定に形成することが困難であった。
そこで本発明は、均一な膜質が確保できる程度の厚さで
、且つ1000Ω/口程度の高シート抵抗が得られるC
rSi、1膜抵抗体の形成方法を提供することを目的と
する。
〔課題を解決するための手段] 上記課題は、クロムシリサイドをアルゴンと酸素の混合
雰囲気中でスパッタし、酸化物を含んだクロムシリサイ
ドからなる薄膜抵抗体を形成する方法であって、該混合
雰囲気中の酸素の含有率を変えることによって該薄膜抵
抗体の抵抗値の制御を行う工程を含む本発明による薄膜
抵抗体の形成方法によって解決される。
〔作 用〕
即ち本発明の方法においては、クロムシリサイドをアル
ゴン(A r )と少量の酸素(0□)を混合した雰囲
気中においてスパッタさせて薄膜抵抗体であるクロムシ
リサイド薄膜の形成を行う。
このようにすると、スパッタリング過程において大部分
は不活性なAr分子のみに接する非反応性のスパッタに
よってCr5iXとなり、一部は0□分子にも同時に接
する反応性スパッタとなって酸化されたCrSix例え
ばクロムシリサイドオキシ(CrSiO)等となって、
形成される薄膜はCrSi、に少量の酸化されたCrS
i、を含んだ薄膜となってCrSixのみからなる薄膜
に比べて比抵抗の値が大幅に増大する。またその比抵抗
値は上記スパッタ雰囲気中の0□の含有率を0〜5%の
範囲で変えることによって太き(変えられることが実験
的に確認される。
そこで本発明によれば、上記手段によって所望の高比抵
抗を有し、膜質及び機械的強度が十分に確保される膜厚
で所要の高シート抵抗を有する薄膜抵抗体が形成され、
薄膜抵抗体の信頬性が向上する。
〔実施例〕
以下本発明を、図示実施例により具体的に説明する。
第1図(a)〜(d)は本発明の方法の一実施例の工程
断面図、第2図はスパッタ装置の模式側断面図、第3図
はスパッタ雰囲気の0□含有率とシート抵抗の関係図で
ある。
第1図(a)参照 本発明の方法により酸化物を含んだCr5IXからなる
薄膜抵抗体を形成するに際しては、例えば半導体素子の
機能領域である不純物拡散領域2が形成された半導体基
板l上に例えば二酸化シリコン(SiOz)からなる下
層絶縁膜3が形成する。
第1図(b)参照 次いで、上記被処理基板上部ち下層絶縁膜3上に(Ar
+Ot)雰囲気中におけるCrSi。
ターゲットによる例えばDCマグネトロンスパッタによ
って厚さ500人程0の酸化物を含んだCr5fx薄膜
4を形成する。
第2図はこの薄膜形成に用いたスパッタ装置を模式的に
示した側断面図で、図中、51は真空容器、52は(A
r+0□)ガスの導入口、53は真空排気口、54は被
処理基板が固定される対向電極(陰極)、55は絶縁体
、56は永久磁石、57は前記磁石が埋め込まれたター
ゲット電極(陽極)、58はCrSixからなるスパッ
タターゲット、59は直流電源、60は接地点、61は
被処理基板を示している。そしてスパッタ処理は上記装
置において、例えば6インチの被処理基板に対し、[A
r+O□]ガス導入量: 50 SCCM 、導入ガス
中の02含有率:0〜5%、容器内のガス圧: 10 
mTorr、スパッタ電カニ100Wの条件で直流マグ
ネトロンスパッタにより行った。
第3図は上記Cr S i xのスパッタにおける雰囲
気ガス中の02の含有率と形成された酸化物を含むCr
Si、膜のシート抵抗との関係を示した図で、カーブR
は0□の含有率の増加に伴って上昇するシート抵抗の値
を示している。そして02の含有率が4〜5%において
は0□の含有率O即ち酸化物を含まないCr5iX膜の
値400Ω/口に対して約2.5倍の1000Ω/口程
度の高いシート抵抗が得られる。
従って実施に際しては第3図から、所要の膜厚で所要の
シート抵抗が得られるCr5iX薄膜が形成されるよう
な02の含有率が選ばれてスパッタ処理がなされる。
該1図(C)参照 次いで第1図(b)に示されたようにCr5iX薄膜4
が形成された被処理基板上に通常の化学気相成長(CV
D)法によって燐珪酸ガラス(PSG)等からなる厚さ
2000人程度0保護絶縁膜5を堆積した後、通常のフ
ォトリソグラフィによりパターニングを行って保護絶縁
膜5を上部に有する酸化物を含んだCrSix薄膜抵抗
4Rを形成する。なお上記リソグラフィにおいて、エツ
チング手段にはりアクティブイオンエツチング(RIB
 )処理を用い、保護絶縁膜5のエツチングガスには例
えば3弗化メタン(CHh)を、Cr5ixFi!膜の
エツチングガスには〔4塩化珪素(SiCI4)十塩素
(Ch) )を用いる。
第1図(d)参照 次いで上記基板上に通常通りCVD法によりPSG等か
らなる厚さ2000〜5000人程度の眉間絶縁形成を
形成し、次いで通常のフォトリソグラフィ(エツチング
手段:RIE処理、エツチングガス:CHF3等)によ
り、上記層間絶縁膜6と保護絶縁膜5を貫通してCr 
S ix F&膜抵抗4Rの上面を表出する配線コンタ
クト窓7A、7B、及び層間絶縁膜6と下層絶縁膜3を
貫通して不純物拡散領域2面を表出する配線コンタクト
窓7Cを形成する。なお、この際CrSix薄膜抵抗4
Rの上面には図示しない不導体膜が形成されているので
、通常のアルゴンスパッタにより除去する。
第1図(e) 次いで上記基板上にアルミニウム(AI )合金等から
なる配線材料層を形成し、通常のフォトリソグラフィに
よりパターニングを行い、Cr5iX薄膜抵抗4Rの一
端部から導出された第1の配線8A、Cr5−iつ薄膜
抵抗4Rの他端部から導出された第2の配線8B及び不
純物拡散領域2から導出された第3の配線80等を形成
し、本発明に係る薄膜抵抗体を具備した半導体装置が完
成する。
以上実施例により説明したように本発明によれば、Cr
5iX薄膜抵抗体のシート抵抗を従来のものに比べて4
倍程度の値まで高めることが出来、且つその値を従来の
1〜4倍の範囲で自由に制御することが可能になる。従
ってスパッタ形成される薄膜の膜質が均一に形成され十
分に信顧度が保たれる膜厚で、従来よりも高い所望のシ
ート抵抗を有するCrSi、薄膜の形成が可能になり、
高精度で且つ高信頼性を有する薄膜抵抗体が形成できる
〔発明の効果〕
以上説明のように本発明によれば、高精度で且つ高信頼
性を有する高シート抵抗の薄膜抵抗体が形成できるので
、薄膜抵抗体を具備する半導体装置の高集積化、多機能
化、高信頼化が図れる。
【図面の簡単な説明】
第1図(a)〜(e)は本発明の方法の一実施例の工程
断面図、 第2図はスパッタ装置の模式側断面図、第3図はスパッ
タ雰囲気の0□含有率とシート抵抗の関係図である。 図において、 ■は半導体基板、 2は不純物拡散領域、 3は下層絶縁膜、 4は酸化物を含んだCr5iX薄膜、 4Rは酸化物を含んだCr5iX薄膜抵抗、5は保護絶
縁膜、 6は層間絶縁膜、 7A、7B、7Cは配線コンタクト窓、8A、8B、8
Cは第1、第2、第3の配線第 図

Claims (1)

    【特許請求の範囲】
  1. クロムシリサイドをアルゴンと酸素の混合雰囲気中でス
    パッタし、酸化物を含んだクロムシリサイドからなる薄
    膜抵抗体を形成する方法であって、該混合雰囲気中の酸
    素の含有率を変えることによって該薄膜抵抗体の抵抗値
    の制御を行う工程を含むことを特徴とする薄膜抵抗体の
    形成方法。
JP14340289A 1989-06-06 1989-06-06 薄膜抵抗体の形成方法 Pending JPH038368A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14340289A JPH038368A (ja) 1989-06-06 1989-06-06 薄膜抵抗体の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14340289A JPH038368A (ja) 1989-06-06 1989-06-06 薄膜抵抗体の形成方法

Publications (1)

Publication Number Publication Date
JPH038368A true JPH038368A (ja) 1991-01-16

Family

ID=15337934

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14340289A Pending JPH038368A (ja) 1989-06-06 1989-06-06 薄膜抵抗体の形成方法

Country Status (1)

Country Link
JP (1) JPH038368A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6274452B1 (en) 1996-11-06 2001-08-14 Denso Corporation Semiconductor device having multilayer interconnection structure and method for manufacturing the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5181999A (ja) * 1975-01-14 1976-07-17 Sharp Kk Teikososhinoseizohoho
JPS5884401A (ja) * 1981-11-13 1983-05-20 株式会社日立製作所 抵抗体

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5181999A (ja) * 1975-01-14 1976-07-17 Sharp Kk Teikososhinoseizohoho
JPS5884401A (ja) * 1981-11-13 1983-05-20 株式会社日立製作所 抵抗体

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6274452B1 (en) 1996-11-06 2001-08-14 Denso Corporation Semiconductor device having multilayer interconnection structure and method for manufacturing the same

Similar Documents

Publication Publication Date Title
JPH0218561B2 (ja)
US6466124B1 (en) Thin film resistor and method for forming the same
US4381595A (en) Process for preparing multilayer interconnection
KR100815021B1 (ko) 투명 도전막 부착 기판의 제조방법, 이 제조방법에 의해제조된 투명 도전막 부착 기판, 및 이 기판을 사용한 터치패널
US4380867A (en) Method for making electrically conductive penetrations into thin films
EP0068843B1 (en) Method of producing a conductor in a desired pattern on a semiconductor substrate
US3458847A (en) Thin-film resistors
GB2104290A (en) Semiconductor device and method for manufacturing the same
JPH038368A (ja) 薄膜抵抗体の形成方法
JP3046829B2 (ja) モリブデン膜の形成方法
JPS59113666A (ja) 薄膜トランジスタの製造方法
KR19990066167A (ko) 몰리브덴 및 몰리브덴 합금을 이용한 박막 트랜지스터 기판 및그 제조 방법
JPH06338489A (ja) 金属膜の製造方法
JPS6290934A (ja) 平坦化エツチング方法
JPH0429319A (ja) 半導体素子及びその製造方法
JPH0244701A (ja) 薄膜抵抗器およびその製造方法
JPH0360064A (ja) 半導体装置の製造方法
JPH0621351A (ja) 薄膜抵抗体の製造方法
JPH07321202A (ja) 多層配線の形成方法
JPS6258676B2 (ja)
JPS5810855B2 (ja) タソウハイセンコウゾウノセイホウ
JP2001223217A (ja) 銅配線基板及びその製造方法並びに液晶表示装置
JPH07245303A (ja) 金属薄膜抵抗体の製造方法
JPH0235731A (ja) 半導体装置の製造方法
JP2850903B2 (ja) 薄膜キャパシタ及びその製造方法