JPH0218561B2 - - Google Patents

Description

請求の範囲 １ Cr、Siおよび窒素のうち１つ又はそれ以上
の源に基板表面をさらす段階、 焼なましの後で原子％で表わした場合にCr15
−35％、Si47−83％、窒素２−18％の範囲で測定
され、前記源から誘導された組成を持つCr、Si
および窒素の化合物からなる薄膜を前記基板表面
上に形成する段階、 前記薄膜を焼なましして前記抵抗体を作る段
階、を具える 基板表面上に薄膜抵抗体を製作する方法。

２ 前記薄膜抵抗体を支持する基板と、 前記基板上に形成された薄膜抵抗体領域は原子
％で表わした場合にCr15−35％、Si47−83％、
窒素２−18％で合計実質的に100％の範囲の組成
を持つCr、Siおよび窒素の化合物で形成される
薄膜抵抗領域、とを含む 電流の流れを妨げるための薄膜抵抗体。

発明の背景 発明の分野 本発明は、一般的に云つて抵抗体に関するもの
であり、更に具体的に云うと電子デバイス上に、
特に半導体デバイスとともに用いる薄膜抵抗材料
としての改良された三元金属間化合物の形成、組
成および利用に関するものであり、更にこの抵抗
材料が組み込れた改良された半導体デバイスおよ
び回路に関する。

先行技術の説明 抵抗体は、電流の流れを抑止するため電子デバ
イスに広く用いられている。しばしば薄膜形の抵
抗体が、半導体デバイスと組み合わせられて、非
常にコンパクトな、しかも複雑な構造物が作られ
ている。薄膜抵抗体は、例えばパワートランジス
タにおけるエミツタ安定抵抗体のように個々のデ
バイスの一部となることもあり、或いは、それら
は、ハイブリツド又は集積回路におけるようなよ
り複雑な電気機能をつくるために多数の半導体デ
バイスと接続して使用される。Ａ−Ｄ変換器にお
ける抵抗分割回路網又はエミツタホロワ増幅器に
おける電流制限および負荷抵抗体は、薄膜抵抗体
が複雑なハイブリツドおよび／又は集積回路に使
用される応用例である。

薄膜抵抗体は、通常はその面積抵抗率（sheet
resistivity）および温度依存性によつて特徴づけ
られる。面積抵抗率は単位面積あたりの抵抗（例
えばオーム／スケヤ）で表わされ、バルク抵抗率
を薄膜の厚さで割等したものに等しい。抵抗率は
材料の特性であつて、特定の抵抗体の位相幾何形
態（topology）に依存するものではない。特定
の抵抗体の抵抗は、面積抵抗率とその抵抗体の長
さの幅に対する比率とを乗算することによつて得
られる。

コンパクトなデバイスおよび回路、特に複雑な
集積回路ICにとつては、薄膜抵抗材料は100Ω／
□以上の面積抵抗率を有することが一般的に望ま
しく、500−1500Ω／□は多くの応用例にとつて
特に便利な範囲である。先行技術の薄膜抵抗材料
の実例および（各組成の後にカツコに入れてΩ／
□で表わしてある）面積抵抗率の代表的な範囲は
下記の通りである。Ni−Cr（40−400）、Cr−Si
（100−500）、Ta（100−1000）およびCr−SiO
（100−1000）。

薄膜抵抗体の温度依存性は、抵抗率対温度曲線
の傾斜、即ち温度の単位変化あたりの抵抗のわず
かな（部分的）変化を反映する抵抗率の温度係数
（TCR）によつて説明される。それは通常は１℃
あたりのppm（百万分の一）（ppm／℃）変化で表
わされる。TCRは正のことも負のこともあり、
温度とともに変化することもある。先行技術の薄
膜抵抗材料は代表的な場合には正又は負の数百〜
数千ppm／℃程度のTCRを有し、それは温度と
ともに変化する。抵抗率およびTCRはともに材
料の選択、作成方法、基板表面、周囲の雰囲気お
よび形成後の焼なまし（熱処理）に影響される可
能性がある。

抵抗材料は制御された厚さと便利な抵抗率に容
易に作成され、パターン形成が容易であつて寸法
が安定しており、その上に低抵抗の、ボイド
（void）のない安定した接触の形成が容易であり、
総体的な回路又はデバイス製造方法（プロセス）
に絶体必要な他のステツプと適合することがで
き、長期間にわたつて安定している電気特性を有
することが望ましい。TCRは制御可能であるこ
と、即ち温度とは殆んど関係なく、所定の正、負
又は零値を有するように選択することができる値
を有することが更に望ましい。一般的に云つて零
TCRはきわめて限られた温度範囲においてのみ、
そして通常は温度依存性TCRに関連して達成し
うる。例えば、Cr−Si薄膜は、０±50ppm／℃
のTCRを有し得るが、温度によつて抵抗率の放
物線状変化を示すことが見出されている。温度に
関係のない、即ち抵抗率が大部分の電気装置にと
つて重要な温度範囲（例えば−55゜〜＋125℃）に
わたつて線形関数であるTCRを有することがよ
り一層便利である。例えばCr−Siなどの一部の
材料は、Alなどの一般に用いられている接触金
属と反応し、又はそれらの金属内で溶解し、接点
に隣接した薄いスポツト又はボイド（void）を生
じさせ、その結果信頼性が失われる。この影響を
なくすことが望ましい。先行技術の薄膜抵抗材
料、作成方法および構造では、知られている限り
においては上述した望ましい諸特徴の組合せを有
する膜抵抗はできない。

従つて、本発明の目的は、電気回路およびデバ
イス用の改良された抵抗体材料を提供することで
ある。

本発明のもう１つの目的は、便利な抵抗率と厚
さで容易に作成することができ、パターン形成が
容易であり、寸法が安定しており、安定した低抵
抗の電気接点になじみ易く、他のデバイスは回路
処理ステツプおよび材料と適合することができ、
長期間にわたつて安定性を保ち、温度と殆んど関
係のない又は重要な温度範囲において零である制
御可能なTCRを有する電気構造物用の改良され
た抵抗体材料を提供することである。

本発明の更にもう１つの目的は、−55゜〜125℃
の温度範囲にわたつてほぼ一定した正、負又は零
の値をもつようにTCRをセツトすることができ
る電気デバイス用の改良された抵抗体材料を提供
することである。

本発明の更にもう１つの目的は、その上に所定
の値の改良された薄膜抵抗体を有する改良された
半導体デバイス、ハイブリツド又は集積回路およ
び抵抗体チツプを提供することである。

本発明のもう１つの目的は、アルミニウムなど
の共通接点又は相互接続金属に接触してボイド又
は薄い領域を作らない抵抗体薄膜材料を提供する
ことである。

本発明の更にもう１つの目的は、改良された薄
膜抵抗体材料および抵抗体構造、およびそれらの
材料および構造を用いた改良されたデバイスおよ
び回路を製作するための方法（プロセス）を提供
することである。

発明の要約 前述の、およびその他の目的および利点は、そ
れへの電気接触を有することができるクロム、シ
リコン、窒素の三元金属間化合物からなる抵抗体
材料を提供し、更に所定の抵抗値を有する抵抗体
を適当な基板上に所定の形および組成でクロム、
シリコンおよび窒素の化合物を形成しその化合物
を制御された雰囲気内で所定の温度で焼なましし
て所望する抵抗率、抵抗値、抵抗率の温度係数を
調節し安定させてそこへ電気接触を適用すること
によつて製作する本発明に従つて達成される。

本発明の更に別の側面によると、この抵抗体材
料化合物は、クロムとシリコンとを窒素含有ガス
と反応させることによつて形成され、焼なましス
テツプは乾燥した雰囲気内で1000℃以下の温度に
まで加熱することによつて行われる。

本発明の更に別の側面によると、クロム、シリ
コンおよび窒素化合物を生成させるための形成段
階（ステツプ）は窒素含有ガス中のCrおよびSi
の反応スパツタリングによつて行われ、更にその
窒素含有ガスは、アルゴンと窒素との所定の全圧
力中の窒素分布が１−20％の圧力比にて窒素とア
ルゴンとから成る。

本発明の更にもう１つの側面によると、Cr（15
−35％）、Si（47−83％）および窒素（２−18％）
からなる（原子％での）組成のより狭い範囲が有
用であり、更に狭い範囲、即ちCr（25−29％）、
Si（55−67％）および窒素（８−16％）が好まし
い。

本発明の更にもう１つの側面によると、改良さ
れた半導体デバイス、集積又はハイブリツド回路
が改良されたCr、Siおよび窒素の抵抗体材料お
よびその材料で作られた抵抗体領域を用いること
によつて得られる。

本発明の上述した、およびその他の目的、特徴
および利点は、添付の図面とともに下記の詳細な
説明から更に明確に理解される。

【図面の簡単な説明】

第１図は、本発明のプロセスのいくつかの実施
例の簡略化した流れ図である。

第２Ａ図は、本発明の実施において用いられる
抵抗材料デポジシヨン装置の概略的断面図であ
る。

第２Ｂ図は、多重ターゲツトを用いた第２Ａ図
のシステム別の実施例である。

第３図は、作成中におけるアルゴン中の窒素の
分圧％の種々の値に対する本発明の材料の正規化
面積抵抗率の温度依存性を示すグラフである。

第４図は、種々の焼なまし温度に対する焼なま
し時間の関数として本発明の材料の面積抵抗率変
化を示すグラフである。

第５Ａ図は、アルゴン中の窒素分圧６％で作成
しその後いくつかの異なる温度で焼なましをした
抵抗材料サンプルに対する温度の関数としての正
規化面積抵抗率のグラフである。

第５Ｂ図は、アルゴン中の窒素分圧８％で作成
しその後いくつかの異なる温度で焼なましをした
抵抗材料サンプルに対する温度の関数としての正
規化面積抵抗率のグラフである。

第６Ａ図は、抵抗体２個を有する２段増幅器の
回路図である。

第６Ｂ図は、本発明の抵抗体材料を用いた第６
Ａ図の回路のモノシリツク集積回路実施例の簡略
化した平面図である。

第６Ｃ図は、本発明の抵抗体材料を用いた第６
Ａ図の回路のハイブリツド集積回路実施例の簡略
化した平面図である。

第７Ａ図は、本発明の抵抗体材料を用いた半導
体デバイスの簡略化した形における平面図であ
る。

第７Ｂ図は、第７Ａ図のデバイスの簡略化した
形式における断面図である。

図面の詳細説明 本発明の薄膜抵抗体は、基板上に形成又は堆積
（デポジツト）される。こゝに用いられている
“基板”とは、その上に抵抗膜材料が抵抗体を作
る目的で形成されており、又は形成されることに
なつている主要表面を有するベースを云い、その
主要表面が抵抗の全部又は一部の下にある絶縁領
域を含むベースを云う。このベースは、金属、セ
ラミク、半導体、プラスチツク又はそれらの組合
せでもよい。絶縁領域は導電性ベースが抵抗体を
短絡するのを防ぐ。

第１図は、４つの実施例Ａ〜Ｄによる本発明の
方法（プロセス）の簡略化した流れ図である。選
択的実施例Ａ−Ｄは、その上に絶縁膜材料が形成
される種々の型の基板／ベースを反映し、抵抗膜
層への電気接触又は相互連結部が、抵抗層形成の
前に（プロセスの流れＣ又はＤ）又はその後に
（プロセスの流れＡ又はＢ）に形成されるかを反
映する。絶縁表面領域のないベースはプロセスの
流れＡに従うが、その上に必要な絶縁表面領域を
すでにもつている基板はプロセスの流れＢ又はＣ
に従う。プロセスの流れＤは、絶縁表面領域のな
いベースに先づそのような領域が与えられ、それ
からプロセスの流れＣに従う変形である。

本発明の下記の実施例は、第１図に示してある
プロセスの流れＡについてのものである。このプ
ロセスの流れは、最初のベースが半導体ウエー
ハ、特にシリコンである場合について説明されて
いる。その他のベース／基板材料も使用できるこ
とは当業技術者には明らかであろう。

ステツプ１においては、絶縁層を作ることによ
つて絶縁領域が、シリコンウエーハの主表面上に
作られる。技術上周知の方法によつて製作された
厚さ約0.1〜1μｍのSiO₂および／又はSi₃N₄層が有
用である。ステツプ１の結果として、ステツプ３
への入力として、又はその代わりに（プロセスの
流れＤ）ステツプ２への入力として絶縁酸化物被
覆を有するシリコンウエーハ（基板）ができる。

ステツプ３においては、クロム、シリコンおよ
び窒素からなる抵抗材料層が基板表面上に形成さ
れる。基板表面上にクロム、シリコン、窒素化合
物を形成するのには種々の異なるプロセス、例え
ば気相成長（CVD）、真空蒸着、スパツタリン
グ、反応スパツタリングおよび／又はそれらの組
合せを用いることができる。反応高周波（rf）ス
パツタリングが好ましい方法である。抵抗材料層
が（焼なまし（アンニーリング）ステツプ４の後
に測定した場合に）ほゞCr_xSi_yN₂の組成を有し、
下記に限定する範囲を有する抵抗材料層を得るの
が望ましく、窒素含有量が多い場合、即ち約18原
子％を超えると、膜抵抗率は高くなり、一般的に
云つて約10000Ω／□を超える。有用な抵抗材料
は上述の組成範囲内で作られるが、よりすぐれた
特性制御は、Cr（15−35％）、Si（２−18％）、窒
素（２−18％）のより狭い原子％組成範囲内で、
−55〜＋125℃の範囲では殆んど温度に関係ない
±500ppm／℃のTCRをもつ100〜1000Ω／□の
膜をつくることによつてえられる。上述した特性
の所望の組合せをうるためには、更に狭い原子％
組成範囲Cr（25−29％）、Si（55−61％）、窒素
（８−16％）が好ましい。例えば、Cr（27％）、Si
（65％）、窒素（８％）の公称原子％組成をもつ膜
は、±200ppm／℃およびそれ以下の範囲の制御可
能な、温度に関係のないTCRを有する400−700
Ω／□の面積抵抗率の膜にすることができる。合
計して100％となるCr、Si、窒素のいかなる原子
％組成に対しても、対応する値ｘ、ｙ、ｚは技術
上周知の方法により容易に決定することができ
る。

Cr_xSi_yN₂抵抗材料層の形成後に、ステツプ４
が行われるが、そこでは抵抗材料層は便利な加熱
チヤンバ内で制御された雰囲気内で加熱すること
によつて焼なまし（アンニール）される。焼なま
しは、不活性、還元又はドライ酸化雰囲気内にお
いて満足できる程度に行うことができる。満足な
焼なまし反応（behavior）を生じさせるガスの
例としては、ドライ酸素（dry oxygen）、フオー
ミングガス（forming gas）、アルゴン、ヘリウ
ム、水素、窒素および／又はそれらの混合物あ
る。窒素が好ましい。ウエツト酸素（wet
oxygen）は堆積（デポジツト）された抵抗材料
膜を急速に酸化させることが観察されている。焼
なましはその後のプロセスステツプおよび使用期
間中の変化に対し層の抵抗率値を安定させ、後述
するようにTCRの調節を可能にする。代表的な
場合には抵抗率は焼なまし期間中に上昇し、その
変化は一定の組成に対しては予測可能である。

適当な幅と長さの抵抗領域を作り所望の抵抗値
を与えるため、第１図のステツプ５においては薄
膜抵抗材料層にパターンを形成する。このことは
例えば薄膜をフオトレジストによつて被覆し、技
術上周知の方法によりそのフオトレジストを露
光、現像し、エツチングして抵抗膜材料の露光領
域を除去することによつて行われる。適当なエツ
チング液は（容積百分率で）燐酸60−80％、硝酸
４−６％、酢酸４−６％、弗化水素酸４−20％、
水８−10％からなる。このエツチング液は抵抗材
料層に対し選択的エツチング作用を及ぼす。しか
し、その他のエツチング液もまた使用可能であ
る。抵抗膜材料にパターンを形成する際に特別の
注意は必要としない。抵抗材料層にパターンを形
成するのは焼なましの前でも後でも可能であるこ
と、即ち第１図に示してあるステツプ４とステツ
プ５の順序を逆にすることもできることは当業技
術者には明らかであろう。更に、パターン形成ス
テツプ５は有機フオトレジストマスクを用いたウ
エツトエツチング操作について説明してあるが、
その他のマスキングおよびエツチング法を用いて
もよいことも明らかであろう。例えば、技術上周
知の種々の金属、酸化物又は窒化物で作つた無機
マスクを用いてもよい。同様に、技術上周知のプ
ラズマエツチング、反応イオンエツチング、又は
イオンミリングなどのドライエツチング技術を用
いてもよい。下方の基板領域、例えば酸化又は窒
化シリコンに対するよりも抵抗材料層に対する方
がより早いエツチング速度（etch rate）を示す
上述したようなエツチング液を用いることが便利
である。

プロセスの流れＡおよびＢに対するステツプ６
においては、抵抗材料層のパターン形成領域に接
触および／又は相互連結が付けられる。代表的な
場合には、厚さ約1.2μｍのAlをウエーハの表面全
体に蒸着させ、Cr_xSi_yN₂化合物に比べてAlを選
択的に腐食させるエツチング液を用いて技術上周
知の従来のフオトレジストおよびエツチングプロ
セスによつて所望しない部分を除去する。この目
的にとつて、適当なエツチング液は、容積百分率
で燐酸80％、硝酸５％、酢酸５％、水10％の混合
物である。その他のウエツト又はドライエツチン
グ液（etchents）も使用できる。その結果生じる
構成は、他の回路素子に対する導電性の高い端末
接触および／又は相互連結をもつた所定の形と大
きさの抵抗領域をもつようになる。Cr−Siなど
の先行技術の材料と違つてAl接触／相互連結と
Cr_xSi_yN₂抵抗材料層との接合にはボイド、薄い
スポツト又はピンホールは形成されないことが見
出された。Cr_xSi_yN₂化合物に関する相互固体溶
解度が低くて、接合の近傍で１つの材料がもう一
方の材料中で溶解するために抵抗領域と金属接触
領域との間の接合の周辺においていづれかの層が
薄くなることが避けられるならば、Al以外の接
触／相互連結材料を使用できる。これは実験テス
トで決定できる。

第１図のステツプ６の完了後に、シリコンウエ
ーハ上の半導体デバイス又は集積回路の抵抗領域
は完全に機能するようになり、ウエーハにその後
のプロセスステツプをほどこして完成したデバイ
ス、回路および／又は装置にすることができる。
しかし、層を不活性化（passivate）するため、
即ち雰囲気汚染および取扱いから保護するため抵
抗領域上に例えば二酸化シリコン、窒化シリコ
ン、それらの複合体又は有機材料の付加的絶縁お
よびカプセル封止薄膜を堆積（デポジツト）する
ことが望ましいことがしばしばある（第１図のス
テツプ７）。

半導体ウエーハ上の抵抗膜材料層とトランジス
タ領域に同時に接触を付けるためにステツプ６が
用いられた場合には、金属の相互連結又は抵抗材
料層の一部とそれらが接触する半導体領域との間
に十分な電気的接触が行われることを保証するた
めに、高温による接触焼なまし（アンニール）ス
テツプを行うことが望ましいことがある（第１図
のステツプ８）。この半導体基板−接触焼なまし
ステツプは、第１図のステツプ４の温度より低
い、又はそれと同じ温度で行うべきである。その
代わりに、ステツプ４は省略してもよく、ステツ
プ８で抵抗材料と半導体接点（接触）との両方を
焼なましする。

第１図の流れＡに示した基本的プロセスに対し
ては多くの変形が可能であるということ、例えば
抵抗材料層を受け入れるために基板がすでに絶縁
領域を含んでいるか、又は基板が代表的な場合に
はハイブリツドICに用いられるセラミツク又は
プラスチツク基板などの絶縁材料である場合には
プロセスの流れＢを用いることができることは当
業技術者には明らかであろう。更に代わりの方法
は、抵抗材料層の形成前に金属接触又は相互連結
を基板に適用するプロセスの流れＣである。プロ
セスの流れＣの場合には、金属接触および／又は
相互連結は悪影響を与えることなしに焼なましス
テツプに耐えられなければならない。

本発明の抵抗膜材料を用いて完成した集積回
路、ハイブリツド回路又は半導体デバイス、又は
その他の電気装置を製造する場合には、追加のプ
ロセスステツプが必要となるかもしれないという
ことも当業技術者には明らかであろう。本発明の
Cr_xSi_yN₂材料および方法の重要な利点は、半導
体デバイス、回路および装置の製作に一般に用い
られるプロセスステツプとのその適合性にある。
この適合性の１例として、金属（例えばAl）を
Cr_xSi_yN₂化合物の存在下において選択的にエツ
チングすることができ、Cr_xSi_yN₂化合物を誘電
体（例えばSiO₂およびSi₃N₄）の存在下において
選択的にエツチングできる差別的エツチング作用
をうることができる。

第２Ａ図は、本発明を実施するのに有用なスパ
ツタデポジシヨン装置２０の簡略化した断面図で
ある。デポジシヨン装置２０はスパツタリングタ
ーゲツト２０を含む真空チヤンバ２１およびウエ
ーハ２４を支えるように適合されている回転式ウ
エーハ支持台２３を含む。ガスマニホルド２６お
よび流量調節弁２７ａ，ｂによりガスの混合物が
真空チヤンバ２１内へ導入される。真空チヤンバ
２１内の絶対圧力は圧力計２８によつて測定され
る。電源２９および３０はそれぞれ高周波（rf）
および直流（dc）エネルギーを真空チヤンバ２
１の内部へ供給して、スパツタリングによりター
ゲツト２２から材料を放出するために領域２５に
ガスプラズマを作る。プレート２２および２３の
間の領域２５にプラズマを閉じ込めてスパツタリ
ングの効率を高めるため磁気コイルをオプシヨン
として使用することができる。直流（dc）、高周
波（rf）および／又は反応スパツタリングの一般
的技術は技術上周知である。

本発明の方法の実施例として、1μｍの絶縁酸
化物被覆を有するシリコンウエーハ２４の形をし
た基板を台２３の上に載せた。真空チヤンバ２１
はそこにある空気を殆んど除去するため排気し
た。次に、圧力計で測定した所定の内圧P₁を生
じさせるように調節したマニホルド２６および流
量調節弁２７ａを通して窒素を連続的にチヤンバ
２１内へ入れた。次に、スパツタリングに便利な
ように選んだ、圧力計２８で測定した第２のより
高い固定した所定圧力P₂を達成するために調節
器２７ｂにより調節したマニホルドおよびその流
速によりアルゴンを連続的に入れた。窒素分圧
（P₁／P₂×100％）は種々の所定値でセツトされ
た。

高周波（rf）スパツタリング（好ましいもので
あるが）は、チヤンバ内の総圧P₂が４−50ミク
ロン（0.5〜7pa）の範囲内にある場合に達成しう
るが、それより狭い範囲６−20ミクロン（0.8〜
3pa）でより良い結果が得られ、大部分の実験テ
ストにとつては８〜16ミクロン（１〜2pa）が好
ましいことが見出された。この好ましい範囲（８
−16ミクロン；１−2pa）においては、堆積
（deposition）速度の僅かな変化以外は、結果と
して生じる膜の性質はシステム総圧とは殆んど無
関係なことが観察された。ガス（N₂およびAr）
は絶えずマニホルド２６を通つて供給され、真空
吸入口３６を介して除去され、システムが動作し
ている点に注目すべきである。ターゲツト２２の
直径は約20cmであつた。高周波（rf）エネルギー
は、高周波電源２９によつて供給され、ターゲツ
ト２２において0.31−3.1ワツト／cm²のパワー密
度を与えた。これらの条件下で、２−50nｍ／分
の範囲、代表的な場合には20nｍ／分の所望のク
ロム−シリコン−窒素化合物の堆積（デポジシヨ
ン）速度がえられた。堆積する膜の厚さは、一定
のパワー密度およびシステム圧力でデポジシヨン
時間を変えることにより容易に制御された。厚さ
が約5nｍ以下の膜は連続的でなかつた。40−
100nｍの範囲の厚さの膜は多数の集積回路応用
例にとつて便利であることが見出された。いかな
る厚さの膜もデボジツトすることができる。面積
抵抗率は厚さに反比例し、厚さが増すにつれて低
下する。厚さが1000nｍ以上になると、差動機械
応力効果が抵抗体膜の有用性を低下させる。ター
ゲツト２２は27原子％のクロムと73原子％のシリ
コンでできていた。しかし、その他のクロム：シ
リコン比も使用できる。

上記の代わりに、デポジシヨン装置２０は、複
合ターゲツト２２の代わりにそれぞれシリコンと
クロムの別々のターゲツト３７ａおよび３７ｂを
用いてある第２Ｂ図に示す構成でもよい。独立し
た電源３２−３３および３４−３５が別々にエネ
ルギーをターゲツト３７ｂと３７ａに与えるの
で、各ターゲツトからのスパツタリング速度は
別々に制御することができる。高周波スパツタリ
ングが好ましい。回転式ウエーハ支持台２３をタ
ーゲツト３７ａ−ｂの下で回して、確実にウエー
ハを均等にカバーすることができる。

得られた面積抵抗率は、他の点がすべて等しい
とすると、反応スパツタリングデポジシヨン処理
の期間中は窒素の分圧の関数である。窒素の分圧
％は（P₁／P₂）×100によつて測定される。（焼な
まし後に測定した）面積抵抗率は、他の点が等し
いとすると、０〜７％の範囲において窒素分圧が
上昇するにつれて（例えば500Ω／□から400Ω／
□へ）低下する。６〜７％以上の場合には、面積
抵抗率はだいたい窒素分圧の対数として上昇し、
窒素分圧が約20％の場合には約10000Ω／□に達
する。膜形成期間中の窒素分圧と膜デポジシヨン
との間のだいたいの関係は、焼なましした膜のオ
ージエ分析によつて測定された。窒素分圧が１％
の場合には、窒素が約２±１原子％の膜ができ、
窒素分圧が10％の場合には、約18±２原子％の膜
ができることが見出された。これらの値の間には
ほゞ直線的な関係があつた。窒素分圧20％に対す
る外挿は予測した34±５原子％の窒素を与える。
約60原子％もの高率の窒素含有量も可能であると
考えられている。

更に、抵抗の温度係数（TCR）は第３図に示
すように窒素分圧によつて決まる。第３図は、抵
抗率を−50〜＋125℃の範囲で測定した温度の関
数として種々の窒素分圧（６−10％）で製作した
多数の相異なるサンプルの正規化面積抵抗率を示
す。正規化抵抗率とは、選択した温度で測定した
面積抵抗率を25℃における面積抵抗率で割つたも
のである。６％膜の公称抵抗率は25℃で約550
Ω／□であつた。正規化面積抵抗率は温度により
直線的に変化すること、即ちTCRは一定であり、
（窒素分圧が６％の場合の）約零から（窒素分圧
が10％の場合の）小さい負値まで変化することが
認められるであろう。これらのサンプルはすべて
同じ焼なまし（annealing）処理（即ちドライ窒
素中で525℃で１時間）を受けた。

膜の代表的な焼なまし（annealing）動作は、
種々の焼なまし温度に対する焼なまし時間の関数
としての面積抵抗率のグラフである第４図に示し
てある。約1000℃以下の焼なまし温度は満足な結
果を生じさせ、400〜800℃が好ましいことが見出
された。数分〜数時間の範囲の焼なまし時間は満
足な結果を生じさせることが見出された。焼なま
しの最初の数分間には抵抗率は急速に変化する。
第１近似では、同じ初期抵抗率および組成を有す
る膜の場合、最終的な（焼なまし後の）抵抗率は
主として温度によつて決まる。代表的な場合に
は、第４図の線４０−４２から判るように、温度
が高ければ高いほど最終抵抗率の値は大となる。
例えば、焼なまし温度T₁を選んだとすると、面
積抵抗率は曲線４２−４２ａに従つて上昇し、速
やかに安定した値４２ａに達する。しかし、その
後のデバイス処理の間に抵抗膜材料が更に高い温
度T₂にさらされると、面積抵抗率は線４３によ
つて示されているように更に上昇し、より高い安
定した値４３ａに達する。このプロセスは、抵抗
膜材料がより高い温度（例えばT₃）にさらされ
る度毎に継続する。従つて、その後のデバイス処
理又は使用の期間中に抵抗膜材料がさらされる温
度に等しいか又はそれよりも高い焼なまし温度を
選ぶことが望ましい。この方法によれば、面積抵
抗率は直接に（例えば４０−４０ａに沿つて）安
定した値に達し、そこにほゞ無期限の間とどまつ
ている。

第５Ａ図および第５Ｂ図には、膜のデポジシヨ
ン期間中に窒素分圧を変化させデポジシヨン後の
焼なまし温度を変化させる複合効果が示されてお
り、そこでは正規化面積抵抗率が抵抗率を測定す
る温度の関数として描かれている。第５Ａ図に
は、525℃、575℃および600℃焼なましされ、６
％の窒素分圧で製作された膜に対するデータが示
されている。デポジシヨン後の焼なまし温度が変
化するにつれて、TCRは小さい負値から小さい
正値に変化する。いづれの場合にもTCRは一定
であるので、面積抵抗率は温度とともに直線的に
変化する。第５Ｂ図には、窒素分圧８％で作製
し、525℃、575℃および600℃の同じ温度で焼な
ました膜のデータを示してある。第６Ａ図におけ
るのと同じ一般的な形の反応が観察される。これ
らの膜はほゞ550Ω／□の公称面積抵抗率を有し
ていた。

窒素分圧が約６％以下であると、特に分圧１％
近くの値の場合には、正規化面積抵抗率は温度に
対して非線形依存性を示し始め、窒素分圧が零に
近づくにつれて、先行技術材料（例えばCr−Si）
の多くの放物線反応を次第に示すようになる。窒
素分圧が約10％を超えると、面積抵抗率は急速に
非常に大きな値に上昇する。

本発明の方法と材料の組合せは、それによつて
種々の相異なる面積抵抗率およびTCRがえられ
る柔軟性のあるシステムを提供する。例えば、下
記の主要変数を用いることができる。

(1) 抵抗率の一般的な値は、デポジシヨン期間中
の厚の厚さおよび窒素分圧％を選択することに
よつて決定される。窒素分圧は便利なTCR特
性を達成するため６−10％の範囲に維持するこ
とが望ましいが、それよりも高い、又は低い値
も使用できる。

(2) 抵抗膜を焼なましするための焼なまし温度
は、回路がその後の処理および使用にさらされ
る温度と等しい、又はそれ以上になるように選
択する。この焼なましは、所望の最終的面積抵
抗率値をうるために最初の膜の厚さおよび窒素
分圧を選択するのに考慮に入れることができる
実験的に決定しうる変化を生じさせる。

(3) 抵抗率が不変のまゝでいるようにするため、
又は温度とともに予測可能な線形様式で変化す
るようにするため所望のTCR、即ち正、負又
は零をうるため、焼なまし温度の特定値（例え
ば575±25℃）の窒素分圧％とともに選ぶこと
ができる。いくつかの変数間の相互関係は実験
によつて決定されるので、性質の所望の組合せ
をうることができる。100−1000Ω／□の範囲
の面積抵抗率は容易にえられ、400−700Ω／□
が好ましい。

第６Ａ図は、２個の抵抗を具えた２段トランジ
スタ増幅器の回路図である。第６Ａ図の回路は入
力端子６０および６１、出力端子６２および６
３、第１トランジスタＴ１および第２トランジス
タＴ２を有する。Cr−Si−Ｎ抵抗材料層で作ら
れた薄膜直列抵抗５１はＴ１のエミツタからＴ２
のベースに接続されている。Cr−Si−Ｎ抵抗材
料層で作られた薄膜エミツタ抵抗５２はＴ２のエ
ミツタから共通線結合端子６１，６３に接続され
ている。Ｔ１およびＴ２のコレクタはパワー入力
端子６４に接続されている。

第６Ｂ図は、第６Ａ図のモノシリツク集積回路
実施例の機構概要（topographical）のレイアウ
トを簡略化した形で示した平面図である。金属被
覆領域５３は直列抵抗領域５１ａとトランジスタ
Ｔ１のエミツタ接触とを相互連結させる。金属被
覆領域５４は抵抗領域５１ａのもう一方の端とト
ランジスタＴ２のベース接点領域５６とを相互連
結させる。それと同じような方法で、金属被覆領
域５７および５８はエミツタ抵抗領域５２ａの両
端末に接続している。金属接点又は相互連結点５
３−５４および５７−５８は、第１図のステツプ
２又は６によつてパターンが形成されている薄膜
抵抗材料領域５１ａ−５２ａの端末に付けられ
る。金属被覆６０ａはＴ１のベース接点に接続
し、金属被覆６２ａはＴ２のエミツタに接続して
いる。金属被覆６４ａはＴ１およびＴ２のコレク
タ領域に接続しており、パワー入力端子６４に対
応する。金属被覆６１ａ，６３ａはエミツタ抵抗
接触金属被覆５８に接続しており、それぞれ端子
６１および６３に対応する。金属被覆６２ａはエ
ミツタ抵抗接触金属被覆５７およびＴ２のエミツ
タに接続しており、出力６２に対応する。

第６Ｃ図は、第６Ａ図と同じ回路を示すが、セ
ラミツク基板７０上のハイブリツド集積回路とし
て組み立てられており、個々のトランジスタチツ
プ７１（Ｔ１）および７２（Ｔ２）を含んでお
り、これらのチツプは基板７０上にあつて端子６
４に対応するパツド６４ａに結合された金属被覆
領域にそれらチツプのコレクタによつて固定され
ている。Cr−Si−Ｎ抵抗材料層で形成された薄
膜抵抗領域７４−７５はそれぞれ金属接触７６−
７７および７８−７９を有する。抵抗をトランジ
スタＴ１およびＴ２に結合し、また第６Ａ図の入
力６０および出力６２に対応する回路の入力６０
ａおよび出力６０ａに結合するのにはワイヤボン
ド８０−８３が用いられている。

第７Ａ図は半導体本体８１、コレクタ領域８
２、コレクタ接続８３、ベース領域８４、エミツ
タ領域８５、ベース金属被覆８６、エミツタ接点
領域８８、および直列エミツタ抵抗を与えるため
エミツタ接点領域とエミツタ金属接触８７を結合
する本発明の抵抗膜材料層８９からなる半導体ト
ランジスタデバイス８０の平面図を示し、第７Ｂ
図はそのデバイスの断面図を示す。絶縁酸化物領
域９０は抵抗膜材料層８９を支持している。

従つて、便利な抵抗率および厚さで容易に製作
することができ、容易にパターンが形成され、寸
法が安定しており、接点に、又は接点の近くにボ
イド又は薄い領域を形成せずに安定した低抵抗電
気接触になじみやすく、重要な温度範囲において
正、負又は零値に調節できる抵抗の制御可能な温
度係数を有し、他のデバイス又は回路処理ステツ
プおよび材料と適合できる電気回路およびデバイ
ス用の改良された抵抗材料が本発明によつて提供
されている。その上に所定値の改良された薄膜抵
抗を有する改良された半導体デバイス、ハイブリ
ツドおよび／又は集積回路が更に提供されてい
る。更に、改良された膜抵抗材料および抵抗構
造、およびそれらの抵抗材料および構造を用いた
改良されたデバイスおよび回路を製作するための
改良されたプロセスが提供されている。

本発明を主として代表的な基板／ベース材料、
即ちシリコン半導体ウエーハを用いた場合につい
て説明したが、これらの方法、材料および概念
は、他の半導体、絶縁セラミクス、ガラス、その
上に絶縁領域を具えた金属部材、その上に金属領
域を具えた、又は具えてないプラスチツクなどの
広い範囲にわたる基板／ベース材料に応用できる
ことは当業技術者には明らかであろう。これらい
くつかの基板の最高許容温度には差があるかもし
れないが、本発明のクローム−シリコン−窒素化
合物抵抗材料はそれらの基板上に形成し、バター
ンをつくり、接触させることができる。従つて、
本発明の精神および範囲内に入るそのようなすべ
ての変形を含むことが意図されている。