JPS6029222B2 - 固体電子装置の製造方法 - Google Patents

固体電子装置の製造方法

Info

Publication number
JPS6029222B2
JPS6029222B2 JP3929077A JP3929077A JPS6029222B2 JP S6029222 B2 JPS6029222 B2 JP S6029222B2 JP 3929077 A JP3929077 A JP 3929077A JP 3929077 A JP3929077 A JP 3929077A JP S6029222 B2 JPS6029222 B2 JP S6029222B2
Authority
JP
Japan
Prior art keywords
layer
platinum
polycrystalline silicon
film
state electronic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP3929077A
Other languages
English (en)
Other versions
JPS53124091A (en
Inventor
康孝 生嶋
元孝 鴨志田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP3929077A priority Critical patent/JPS6029222B2/ja
Publication of JPS53124091A publication Critical patent/JPS53124091A/ja
Publication of JPS6029222B2 publication Critical patent/JPS6029222B2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】 本発明は固体電子装置の製造方法にかかり、特に多結晶
珪素層を用いた配線体の形成方法に関する。
多結晶珪素層を用いた配線は半導体装置又は薄膜、厚膜
回路にて使用できるがその抵抗値を減少する方法として
、多結晶珪素膜上に白金膜を堆積し、ひき続いて熱処理
を行い多結晶珪素上に白金珪化物層を形成して抵抗値の
低い配線体を形成する 方法が あ る 。
例え ばJomM1 ofElectrochemic
aISociety(ジヤーナルオブエレクトロケミカ
ルソサィェティ)1975年、1714〜1718頁に
記載されている報告もその一例である。しかしながら上
述した方法においては白金珪化物層の形成条件について
は不充分な点が多い。例えばこの方法では、多結晶珪素
層上に約0.1&mの白金膜を形成し、ひき続いて白金
珪化物層を形成した場合、白金達化物層にはかなり大き
な応力(ご1びodyne/の)が発生すると報告され
ている。この応力がある臨界値を越えると白金珪化物層
にクラックが発生し、所望の配線体は得られない。配線
体の抵抗を下げるためには、白金膜を厚くし、従って白
金珪化物腰を厚くする方が好ましいが、白金膜を厚くす
れば白金珪化物のクラックが発生しやすくなる欠点があ
り、クラックが発生する臨界値は明らかでなかった。本
発明は、低い抵抗値を維持し、かつクラツクの発生のな
い白金珪化物膜と多結晶珪素から構成される配線体を備
えた固体電子装置の製造方法を提供するものである。
本発明は、絶系菱基板上又は絶縁膜により一主面を選択
的に被覆した基板上に形成された多結晶珪素層を備えた
固体電子装置の製造方法において、該多結晶珪素層上に
白金膜を0.15仏mより薄く設け熱処理することを特
徴とする。上言己白金膜の形成は0.1〜0.15仏m
の範囲内に形成するのが好ましい。
さらに本発明の固体電子装置は絶縁基板上又は絶縁膜に
より一主面を選択的に被覆された基板上に形成された多
結晶珪素層と該多結晶珪素層上に形成された0.4山m
より薄い白金珪化物層とを含むことを特徴とする。
本発明を実施例により説明する。
第1図は本発明を半導体装置に実施した場合の主な製造
工程における断面図である。
まず、珪素単結晶基板1の一表面部に厚さ0.1〜1仏
mの二酸化珪素層2を形成し、続いて上記二酸化珪素層
2の上面に接して、多結晶珪素層3を0.1乃至lrm
の厚さに堆積する。
この多結晶珪素層3の堆積はシラン(SiH4)の熱分
解を利用し、多結晶珪素表面が滑らかになるようにする
ため600乃至70び0で行われる。ひき続いて上記多
結晶珪素層3に高濃度の燐あるいはホウ素を添加し、多
結晶珪素層の層抵抗値を10〜1000Q/□にする。
更にひき続いて上記多結晶珪素層3を酸化し、0.1仏
m程度の酸化珪素層4を形成し、続いて上記酸化珪素層
4の上面にフオトレジスト膜5に堆積する。尚、珪素単
結晶基板1の表面近傍には、通常のMOS型或はバィポ
ーラ型トランジスタが上記酸化珪素2の形成前にあうか
じめ設けられていてもかまわない(第1図a)。次に、
フオトレジスト膜5に選択的に開孔6,7を設け、表面
を露出した酸化珪素膜4を除去し、多結晶珪素層3の表
面を露出する。
続いて表面が露出した多結晶珪素層をエッチング除去し
、酸化珪素層2の表面を選択的に露出する。この多結晶
珪素のエッチングは弗酸と硝酸と氷酢酸の混合液により
行う(第1図b)。次に、多結晶珪素層3上のフオトレ
ジスト膜5および酸化珪素層4を除去し、多結晶珪素層
3および酸化珪素層2の表面を選択的に露出する。
続いて上記多結晶珪素層3および酸化珪素層2の上面に
白金層8を堆積する。この白金層の堆積はスパッタ法或
は電子ビーム蒸着法で行い、白金層の膜厚は0.2ムm
より薄くしておく(第1図c)。ひき続いて、上記多結
晶珪素層3および白金層8からなる配線体を400乃至
80000、窒素或はアルゴンなどの不活性気体中で5
乃至6■ご程度熱処理する。この熱処理により多結晶層
3と白金層8の間に白金珪化物層9が形成される。この
白金達化物層5の厚さは上記時間に依存する。又熱処理
後には上記多結晶珪素層3及び白金層8の膜厚は上記熱
処理前の値よりもそれぞれ薄くなっている(第1図d)
。最後に、約80qoの王水又は必要なら水で希釈した
王水中に浸潰して白金層8を除去し、白金珪化物層9お
よび酸化珪素膜2の表面を露出して、多結晶珪素層3と
白金珪化物層9から構成された抵抗値の低い配線体を有
する固体電子装置が得られる(第1図e)。
第1表は上記実施例に沿って作製された多結晶珪素及び
白金珪化物より構成された配線体の第1図eで述べた白
金エッチング後の白金珪化物層のクラック発生の有無を
示すものである。
第1表 第2表 ここでは多結晶珪素膜厚は0.5仏mに、又、熱処理時
間は18分にそれぞれ固定した場合であるが、同表に示
すように、白金膜厚が0.15仏m以下の場合、いずれ
の熱処理温度でも白金珪化物層にクラツクが発生しない
一方白金膜厚が0.20仏mの場合、いずれの熱処理温
度でも白金珪化物膜にクラックが発生する。このクラッ
ク発生が更に進行すると、ついには第2図aのように白
金達化物層ははがれ、多結晶珪素層のみになり、所望の
配線体は得られない。この白金珪化物層へのクラック発
生は白金膜厚が厚いほど白金珪化物層に誘起される応力
もまた増大することに起因していると考えられる。第2
表は上記実施例に沿って作製された白金珪化物層の膜厚
を示したものである。
ここでは上記と同様に、多結晶珪素膜層は0.5rmに
、又、熱処理時間は15分に固定した場合であるが、白
金珪化物層膜厚は熱処理温度には殆んど依存せず、堆積
した白金膜厚の約2倍となる。すなわち白金膜厚の約2
倍となるように白金珪化物層を形成すると第1表に示す
ような結果となり、この結果は白金珪化物層を形成する
雰囲気、形成温度等は先に示した通常のシリサィド形成
条件の全てにおいてあてはまる。第2図は本発明の1実
施例の配線体の顕微鏡写真であって、a図は白金珪化物
層が部分的に剥れた配線体、b図は良好に形成された配
線体である。
第2図aにおいて黒い部分10が白金珪イ的物層の剥れ
た所である。第2図に示すように白金珪化物層の厚さを
0.4〃mより薄くすれば白金珪化物層にクラツクが発
生せず、白金珪化物層が剥離することはない。
尚、この実施例では単結晶珪素を基板とした半導体装置
を例にあげたが、本発明は他の半導体又は他の絶縁物基
板上に形成された抵抗体及び配線にも適用できる。また
この実施例では白金を王水で除去する方法を述べたが本
発明は単に王水のみでなくスパッタ法、プラズマ法で白
金を除去する場合にも適用できる。以上述べたように、
本発明の固体電子装置の製造方法によれば、白金珪化物
層にクラックが発生しないで、且つ層抵抗値の低い配線
体を持つ固体電子装置を再現性よく、精度よく製造する
ことができ、実用上きわめて有効なものである。
更に、本発明によれば層抵抗値が低く、且つ白金達化物
層にクラックが発生しない固体電子装置を提供でき、実
用上きわめて有効なものである。
【図面の簡単な説明】
第1図は本発明を半導体装置に実施した場合の主な製造
工程における断面図、第2図は本発明の1実施例の配線
体の顕微鏡写真である。 1・・・・・・珪素単結晶基板、2・・・・・・酸化珪
素層、3・…・・多結晶珪素層、4・・・・・・酸化珪
素層、5・・・・・・フオトレジスト膜、8・・・・・
・白金層、9・・・・・・白金珪化物層、10・・・・
・・白金珪化物層の剥れた所。 多7図■)多7図(b) 第7図の 多7図の 多フ園′6) 黍2 図(4) 袋Z 図(汐)

Claims (1)

    【特許請求の範囲】
  1. 1 絶縁基板上又は絶縁膜により一主面を選択的に被覆
    した基板上に形成された多結晶珪素層を備えた固体電子
    装置の製造方法において、該多結晶珪素層上に白金膜を
    0.15μmより薄くかつ0.1μmより厚く設け、8
    00℃以下で400℃以上の熱処理をし、前記設けられ
    た白金膜の約2倍の厚さの白金珪化物層を前記多結晶珪
    素層上に形成することを特徴とする固体電子装置の製造
    方法。
JP3929077A 1977-04-05 1977-04-05 固体電子装置の製造方法 Expired JPS6029222B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3929077A JPS6029222B2 (ja) 1977-04-05 1977-04-05 固体電子装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3929077A JPS6029222B2 (ja) 1977-04-05 1977-04-05 固体電子装置の製造方法

Publications (2)

Publication Number Publication Date
JPS53124091A JPS53124091A (en) 1978-10-30
JPS6029222B2 true JPS6029222B2 (ja) 1985-07-09

Family

ID=12549014

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3929077A Expired JPS6029222B2 (ja) 1977-04-05 1977-04-05 固体電子装置の製造方法

Country Status (1)

Country Link
JP (1) JPS6029222B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0354413A (ja) * 1989-07-21 1991-03-08 Tsutomu Yoshida 測量用ポール支持具
US10906136B1 (en) 2019-10-04 2021-02-02 Napra Co., Ltd. Joint structure
US11453089B2 (en) 2019-09-18 2022-09-27 Napra Co., Ltd. Bonding structure
US11534870B2 (en) 2021-01-11 2022-12-27 Napra Co., Ltd. Metal particle

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55125648A (en) * 1979-03-22 1980-09-27 Nec Corp Semiconductor integrated circuit
JPS567467A (en) * 1979-07-02 1981-01-26 Nec Corp Semiconductor memory device
JPS5683955A (en) * 1979-12-13 1981-07-08 Nec Corp Manufacturing of semiconductor

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0354413A (ja) * 1989-07-21 1991-03-08 Tsutomu Yoshida 測量用ポール支持具
US11453089B2 (en) 2019-09-18 2022-09-27 Napra Co., Ltd. Bonding structure
US10906136B1 (en) 2019-10-04 2021-02-02 Napra Co., Ltd. Joint structure
US11534870B2 (en) 2021-01-11 2022-12-27 Napra Co., Ltd. Metal particle

Also Published As

Publication number Publication date
JPS53124091A (en) 1978-10-30

Similar Documents

Publication Publication Date Title
JP2615390B2 (ja) 炭化シリコン電界効果トランジスタの製造方法
US4425700A (en) Semiconductor device and method for manufacturing the same
JPH0365658B2 (ja)
US4125426A (en) Method of manufacturing semiconductor device
US4845050A (en) Method of making mo/tiw or w/tiw ohmic contacts to silicon
US4816425A (en) Polycide process for integrated circuits
JPS6213819B2 (ja)
JPS6029222B2 (ja) 固体電子装置の製造方法
US4871617A (en) Ohmic contacts and interconnects to silicon and method of making same
JPS6057227B2 (ja) 半導体装置の製造方法
JPH0147012B2 (ja)
JP2906489B2 (ja) 半導体装置の製造方法
JP3040177B2 (ja) 半導体素子の配線形成方法
JPS6151941A (ja) 電極・配線膜の製造方法
JPS6320383B2 (ja)
JPS5814750B2 (ja) 半導体装置の製造方法
JPS612360A (ja) 半導体装置の製造方法
JPS58161344A (ja) 半導体装置の製造方法
JPS60115265A (ja) 半導体装置及びその製造方法
JPS5867046A (ja) 半導体装置の製造方法
JPS63265448A (ja) Mos型半導体装置の製造方法
JPS60180156A (ja) 半導体立体回路素子の製造方法
JPH0232537A (ja) 半導体装置の製造方法
JPS61150277A (ja) 半導体装置の製造方法
JPS6120154B2 (ja)