JPS60180156A - 半導体立体回路素子の製造方法 - Google Patents
半導体立体回路素子の製造方法Info
- Publication number
- JPS60180156A JPS60180156A JP3531884A JP3531884A JPS60180156A JP S60180156 A JPS60180156 A JP S60180156A JP 3531884 A JP3531884 A JP 3531884A JP 3531884 A JP3531884 A JP 3531884A JP S60180156 A JPS60180156 A JP S60180156A
- Authority
- JP
- Japan
- Prior art keywords
- film
- spinel
- single crystal
- silicon
- films
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 8
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 239000007787 solid Substances 0.000 title 1
- 229910052596 spinel Inorganic materials 0.000 claims abstract description 38
- 239000011029 spinel Substances 0.000 claims abstract description 38
- 239000013078 crystal Substances 0.000 claims abstract description 23
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 16
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 16
- 239000010703 silicon Substances 0.000 claims abstract description 16
- 238000005530 etching Methods 0.000 claims abstract description 13
- 238000009792 diffusion process Methods 0.000 claims abstract description 11
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims abstract description 11
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims abstract description 8
- 229910052796 boron Inorganic materials 0.000 claims abstract description 8
- 238000000034 method Methods 0.000 claims abstract description 7
- 239000010408 film Substances 0.000 abstract description 71
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 17
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 17
- 239000010409 thin film Substances 0.000 abstract description 16
- 239000000758 substrate Substances 0.000 abstract description 8
- 239000012535 impurity Substances 0.000 abstract description 6
- 230000002950 deficient Effects 0.000 abstract description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000005224 laser annealing Methods 0.000 description 2
- YXJYBPXSEKMEEJ-UHFFFAOYSA-N phosphoric acid;sulfuric acid Chemical compound OP(O)(O)=O.OS(O)(=O)=O YXJYBPXSEKMEEJ-UHFFFAOYSA-N 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000002648 laminated material Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、各能動層用の単結晶シリコン膜、単結晶電
極、単結晶絶縁膜を順次積層して半導体立体回路素子を
形成オ乙半導体立体回路素子の製造方法に関する。
極、単結晶絶縁膜を順次積層して半導体立体回路素子を
形成オ乙半導体立体回路素子の製造方法に関する。
一般に、半導体薄膜、電極、・配線用薄膜および絶縁用
薄膜を交互に積層して立体的な回路素子を形成し、回路
の高密度化、高集債化を図ることが行なわれているが、
特性の優れた半導体立体回路素子を得るために、従来よ
り、前記素子を構成する各材料を単結晶状態のまま積層
することが試みられている。
薄膜を交互に積層して立体的な回路素子を形成し、回路
の高密度化、高集債化を図ることが行なわれているが、
特性の優れた半導体立体回路素子を得るために、従来よ
り、前記素子を構成する各材料を単結晶状態のまま積層
することが試みられている。
たとえば、ＭＯＳ）ランジスタを製造する場合、第１図
に示すように、最下層の単結晶シリコン基板に相当する
シリコン基板（１）上て開口（２）を有するシリコン酸
化膜からする拡散マスク（３）を形成し、基板（１）の
開口（２）に露出する部分てボウ秦等の不純物等テより
シリコン酸化膜（７）７こコンククトホール（８）の一
部を形成したのち、シリコン酸化膜（７）をエツチング
用マスクと［７、硫酸−燐酸系のエッチャントを１６０
〜２００ ＣＫ加熱してスピネル膜（６）をエツチング
し、シリコン酸化膜（７）およびスピネル膜（６）にコ
ンタクトホール（８）を形成し、第５図；〆こ示すよう
に、シリコン酸化膜（７）を除去したのち、スピネル膜
（６）上およびコンタクトホール（８）内に電極・配線
用薄膜である単結晶シリコン薄膜を形成するとともに、
前記シリコン薄膜に不純物を高濃度に導入してレーザア
ニール等を施こし、前記シリコン薄膜を低抵抗化し、低
抵抗化した前記シリコン薄膜を所定形状に選択エツチン
グして電極配線パターンを形成するとともに、この上面
に単結晶スピネル膜等の眉間絶縁膜を積層し、さらにそ
の上面に次層の単結晶シリコン膜を積層し、以下前記の
上々：Ｌｊｉり（３）を□除去した際て、ソース領域（
４）、ドレイン領域（５）のｐｎ接合面が露出すること
になり、露出したｐｎ接合面て不純物等が付着してｐｎ
接合でのリーク電流が増大し、素子の特性不良を招くと
ともに、マスク（３）の除去後、Ａｚ−ＨＣｌ−ＭｇＣ
ｔ２−ＣＯ２−Ｈ２の反応ガス圧よるＣＶＤ法ｊでより
スピネル膜（６）を形成した際、反応開始後の初期段階
において、未反応のＡｚ蒸気、 ＡｚＣｚａ 、ＭｇＣ
ｔ２等が露出した前記ｐｎ接合面て付着し、ｐｎ接合に
おけるリーク電流が増大して素子の特性不良を招き、素
子の歩留が低下するという欠点がある。
に示すように、最下層の単結晶シリコン基板に相当する
シリコン基板（１）上て開口（２）を有するシリコン酸
化膜からする拡散マスク（３）を形成し、基板（１）の
開口（２）に露出する部分てボウ秦等の不純物等テより
シリコン酸化膜（７）７こコンククトホール（８）の一
部を形成したのち、シリコン酸化膜（７）をエツチング
用マスクと［７、硫酸−燐酸系のエッチャントを１６０
〜２００ ＣＫ加熱してスピネル膜（６）をエツチング
し、シリコン酸化膜（７）およびスピネル膜（６）にコ
ンタクトホール（８）を形成し、第５図；〆こ示すよう
に、シリコン酸化膜（７）を除去したのち、スピネル膜
（６）上およびコンタクトホール（８）内に電極・配線
用薄膜である単結晶シリコン薄膜を形成するとともに、
前記シリコン薄膜に不純物を高濃度に導入してレーザア
ニール等を施こし、前記シリコン薄膜を低抵抗化し、低
抵抗化した前記シリコン薄膜を所定形状に選択エツチン
グして電極配線パターンを形成するとともに、この上面
に単結晶スピネル膜等の眉間絶縁膜を積層し、さらにそ
の上面に次層の単結晶シリコン膜を積層し、以下前記の
上々：Ｌｊｉり（３）を□除去した際て、ソース領域（
４）、ドレイン領域（５）のｐｎ接合面が露出すること
になり、露出したｐｎ接合面て不純物等が付着してｐｎ
接合でのリーク電流が増大し、素子の特性不良を招くと
ともに、マスク（３）の除去後、Ａｚ−ＨＣｌ−ＭｇＣ
ｔ２−ＣＯ２−Ｈ２の反応ガス圧よるＣＶＤ法ｊでより
スピネル膜（６）を形成した際、反応開始後の初期段階
において、未反応のＡｚ蒸気、 ＡｚＣｚａ 、ＭｇＣ
ｔ２等が露出した前記ｐｎ接合面て付着し、ｐｎ接合に
おけるリーク電流が増大して素子の特性不良を招き、素
子の歩留が低下するという欠点がある。
この発明は、前記の点て留意してなされたものであり、
単結晶絶縁膜として形成した単結晶スピネル膜を、各層
の単結晶シリコン膜てソース領域、ドレイン領域を形成
する際の拡散マスクとして１用し、ソース領域、ドレイ
ン領域のｐｎ接合面が露出することを防止し、前記ｐｎ
接合面への不純物、”」ソ発明の構成〕 で、前記単結晶絶縁膜として単結晶スピネル膜を前記シ
リコン膜上に形成する工程と、前記スピネル膜を選択エ
ツチングして所定形状に加工する工程と、所定形状の前
記スピネル膜を拡散マスクとして前記シリコン膜にホウ
素を熱拡散させろ工程とを含むことを特徴とする半導体
立体回路素子の製造方法である。
単結晶絶縁膜として形成した単結晶スピネル膜を、各層
の単結晶シリコン膜てソース領域、ドレイン領域を形成
する際の拡散マスクとして１用し、ソース領域、ドレイ
ン領域のｐｎ接合面が露出することを防止し、前記ｐｎ
接合面への不純物、”」ソ発明の構成〕 で、前記単結晶絶縁膜として単結晶スピネル膜を前記シ
リコン膜上に形成する工程と、前記スピネル膜を選択エ
ツチングして所定形状に加工する工程と、所定形状の前
記スピネル膜を拡散マスクとして前記シリコン膜にホウ
素を熱拡散させろ工程とを含むことを特徴とする半導体
立体回路素子の製造方法である。
したがって、この発明の半導体立体回路素子の製造方法
によると、単結晶絶縁膜として単結晶シリコン膜上て形
成した単結晶スピネル膜を選択エツチングてより所定形
状に加工したのち、前記スピネル膜を拡散マスクとして
前記シリコン膜に小つ東を熱拡散させるようにしたこと
てより、前記シリコン膜てホウ素を拡散させて形成され
るソース領域、ドレイン領域のｐｎ接合面を前記スピネ
ル膜てより被覆して前記ｐｎ接合面が露出することを図
ｆ示すよって、最下層の単結晶シリコン膜に相当する方
位（１００） 、比抵抗１０Ω、 ｃｍ ＋７）Ｎ形シ
リコン基板（９）上知、ＣＶＤ法により単結晶絶縁膜と
して厚さ約０．１μｍの単結晶スピネル膜００を形成し
、さら知スピネル膜００上疋ＣＶＤ法によりスピネル膜
ＯＱのエツチング用マスクとして厚さ約０．１μｍのシ
リコン酸化膜Ｑηを形成し、第７図！／１＝示すよう罠
、通常のフォトエツチング知よりシリコン酸化膜αηを
選択エツチングして開口α埠の一部を形成したのち、シ
リコン酸化膜（１υをエツチング用マスクとし、硫酸−
燐酸系のエッチャントを１６０〜２００ ＣＫ加熱して
スピネル膜００を選択エツチングし、スピネル膜００を
所定形状に加工してシリコン酸化膜θ１）およびスピネ
ル膜００テ開口０りを形成才ろ。
によると、単結晶絶縁膜として単結晶シリコン膜上て形
成した単結晶スピネル膜を選択エツチングてより所定形
状に加工したのち、前記スピネル膜を拡散マスクとして
前記シリコン膜に小つ東を熱拡散させるようにしたこと
てより、前記シリコン膜てホウ素を拡散させて形成され
るソース領域、ドレイン領域のｐｎ接合面を前記スピネ
ル膜てより被覆して前記ｐｎ接合面が露出することを図
ｆ示すよって、最下層の単結晶シリコン膜に相当する方
位（１００） 、比抵抗１０Ω、 ｃｍ ＋７）Ｎ形シ
リコン基板（９）上知、ＣＶＤ法により単結晶絶縁膜と
して厚さ約０．１μｍの単結晶スピネル膜００を形成し
、さら知スピネル膜００上疋ＣＶＤ法によりスピネル膜
ＯＱのエツチング用マスクとして厚さ約０．１μｍのシ
リコン酸化膜Ｑηを形成し、第７図！／１＝示すよう罠
、通常のフォトエツチング知よりシリコン酸化膜αηを
選択エツチングして開口α埠の一部を形成したのち、シ
リコン酸化膜（１υをエツチング用マスクとし、硫酸−
燐酸系のエッチャントを１６０〜２００ ＣＫ加熱して
スピネル膜００を選択エツチングし、スピネル膜００を
所定形状に加工してシリコン酸化膜θ１）およびスピネ
ル膜００テ開口０りを形成才ろ。
つぎにシリコン酸化膜（１１）を除去し、第８図に示す
ように、所定形状のスピネル膜（１０を拡散マスク：：
’＋＋１；４ ′を）積層する。
ように、所定形状のスピネル膜（１０を拡散マスク：：
’＋＋１；４ ′を）積層する。
一、１１−
一部′”さらに第１０図うて示すように、スピネル膜０
０上て厚さＱ、１７ｚｍのシリコン酸化膜０υを形成す
るとともに、フォトエツチングによりシリコン酸化膜（
１４９Ｋコンラクトホール０Ｏの一部を形成したのら、
シリコン酸化膜０［有］をエツチング用マスクとし、硫
酸−燐酸系のエッチャントによりスピネル膜０Ｏを選択
エツチングし、シリコン酸化膜／ＩＯおよびスピネル［
００にコン脅りトホール０・を形成し／、その後第１１
図に示すようにシリコン酸化膜（埒を除去し、スピネル
膜００上およびコンやクトホール０Ｑ内に電極・配線用
薄膜であ６単結晶シリコン薄膜を形成するとともｊ（、
前記シリコン薄膜に不純物を高濃度に導入してレーザア
ニール等を施こし、前記シリコン薄膜を低抵抗化し、低
抵抗化した前記シリコン薄膜を所定形状に選択エツチン
グして電極配線パクーンを形成するとともに、この上面
に単結晶スピネル膜等の眉間絶縁膜を積層し、さらにそ
の上−シリコン基板中におけるホウ素の表面濃度を１〜
３×１０ ｃｍ として、拡散温度を１０００ Ｃ，ｌ
１００Ｃとした場合にそれぞれ Ｉ）＝５．４Ｘ１０ Ｃｍ／ＳｅＣ（１００ＯＣ）Ｄ
＝ ３．６ Ｘ １０ ｃｍ 、／ｓｅｃ 、（１１０
０＠Ｃ）とラリ、シリコン酸化膜を拡散マスクとして使
用し十二場合のシリコン酸化膜中のホウ素の拡散係数と
同程度のデークを得ろことができ、単結晶スピネル膜を
拡散マスクとして使用できることを実験的に確証した。
０上て厚さＱ、１７ｚｍのシリコン酸化膜０υを形成す
るとともに、フォトエツチングによりシリコン酸化膜（
１４９Ｋコンラクトホール０Ｏの一部を形成したのら、
シリコン酸化膜０［有］をエツチング用マスクとし、硫
酸−燐酸系のエッチャントによりスピネル膜０Ｏを選択
エツチングし、シリコン酸化膜／ＩＯおよびスピネル［
００にコン脅りトホール０・を形成し／、その後第１１
図に示すようにシリコン酸化膜（埒を除去し、スピネル
膜００上およびコンやクトホール０Ｑ内に電極・配線用
薄膜であ６単結晶シリコン薄膜を形成するとともｊ（、
前記シリコン薄膜に不純物を高濃度に導入してレーザア
ニール等を施こし、前記シリコン薄膜を低抵抗化し、低
抵抗化した前記シリコン薄膜を所定形状に選択エツチン
グして電極配線パクーンを形成するとともに、この上面
に単結晶スピネル膜等の眉間絶縁膜を積層し、さらにそ
の上−シリコン基板中におけるホウ素の表面濃度を１〜
３×１０ ｃｍ として、拡散温度を１０００ Ｃ，ｌ
１００Ｃとした場合にそれぞれ Ｉ）＝５．４Ｘ１０ Ｃｍ／ＳｅＣ（１００ＯＣ）Ｄ
＝ ３．６ Ｘ １０ ｃｍ 、／ｓｅｃ 、（１１０
０＠Ｃ）とラリ、シリコン酸化膜を拡散マスクとして使
用し十二場合のシリコン酸化膜中のホウ素の拡散係数と
同程度のデークを得ろことができ、単結晶スピネル膜を
拡散マスクとして使用できることを実験的に確証した。
したがって、前記実施例ｆよると、基板（１）および各
層の単結晶シリコン膜上に形成した所定形状のスピネル
膜００をホウ素の拡散マスクとして使用したため、基板
（１）および前記各層の単結晶シリコン膜に形成される
ソース領域α罎、ドレイン領域α→のｐｎ接合面をスピ
ネル膜ＱＯＫより被覆して前記ｐｎ接合面が露出するこ
とを防止でき、前記ｐｎ接合面
層の単結晶シリコン膜上に形成した所定形状のスピネル
膜００をホウ素の拡散マスクとして使用したため、基板
（１）および前記各層の単結晶シリコン膜に形成される
ソース領域α罎、ドレイン領域α→のｐｎ接合面をスピ
ネル膜ＱＯＫより被覆して前記ｐｎ接合面が露出するこ
とを防止でき、前記ｐｎ接合面
方法の１実施例を示し、それぞれ製造過程を示す断面図
である。 （９）・・・シリコン基板、００・・・単結晶スピネル
膜。 特許出願人 工業技術院長 川田裕部
である。 （９）・・・シリコン基板、００・・・単結晶スピネル
膜。 特許出願人 工業技術院長 川田裕部
Claims (1)
- ■ 単結晶シリコン膜、単結晶電極、単結晶絶縁膜を順
次積層して半導体立体回路素子を形成す６半導体立体回
路素子の製造方法において、前記単結晶絶縁膜として単
結晶スピネル膜を前記シリコン膜上に形成する工程と、
前記スピネル膜を選択エッチングして所定形状に加工す
る工程と、所定形状の前記スピネル膜を拡散マスクとし
て前記シリコン膜にホウ素を熱拡散させる工程とを含む
ことを特徴とする半導体立体回路素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3531884A JPS60180156A (ja) | 1984-02-28 | 1984-02-28 | 半導体立体回路素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3531884A JPS60180156A (ja) | 1984-02-28 | 1984-02-28 | 半導体立体回路素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60180156A true JPS60180156A (ja) | 1985-09-13 |
| JPH0337740B2 JPH0337740B2 (ja) | 1991-06-06 |
Family
ID=12438458
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3531884A Granted JPS60180156A (ja) | 1984-02-28 | 1984-02-28 | 半導体立体回路素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60180156A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04101426U (ja) * | 1991-01-29 | 1992-09-02 | 旭硝子株式会社 | 天窓用複層ガラス構造 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5338278A (en) * | 1976-09-20 | 1978-04-08 | Fujitsu Ltd | Semiconductor device |
| JPS5821854A (ja) * | 1981-07-31 | 1983-02-08 | Sanyo Electric Co Ltd | 半導体回路素子 |
| JPS5868963A (ja) * | 1981-10-19 | 1983-04-25 | Fujitsu Ltd | 半導体装置 |
-
1984
- 1984-02-28 JP JP3531884A patent/JPS60180156A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5338278A (en) * | 1976-09-20 | 1978-04-08 | Fujitsu Ltd | Semiconductor device |
| JPS5821854A (ja) * | 1981-07-31 | 1983-02-08 | Sanyo Electric Co Ltd | 半導体回路素子 |
| JPS5868963A (ja) * | 1981-10-19 | 1983-04-25 | Fujitsu Ltd | 半導体装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04101426U (ja) * | 1991-01-29 | 1992-09-02 | 旭硝子株式会社 | 天窓用複層ガラス構造 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0337740B2 (ja) | 1991-06-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2615390B2 (ja) | 炭化シリコン電界効果トランジスタの製造方法 | |
| JPS6213819B2 (ja) | ||
| JPS5915495B2 (ja) | 半導体装置 | |
| US4216491A (en) | Semiconductor integrated circuit isolated through dielectric material | |
| JPS60180156A (ja) | 半導体立体回路素子の製造方法 | |
| JPS6029222B2 (ja) | 固体電子装置の製造方法 | |
| JPS5910271A (ja) | 半導体装置 | |
| JPS59161060A (ja) | 半導体デバイスの製造方法 | |
| JPS5912020B2 (ja) | 半導体装置の製造方法 | |
| JPS60161653A (ja) | 半導体立体回路素子の製造方法 | |
| JPS5931216B2 (ja) | 半導体装置の製造方法 | |
| JPS6188543A (ja) | 半導体装置の製造方法 | |
| JPH0542825B2 (ja) | ||
| JPS60785B2 (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPH0247853B2 (ja) | ||
| JPS5968950A (ja) | 半導体装置の製造方法 | |
| JPS60208854A (ja) | 半導体立体回路素子の製造方法 | |
| JPS6376424A (ja) | 半導体装置の製造方法 | |
| JPS5925221A (ja) | 漏洩電流の少ない半導体装置の製造方法 | |
| JPS5854663A (ja) | 半導体装置の製造方法 | |
| JPS60123048A (ja) | 半導体立体回路素子の製造方法 | |
| JPS6118350B2 (ja) | ||
| JPS60115265A (ja) | 半導体装置及びその製造方法 | |
| JPH0336307B2 (ja) | ||
| JPH01162358A (ja) | 積層構造ｍｉｓ型半導体装置形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |