JPS5821854A - 半導体回路素子 - Google Patents
半導体回路素子Info
- Publication number
- JPS5821854A JPS5821854A JP56120928A JP12092881A JPS5821854A JP S5821854 A JPS5821854 A JP S5821854A JP 56120928 A JP56120928 A JP 56120928A JP 12092881 A JP12092881 A JP 12092881A JP S5821854 A JPS5821854 A JP S5821854A
- Authority
- JP
- Japan
- Prior art keywords
- film
- single crystal
- semiconductor
- multilayer
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 25
- 239000013078 crystal Substances 0.000 claims abstract description 29
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 239000010408 film Substances 0.000 claims description 28
- 239000010409 thin film Substances 0.000 claims description 16
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 10
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract 2
- 229910052782 aluminium Inorganic materials 0.000 abstract 2
- 238000000034 method Methods 0.000 description 11
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 150000002500 ions Chemical class 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 239000010410 layer Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 235000021419 vinegar Nutrition 0.000 description 2
- 239000000052 vinegar Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- UFHLMYOGRXOCSL-UHFFFAOYSA-N isoprothiolane Chemical compound CC(C)OC(=O)C(C(=O)OC(C)C)=C1SCCS1 UFHLMYOGRXOCSL-UHFFFAOYSA-N 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Materials Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明に、多層の能動領域全形成した半導体回路素子
Ｇこ関し、絶縁膜Ｇこ熱伝導率の大きい酢結晶薄膜？使
用し、良質の半導体単結晶：摸ケ多層構造で得ることが
できるとともに、多層の能動領域で発生する熱全効果的
に放熱できるようＧこしたものである。
Ｇこ関し、絶縁膜Ｇこ熱伝導率の大きい酢結晶薄膜？使
用し、良質の半導体単結晶：摸ケ多層構造で得ることが
できるとともに、多層の能動領域で発生する熱全効果的
に放熱できるようＧこしたものである。
近年、半導体集積回路の集積度を飛躍的Ｇこ大きくでき
るものとして、立体回路素子と称せられる半導体回路素
子が注目されているが、これは１通常の半導体基板上る
こ形成された集積回路の上面に絶縁膜を成長させるとと
もに、その」二面Ｇこシリコン等の単結晶半導体薄膜全
形成し、さらに、この半導体薄膜上に集積回路を組み込
み、以下これ？繰り返して多層の能動領域ケもつ構造に
形成している。
るものとして、立体回路素子と称せられる半導体回路素
子が注目されているが、これは１通常の半導体基板上る
こ形成された集積回路の上面に絶縁膜を成長させるとと
もに、その」二面Ｇこシリコン等の単結晶半導体薄膜全
形成し、さらに、この半導体薄膜上に集積回路を組み込
み、以下これ？繰り返して多層の能動領域ケもつ構造に
形成している。
ここで、絶縁膜の上面の半導体薄膜は、単結晶の状態で
成長させることが必要であるが、この作製の１方法とし
てグラフオ・エピタキシャル法カある。すなわち１表面
に等間隔に溝全設けた非晶質の基板上に非晶質の半導体
薄膜を形成し、この半導体基板上、たとえばＡｒ レ
ーザを用い、レーザビームにより数回走査して熱処理し
、半導体薄膜ゲ非晶質から多結晶に成長させ、さらに多
結晶から単結晶Ｇこ成長させてめる。
成長させることが必要であるが、この作製の１方法とし
てグラフオ・エピタキシャル法カある。すなわち１表面
に等間隔に溝全設けた非晶質の基板上に非晶質の半導体
薄膜を形成し、この半導体基板上、たとえばＡｒ レ
ーザを用い、レーザビームにより数回走査して熱処理し
、半導体薄膜ゲ非晶質から多結晶に成長させ、さらに多
結晶から単結晶Ｇこ成長させてめる。
しかし、前記の方法では、単結晶半導体薄膜を得るため
に多くの工程を要するとともに、大樹りな装置全必要と
する欠点がある。
に多くの工程を要するとともに、大樹りな装置全必要と
する欠点がある。
この発明は、前記の点に留意してなされたものであり、
つぎＧここの発明を、そのｌ実施例ケ示した図面ととも
に詳１洲に説明する。
つぎＧここの発明を、そのｌ実施例ケ示した図面ととも
に詳１洲に説明する。
図面を用いて１実施例の製造方法について説明する。
（ａｌ シリコン基板（１）の上面に単結晶酸化アル
ばニウム膜（△βｘＯｓｇ）（２＞ ｋプラズマＣＶＤ
法あるいはイオンブレーティング法Ｇこより厚さ１μ？
ｎに成長させる。ここで、プラズマＣＶＤ法Ｇこおいて
はシリコン基板（１）の温度ｆｆ５ｏｏ℃、イオンブレ
ーティング法においてハフ００℃とする。
ばニウム膜（△βｘＯｓｇ）（２＞ ｋプラズマＣＶＤ
法あるいはイオンブレーティング法Ｇこより厚さ１μ？
ｎに成長させる。ここで、プラズマＣＶＤ法Ｇこおいて
はシリコン基板（１）の温度ｆｆ５ｏｏ℃、イオンブレ
ーティング法においてハフ００℃とする。
山）゛ドライエツチング技術を用いて酸化アルミニウム
膜（２）Ｇこ窓明けし、イオン注入法によりシリコン基
板（１）に所定の不純物を導入してイオン注入層（３１
全形成し、熱処理してＰＮ接合を形成する。
膜（２）Ｇこ窓明けし、イオン注入法によりシリコン基
板（１）に所定の不純物を導入してイオン注入層（３１
全形成し、熱処理してＰＮ接合を形成する。
［ｃｌ 電極となる金属単結晶のモリブデン膜１４）
全イオンブレーティング法（温度７００℃）により成長
させる。
全イオンブレーティング法（温度７００℃）により成長
させる。
（小 ドライエツチング技術でモリブデン膜（４１ヲ所
定形状にエツチングする。
定形状にエツチングする。
ｔｅｌ 層間絶縁膜となる単結晶酸化アルミニウム膜
（５）全プラズマＣＶＤ法あるいはイオンブレーティン
グ法により成長させる。
（５）全プラズマＣＶＤ法あるいはイオンブレーティン
グ法により成長させる。
（「） １点鎖線に示す酸化アルごニウム膜（５）の表
面の凹凸部に機械的・物理的研磨Ｇこより平滑化し。
面の凹凸部に機械的・物理的研磨Ｇこより平滑化し。
この」−Ｇこ単結晶酸化アルミニウム膜（６）全成長さ
せる。
せる。
（ｇｌ 酸化アルミニウム膜（６１上Ｇこ分子線エピ
タキシャル法により単結晶シリコン膜（力を基板温度７
００℃で厚さ２μｍに成長させる。このシリコン膜（７
）が第２層目の能動領域となる。
タキシャル法により単結晶シリコン膜（力を基板温度７
００℃で厚さ２μｍに成長させる。このシリコン膜（７
）が第２層目の能動領域となる。
以下前述の（ａ）〜［ｇｌの要領を繰り返し、多層の能
動領域を形成する。
動領域を形成する。
したがって、すべての薄膜に単結晶の状態で成長させる
ことができ、とくに、絶縁膜として単結晶酸化アルミニ
ウム膜ｔ５１．＋６１’ｉ成長させ、この上に単結晶シ
リコン膜（７）ヲ単結晶膜上に単結晶膜を成長させる通
常のへテロエピタキシャル構造により成長させることが
できるため、大組りな装置を用いることなく良質の単結
晶半導体薄膜を多層構造で得ることができ、また、絶縁
膜として用いた単結晶酸化アルばニウム膜（５１，１Ｇ
＋は、その熱伝導率が１通常絶縁膜として用いられる２
酸化ケイ素膜と比較して約１桁大きい値を有しているた
め、多層の能動領域から発生する熱の放熱Ｇこ極めて優
れた効果ケもたらすものである。
ことができ、とくに、絶縁膜として単結晶酸化アルミニ
ウム膜ｔ５１．＋６１’ｉ成長させ、この上に単結晶シ
リコン膜（７）ヲ単結晶膜上に単結晶膜を成長させる通
常のへテロエピタキシャル構造により成長させることが
できるため、大組りな装置を用いることなく良質の単結
晶半導体薄膜を多層構造で得ることができ、また、絶縁
膜として用いた単結晶酸化アルばニウム膜（５１，１Ｇ
＋は、その熱伝導率が１通常絶縁膜として用いられる２
酸化ケイ素膜と比較して約１桁大きい値を有しているた
め、多層の能動領域から発生する熱の放熱Ｇこ極めて優
れた効果ケもたらすものである。
以上のように、この発明の半導体回路素子によると、絶
縁膜Ｇご酸化アルミニウム膜等の熱伝導率の大きい酢結
晶薄膜ケ使用することＧこより、絶縁膜上に単結晶半導
体薄膜を通常のへテロエピタキシャル＃）捜存弁去によ
り成長させることができ、大組りな装置を用いることな
く良質の単結晶半導体薄膜全多層構造で得ることができ
、素子作製において極めて有力な手段を提供できるもの
であり。
縁膜Ｇご酸化アルミニウム膜等の熱伝導率の大きい酢結
晶薄膜ケ使用することＧこより、絶縁膜上に単結晶半導
体薄膜を通常のへテロエピタキシャル＃）捜存弁去によ
り成長させることができ、大組りな装置を用いることな
く良質の単結晶半導体薄膜全多層構造で得ることができ
、素子作製において極めて有力な手段を提供できるもの
であり。
また、前記単結晶薄膜は熱伝導率が大きいため。
多層の能動領域から発生する熱全効果的に放熱できるも
のである。
のである。
図面はこの発明の半導体回路素子の１実施例の一部の断
面図である。 （１）・・・シリコン基板、 ＋５１．１６１・・・単
結晶酸化アルミニウム膜。 代理人 弁理士 藤 １）龍 太部
面図である。 （１）・・・シリコン基板、 ＋５１．１６１・・・単
結晶酸化アルミニウム膜。 代理人 弁理士 藤 １）龍 太部
Claims (1)
- 【特許請求の範囲】 ■ 半導体基板上に集積回路全形成し、該集積回路上に
絶縁膜ケ介して単結晶半導体薄膜を成長させるとともに
、該半導体薄）漠に集積回路を形成し。 以下これ？繰す返して多層の能動領域全形成する半導体
回路素子において、前記絶縁膜Ｃご単結晶酸化アルミニ
ウム膜等の熱伝導率の大きい単結晶薄膜？匣用すること
を特徴とする半導体回路素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56120928A JPS5821854A (ja) | 1981-07-31 | 1981-07-31 | 半導体回路素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56120928A JPS5821854A (ja) | 1981-07-31 | 1981-07-31 | 半導体回路素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5821854A true JPS5821854A (ja) | 1983-02-08 |
Family
ID=14798441
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56120928A Pending JPS5821854A (ja) | 1981-07-31 | 1981-07-31 | 半導体回路素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5821854A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59114853A (ja) * | 1982-12-21 | 1984-07-03 | Agency Of Ind Science & Technol | 積層集積回路素子の製造方法 |
| JPS60123049A (ja) * | 1983-12-07 | 1985-07-01 | Agency Of Ind Science & Technol | 半導体立体回路素子の製造方法 |
| JPS60180156A (ja) * | 1984-02-28 | 1985-09-13 | Agency Of Ind Science & Technol | 半導体立体回路素子の製造方法 |
| JPS60208854A (ja) * | 1984-04-03 | 1985-10-21 | Agency Of Ind Science & Technol | 半導体立体回路素子の製造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5538020A (en) * | 1978-09-11 | 1980-03-17 | Fujitsu Ltd | Manufacturing of semiconductor device |
| JPS57160156A (en) * | 1981-03-27 | 1982-10-02 | Mitsubishi Electric Corp | Semiconductor device |
-
1981
- 1981-07-31 JP JP56120928A patent/JPS5821854A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5538020A (en) * | 1978-09-11 | 1980-03-17 | Fujitsu Ltd | Manufacturing of semiconductor device |
| JPS57160156A (en) * | 1981-03-27 | 1982-10-02 | Mitsubishi Electric Corp | Semiconductor device |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59114853A (ja) * | 1982-12-21 | 1984-07-03 | Agency Of Ind Science & Technol | 積層集積回路素子の製造方法 |
| JPS635913B2 (ja) * | 1982-12-21 | 1988-02-05 | Kogyo Gijutsuin | |
| JPS60123049A (ja) * | 1983-12-07 | 1985-07-01 | Agency Of Ind Science & Technol | 半導体立体回路素子の製造方法 |
| JPH0336306B2 (ja) * | 1983-12-07 | 1991-05-31 | Kogyo Gijutsuin | |
| JPS60180156A (ja) * | 1984-02-28 | 1985-09-13 | Agency Of Ind Science & Technol | 半導体立体回路素子の製造方法 |
| JPH0337740B2 (ja) * | 1984-02-28 | 1991-06-06 | Kogyo Gijutsuin | |
| JPS60208854A (ja) * | 1984-04-03 | 1985-10-21 | Agency Of Ind Science & Technol | 半導体立体回路素子の製造方法 |
| JPH0133944B2 (ja) * | 1984-04-03 | 1989-07-17 | Kogyo Gijutsuin |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5466631A (en) | Method for producing semiconductor articles | |
| US4444620A (en) | Growth of oriented single crystal semiconductor on insulator | |
| JPS5893221A (ja) | 半導体薄膜構造とその製造方法 | |
| JPH03132055A (ja) | 半導体基板の製造方法 | |
| JPS62502438A (ja) | エピタキシヤル層のオ−トド−ピング防止方法 | |
| JPH05217821A (ja) | 半導体基板の作製方法 | |
| US3636421A (en) | Oxide coated semiconductor device having (311) planar face | |
| JPH0817163B2 (ja) | エピタキシャルウェーハの製造方法 | |
| JPS5821854A (ja) | 半導体回路素子 | |
| JPS6155252B2 (ja) | ||
| JPS60152018A (ja) | 半導体薄膜結晶層の製造方法 | |
| JP2910422B2 (ja) | 半導体装置の製造方法 | |
| JP2750163B2 (ja) | 誘電体分離型半導体装置の製造方法 | |
| JPS60193324A (ja) | 半導体基板の製造方法 | |
| JPS60144949A (ja) | 半導体装置の製造方法 | |
| JPS59121823A (ja) | 単結晶シリコン膜形成法 | |
| JPS5860556A (ja) | 半導体装置の製法 | |
| JPS5828731B2 (ja) | ゼツエンキバンジヨウヘノ シリコンソウサクセイホウホウ | |
| JPH0468770B2 (ja) | ||
| JPS6112018A (ja) | 半導体装置の製造方法 | |
| JPH01135014A (ja) | 半導体装置の製造方法 | |
| JPS58115831A (ja) | 半導体装置の製造方法 | |
| JPH0669024B2 (ja) | 半導体装置の製造方法 | |
| JPH05218316A (ja) | 半導体装置及びその製造方法 | |
| JPH07211602A (ja) | 半導体基体の製造方法 |