JPH0336306B2 - - Google Patents

Info

Publication number
JPH0336306B2
JPH0336306B2 JP58229764A JP22976483A JPH0336306B2 JP H0336306 B2 JPH0336306 B2 JP H0336306B2 JP 58229764 A JP58229764 A JP 58229764A JP 22976483 A JP22976483 A JP 22976483A JP H0336306 B2 JPH0336306 B2 JP H0336306B2
Authority
JP
Japan
Prior art keywords
film
single crystal
crystal silicon
silicon film
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP58229764A
Other languages
English (en)
Other versions
JPS60123049A (ja
Inventor
Takashi Nakakado
Hiroyuki Aoe
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
Agency of Industrial Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agency of Industrial Science and Technology filed Critical Agency of Industrial Science and Technology
Priority to JP22976483A priority Critical patent/JPS60123049A/ja
Publication of JPS60123049A publication Critical patent/JPS60123049A/ja
Publication of JPH0336306B2 publication Critical patent/JPH0336306B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02694—Controlling the interface between substrate and epitaxial layer, e.g. by ion implantation followed by annealing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Recrystallisation Techniques (AREA)

Description

【発明の詳細な説明】 （産業上の利用分野） この発明は、単結晶シリコン膜、単結晶電極お
よび単結晶絶縁膜を順次積層し、単結晶シリコン
膜に回路を組み込んで形成する半導体立体回路素
子の製造方法に関する。
（従来の技術） 一般に、半導体薄膜、電極・配線用薄膜および
絶縁用薄膜を交互に積層して立体的な回路素子、
すなわち半導体立体回路素子を形成し、回路の高
密度化、高集積化を図ることが行われているが、
特性の優れた半導体立体回路素子を得るために、
従来より、前記素子を構成する各材料に単結晶状
態のものを使用し、各材料を単結晶状態のまま積
層することが試みられている。
すなわち、下層の半導体薄膜となる単結晶シリ
コン膜にデバイスを組み込み、これに配線を行つ
た後、層間の絶縁膜としてたとえば単結晶スピネ
ル膜を成長させ、続いて、上層のデバイスを組み
込むための単結晶シリコン膜を成長させ、以下こ
れを繰り返して半導体立体回路素子を得る。
たとえばMOSトランジスタの場合、第１図に
示すように構成され、シリコン基板１上に単結晶
スピネル膜をゲート絶縁膜とし、Ｎ形またはＰ形
の不純物を高濃度に注入した単結晶シリコン膜を
電極配線材とするMOSトランジスタのデバイス
が作製されるとともに、この上に層間絶縁用の単
結晶スピネル膜２が形成され、続いて、上層のデ
バイスを組み込むための単結晶シリコン膜３が形
成されている。さらに、この単結晶シリコン膜３
に上層デバイスのソース領域４およびドレイン領
域５が形成され、前述と同様にゲート絶縁膜とし
ての単結晶スピネル膜６が形成されるとともに、
スピネル膜６にコンタクトホールを形成させた
後、電極配線用の単結晶シリコン膜７が形成され
ている。
ところで、前述のように、上層の単結晶シリコ
ン膜３にMOSトランジスタのデバイスを組み込
んだ場合、特にシリコン膜３の膜厚が1μm以下の
薄い場合には、ソース−ドレイン間に異常なリー
ク電流が発生したりしきい電圧の不安定性等の問
題が起こる場合がある。解析の結果、この問題
は、シリコン膜３中の結晶欠陥や応力のほか、シ
リコン膜３とスピネル膜２との界面の格子不整合
および熱歪等にもとづく界面準位や固定電荷の影
響を大きく受けていることが判明しており、この
種半導体立体回路素子の素子特性を著しく低下す
る結果になつている。
（発明の目的） この発明は、前記の点に留意してなされたもの
であり、能動層としての単結晶シリコン膜と該膜
の下層の単結晶絶縁膜との間の界面準位、固定電
荷の影響を低減させ、素子特性の向上を図ること
を目的とする。
（発明の構成） この発明は、単結晶シリコン膜、単結晶電極お
よび単結晶絶縁膜を順次積層して形成する半導体
立体回路素子の製造方法において、単結晶シリコ
ンに半導体素子を形成するとともに、前記単結晶
シリコン上に単結晶絶縁膜と注入イオンが透過し
得る比較的薄い第１の単結晶シリコン膜とを順次
積層する工程と、イオン注入法を用いて表面に前
記第１の単結晶シリコン膜を残した状態で前記単
結晶絶縁膜と第１の単結晶シリコン膜との界面に
シリコン酸化膜を形成する工程と、前記第１の単
結晶シリコン膜上に半導体素子を形成するに適し
た比較的厚い第２の単結晶シリコン膜を成長させ
る工程と、前記第２の単結晶シリコン膜内に半導
体素子を形成する工程とを含むことを特徴とす
る。
（発明の効果） したがつて、この発明の半導体立体回路素子の
製造方法によると、イオン注入法を用いて単結晶
絶縁膜と第１の結晶シリコン膜との間にシリコン
酸化膜を介在させるとともに、第１の単結晶シリ
コン膜上に半導体素子形成のための単結晶シリコ
ン膜をあらたに形成したことにより、前記絶縁膜
とシリコン膜との界面の格子不整合および熱歪等
にもとづく界面準位の影響を低減し、良好かつ安
定した界面状態を得ることができ、素子特性向上
が図れるものである。
（実施例） つぎにこの発明を、MOSトランジスタに適用
した場合の１実施例の製造過程を示した第２図以
下の図面とともに詳細に説明する。
まず、第２図に示すように、シリコン基板１の
上面にシリコン酸化膜からなる拡散マスクを形成
し、基板１の露出している部分に不純物を拡散さ
せてソース領域、ドレイン領域を形成し、拡散マ
スクを除去したのち、電極配線材として単結晶シ
リコン膜を形成し、該シリコン膜にＮ形またはＰ
形の不純物を高濃度に注入するとともにレーザー
アニールを施して低抵抗の電極用単結晶シリコン
膜とし、これを所定形状に選択エツチングして配
線パターンを得る。
さらに、前記電極用単結晶シリコン膜上に、層
間絶縁膜として単結晶スピネル膜２をCVD法に
より厚さ0.4〜0.6μmに成長させ、引き続いて単結
晶シリコン膜３をCVD法により厚さ0.25μmに成
長させる。
つぎに、第３図に示すように、単結晶シリコン
膜３を通して該シリコン膜３と単結晶スピネル膜
２との界面にたとえばO+を150keV、１×1018cm
-2のもとでイオン注入し、さらに1100℃、60分の
熱処理を行ない、シリコン膜３の表面層を残して
シリコン酸化膜８を形成する。
さらに、第４図に示すように、単結晶シリコン
膜３上に、CVD法により単結晶シリコン膜３′を
厚さ約1μmにエピタキシヤル成長させ、両シリコ
ン膜３，３′により上層のデバイスを組み込むた
めの能動層を構成する。
そして、第５図に示すように、前述と同様の要
領で、単結晶シリコン膜３，３′にソース領域４
およびドレイン領域５を形成するとともに、ゲー
ト絶縁膜として単結晶スピネル膜６を形成し、さ
らに、スピネル膜６にコンタクトホールを形成し
たのち、不純物を高濃度に注入しレーザーアニー
ルを施した低抵抗の電極用単結晶シリコン膜７を
所定形状に選択エツチングして形成する。
したがつて、前記実施例によると、イオン注入
法を用いて層間絶縁膜としての単結晶スピネル膜
２と単結晶シリコン膜３との間にシリコン酸化膜
８を形成し、次に単結晶シリコン膜３上に単結晶
シリコン膜３′を成長させ、これらシリコン膜３，
３′内にデバイスを形成したので、スピネル膜２
とシリコン膜３，３′との直接接触を避けるとと
もに、シリコン膜３，３′とシリコン酸化膜８と
の間に良好な界面状態を得ることができるため、
従来のようなシリコン膜とスピネル膜との界面準
位、固定電荷の影響を低減させることができ、素
子特性の向上を図ることができるものである。
【図面の簡単な説明】
第１図は従来の半導体立体回路素子の断面図、
第２図以下の図面はこの発明の半導体立体回路素
子の製造方法の１実施例を示し、第２図ないし第
５図はそれぞれ製造過程を示す断面図である。 ２…単結晶スピネル膜、３，３′……単結晶シ
リコン膜、７……電極用単結晶シリコン膜、８…
…シリコン酸化膜。

Claims (1)

    【特許請求の範囲】
  1. １ 単結晶シリコン膜、単結晶電極および単結晶
    絶縁膜を順次積層して形成する半導体立体回路素
    子の製造方法において、単結晶シリコンに半導体
    素子を形成するとともに、前記単結晶シリコン上
    に単結晶絶縁膜と注入イオンが透過し得る比較的
    薄い第１の単結晶シリコン膜とを順次積層する工
    程と、イオン注入法を用いて表面に前記第１の単
    結晶シリコン膜を残した状態で前記単結晶絶縁膜
    と第１の単結晶シリコン膜との界面にシリコン酸
    化膜を形成する工程と、前記第１の単結晶シリコ
    ン膜上に半導体素子を形成するに適した比較的厚
    い第２の単結晶シリコン膜を成長させる工程と、
    前記第２の単結晶シリコン膜内に半導体素子を形
    成する工程とを含むことを特徴とする半導体立体
    回路素子の製造方法。
JP22976483A 1983-12-07 1983-12-07 半導体立体回路素子の製造方法 Granted JPS60123049A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22976483A JPS60123049A (ja) 1983-12-07 1983-12-07 半導体立体回路素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22976483A JPS60123049A (ja) 1983-12-07 1983-12-07 半導体立体回路素子の製造方法

Publications (2)

Publication Number Publication Date
JPS60123049A JPS60123049A (ja) 1985-07-01
JPH0336306B2 true JPH0336306B2 (ja) 1991-05-31

Family

ID=16897301

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22976483A Granted JPS60123049A (ja) 1983-12-07 1983-12-07 半導体立体回路素子の製造方法

Country Status (1)

Country Link
JP (1) JPS60123049A (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51121270A (en) * 1975-04-17 1976-10-23 Seiko Epson Corp Semiconductor device
JPS5338278A (en) * 1976-09-20 1978-04-08 Fujitsu Ltd Semiconductor device
JPS5821854A (ja) * 1981-07-31 1983-02-08 Sanyo Electric Co Ltd 半導体回路素子

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51121270A (en) * 1975-04-17 1976-10-23 Seiko Epson Corp Semiconductor device
JPS5338278A (en) * 1976-09-20 1978-04-08 Fujitsu Ltd Semiconductor device
JPS5821854A (ja) * 1981-07-31 1983-02-08 Sanyo Electric Co Ltd 半導体回路素子

Also Published As

Publication number Publication date
JPS60123049A (ja) 1985-07-01

Similar Documents

Publication Publication Date Title
US4749441A (en) Semiconductor mushroom structure fabrication
JPS62286283A (ja) 半導体装置
US5246877A (en) Method of manufacturing a semiconductor device having a polycrystalline electrode region
JPH01164061A (ja) ｂｉ−ＣＭＯＳ半導体装置の製造方法
JPH0336306B2 (ja)
JPS6095969A (ja) 半導体集積回路の製造方法
JPS5984435A (ja) 半導体集積回路及びその製造方法
JPS61216320A (ja) 半導体装置の製法
JPH06302826A (ja) 絶縁ゲート電界効果トランジスタ及びその製造方法
JPS6317227B2 (ja)
JPS6247151A (ja) 相互接続部を基板に形成する方法
JP2654056B2 (ja) 半導体装置の製造方法
JPS5856460A (ja) 半導体装置の製造方法
JPS6117154B2 (ja)
JPS63144567A (ja) 半導体装置の製造方法
JPS6025272A (ja) 絶縁ゲ−ト電界効果型トランジスタ
JPS63246866A (ja) １トランジスタ型ダイナミツクメモリセルの製造方法
JPS63260174A (ja) 半導体装置の製造方法
JPH06252165A (ja) 半導体装置
JPH036844A (ja) 半導体収積回路の製造方法
JPS60133755A (ja) 半導体装置の製造方法
JPH0621077A (ja) 半導体装置およびその製造方法
JPH01280333A (ja) 半導体装置の製造方法
JPH0481338B2 (ja)
JPS617664A (ja) 半導体装置およびその製造方法