JPS61216320A - 半導体装置の製法 - Google Patents
半導体装置の製法Info
- Publication number
- JPS61216320A JPS61216320A JP5718285A JP5718285A JPS61216320A JP S61216320 A JPS61216320 A JP S61216320A JP 5718285 A JP5718285 A JP 5718285A JP 5718285 A JP5718285 A JP 5718285A JP S61216320 A JPS61216320 A JP S61216320A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- ion implantation
- impurity ion
- line
- main surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 87
- 238000004519 manufacturing process Methods 0.000 title claims description 17
- 239000012535 impurity Substances 0.000 claims abstract description 87
- 239000000758 substrate Substances 0.000 claims abstract description 57
- 238000000034 method Methods 0.000 claims abstract description 47
- 238000005468 ion implantation Methods 0.000 claims abstract description 46
- 150000002500 ions Chemical class 0.000 claims description 24
- 230000005465 channeling Effects 0.000 claims description 4
- 230000005669 field effect Effects 0.000 description 15
- 238000002513 implantation Methods 0.000 description 11
- 239000013078 crystal Substances 0.000 description 6
- 238000007796 conventional method Methods 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 238000000137 annealing Methods 0.000 description 2
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- WGPCGCOKHWGKJJ-UHFFFAOYSA-N sulfanylidenezinc Chemical compound [Zn]=S WGPCGCOKHWGKJJ-UHFFFAOYSA-N 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- 229910052984 zinc sulfide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
Landscapes
- Physics & Mathematics (AREA)
- High Energy & Nuclear Physics (AREA)
- Engineering & Computer Science (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
ｌｌ上立皿■且１
本発明は、半導体基板に対する不純物イオンの打込処理
によって、その半導体基板内に、その主面側から、予定
の深さを有し且つ予定の不純物濃度を有する不純物イオ
ン打込領域を形成する工程を含む半導体装置の製法に関
する。
によって、その半導体基板内に、その主面側から、予定
の深さを有し且つ予定の不純物濃度を有する不純物イオ
ン打込領域を形成する工程を含む半導体装置の製法に関
する。
１未立盈Ｉ
半導体基板に対する不純物イオンの打込処理によって、
その半導体基板内に、その主面側から、予定の深さを有
し且つ予定の不純物濃度を有する不純物イオン打込領域
を形成する工程を含む半導体装置の製法として、従来、
不純物イオンの打込処理を、不純物イオン打込領域にチ
ャンネリング効果を生ぜしめないように、半導体基板の
主面の方線に対して予定の角度だけ傾斜している方向か
ら行うことを、半導体基板の主面上でみて予定の１つの
向きから行う、という方法が提案されている。
その半導体基板内に、その主面側から、予定の深さを有
し且つ予定の不純物濃度を有する不純物イオン打込領域
を形成する工程を含む半導体装置の製法として、従来、
不純物イオンの打込処理を、不純物イオン打込領域にチ
ャンネリング効果を生ぜしめないように、半導体基板の
主面の方線に対して予定の角度だけ傾斜している方向か
ら行うことを、半導体基板の主面上でみて予定の１つの
向きから行う、という方法が提案されている。
なお、この場合の不純物イオンの打込処理は、例えば、
半導体基板が、ダイヤモンド型結晶構造を有する３ｉ結
晶、または閃亜鉛鉱型結晶構造を有するＧａＡＳ結晶で
なり、且つ主面を（１００）面としている場合、その半
導体基板の主面の方線に対してほぼ７度という予定の角
度φだけ傾斜している方向から行うことを、半導体基板
の主面上でみて、［０１１１方向に沿う線とほぼ２０度
の角度θをなす線に沿っている予定の１つの向きから行
っている。
半導体基板が、ダイヤモンド型結晶構造を有する３ｉ結
晶、または閃亜鉛鉱型結晶構造を有するＧａＡＳ結晶で
なり、且つ主面を（１００）面としている場合、その半
導体基板の主面の方線に対してほぼ７度という予定の角
度φだけ傾斜している方向から行うことを、半導体基板
の主面上でみて、［０１１１方向に沿う線とほぼ２０度
の角度θをなす線に沿っている予定の１つの向きから行
っている。
このような不純物イオンの打込処理によって、半導体基
板内に不純物イオン打込領域を形成する理由は、もし、
不純物イオンの打込処理を、半導体基板の主面の方線に
対して、上述した予定の角度だけ傾斜していない方向か
ら行うことを、半導体基板の主面上でみて、上述した予
定の１つの向き以外の向きから行うとすれば、チャンネ
リング効果によって、不純物イオン打込領域が、各部均
一の深さを有し且つ各部均一な不純物濃度を有するもの
として形成されないからである。
板内に不純物イオン打込領域を形成する理由は、もし、
不純物イオンの打込処理を、半導体基板の主面の方線に
対して、上述した予定の角度だけ傾斜していない方向か
ら行うことを、半導体基板の主面上でみて、上述した予
定の１つの向き以外の向きから行うとすれば、チャンネ
リング効果によって、不純物イオン打込領域が、各部均
一の深さを有し且つ各部均一な不純物濃度を有するもの
として形成されないからである。
が しようとする 。
しかしながら、上述した従来の方法の場合、不純物イオ
ンの打込領域を行う工程において、不純物イオンの発生
源を、線源乃至面源にすることが困難であることから、
その不純物イオンの発生源が点源である場合、その点源
である不純物イオンの発生源が、半導体基板との間で有
限の距離を保っているため、半導体基板の各部について
、不純物イオンの打込処理が、半導体基板の主面の方線
に対して上述した予定の角度だけ傾斜している方向から
行なうことを、半導体基板の主面上でみて上述した予定
の向きから、行なわれていない。
ンの打込領域を行う工程において、不純物イオンの発生
源を、線源乃至面源にすることが困難であることから、
その不純物イオンの発生源が点源である場合、その点源
である不純物イオンの発生源が、半導体基板との間で有
限の距離を保っているため、半導体基板の各部について
、不純物イオンの打込処理が、半導体基板の主面の方線
に対して上述した予定の角度だけ傾斜している方向から
行なうことを、半導体基板の主面上でみて上述した予定
の向きから、行なわれていない。
従って、不純物イオンの発生源が点源である場合、不純
物イオン打込領域を、各部均一の深さを有し且つ各部均
一な不純物濃度を有するものとして形成することができ
ない、という欠点を有していた。
物イオン打込領域を、各部均一の深さを有し且つ各部均
一な不純物濃度を有するものとして形成することができ
ない、という欠点を有していた。
このため、半導体基板内に、不純物イオン打込領域を１
数形成し、その半導体基板を用い、そして、例えば、そ
の多数の打込領域をそれぞれ半導体活性層とする電界効
果トランジスタを多数形成し、よって、それら多数の電
界効果トランジスタを有する半導体集積回路を製造した
場合、その半導体集積回路が、広い範囲に亘つて閾値電
圧の分布を有する多数の電界効果トランジスタを有する
ものとして形成される、という不都合を有していた。
数形成し、その半導体基板を用い、そして、例えば、そ
の多数の打込領域をそれぞれ半導体活性層とする電界効
果トランジスタを多数形成し、よって、それら多数の電
界効果トランジスタを有する半導体集積回路を製造した
場合、その半導体集積回路が、広い範囲に亘つて閾値電
圧の分布を有する多数の電界効果トランジスタを有する
ものとして形成される、という不都合を有していた。
。 を 決するための手
よって、本発明は、上述した欠点を有しない、新規な半
導体装置の製法を提案せんとするものである。
導体装置の製法を提案せんとするものである。
本発明による半導体装置の製法は、半導体基板に対する
不純物イオンの打込処理によって、上記半導体基板内に
、その主面側から、予定の深さを有し且つ予定の不純物
濃度を有する不純物イオン打込領域を形成させる工程を
含む半導体装置の製法において、その不純物イオンの打
込処理を、不純物イオン打込領域にチャンネリング効果
を生ぜしめないように、上記半導体基板の主面の方線に
対して一定の角度だけ傾斜している方向から行うことを
、上記半導体基板の主面上でみて複数の子定の向きから
行う、という方法である。
不純物イオンの打込処理によって、上記半導体基板内に
、その主面側から、予定の深さを有し且つ予定の不純物
濃度を有する不純物イオン打込領域を形成させる工程を
含む半導体装置の製法において、その不純物イオンの打
込処理を、不純物イオン打込領域にチャンネリング効果
を生ぜしめないように、上記半導体基板の主面の方線に
対して一定の角度だけ傾斜している方向から行うことを
、上記半導体基板の主面上でみて複数の子定の向きから
行う、という方法である。
作用・効果
このような本発明による半導体装置の製法によれば、い
ま、半導体基板の主面の方線に対して一定の角度だけ傾
斜している方向から、半導体基板に対して行う不純物イ
オンの打込処理を、半導体基板の主面上でみて複数の子
定の向きから順次行って、半導体基板内に、不純物イオ
ン打込領域を形成する場合、その不純物イオン打込領域
は、第２回目の不純物イオンの打込処理後でみたとき、
第１回目の不純物イオンの打込処理後、第２回目の不純
物イオンの打込処理前でみたときよりも、より深い深さ
を有し且つより高い不純物濃度を有して形成されるとと
もに、より各部均一の深さを有し且つより各部均一な不
純物濃度を有しているものとして形成される。
ま、半導体基板の主面の方線に対して一定の角度だけ傾
斜している方向から、半導体基板に対して行う不純物イ
オンの打込処理を、半導体基板の主面上でみて複数の子
定の向きから順次行って、半導体基板内に、不純物イオ
ン打込領域を形成する場合、その不純物イオン打込領域
は、第２回目の不純物イオンの打込処理後でみたとき、
第１回目の不純物イオンの打込処理後、第２回目の不純
物イオンの打込処理前でみたときよりも、より深い深さ
を有し且つより高い不純物濃度を有して形成されるとと
もに、より各部均一の深さを有し且つより各部均一な不
純物濃度を有しているものとして形成される。
従って、上述した不純物イオンの打込処理を複数回順次
行う場合の各回の不純物イオンの打込処理を、１回の不
純物イオンの打込処理によって予定の不純物濃度を有す
る不純物イオン打込領域を最終的に形成するときの不純
物イオンの打込聞を複数の量に分割したときのその各量
を以て、すなわち、例えば複数弁の１の打込量を以て行
えば、所要の深さを有し且つ所要の不純物濃度を有する
不純物イオン打込領域を、１回の不純物イオンの打込処
理によって所要の深さを有し且つ所要の不純物濃度を有
する不純物イオン打込領域を形成する従来の方法の場合
に比し、より各部均一な厚さを有し且つより各部均一な
不純物濃度を有するものとして形成することができる。
行う場合の各回の不純物イオンの打込処理を、１回の不
純物イオンの打込処理によって予定の不純物濃度を有す
る不純物イオン打込領域を最終的に形成するときの不純
物イオンの打込聞を複数の量に分割したときのその各量
を以て、すなわち、例えば複数弁の１の打込量を以て行
えば、所要の深さを有し且つ所要の不純物濃度を有する
不純物イオン打込領域を、１回の不純物イオンの打込処
理によって所要の深さを有し且つ所要の不純物濃度を有
する不純物イオン打込領域を形成する従来の方法の場合
に比し、より各部均一な厚さを有し且つより各部均一な
不純物濃度を有するものとして形成することができる。
実施例
次に、第１図を伴なって、本発明による半導体装置の製
法の実施例を述べよう。
法の実施例を述べよう。
第１図は、閃亜鉛型結晶構造を有するＧａＡＳ結晶でな
り、且つ主面２を（１００）面としている半絶縁性半導
体基板１に対する、３ｉイオンでなるｎ型不純物イオン
の打込処理によって、その半導体基板１内に、その主面
２側から予定の深さを有し且つ不純物濃度を有する多数
の不純物イオン打込領域を同時に形成し、次に、その多
数の不純物イオン打込領域が形成されている半導体基板
１を用いて、その多数の不純物イオン打込領域をそれぞ
れ半導体活性層とする多数の電界効果トランジスタを形
成し、よって、それら多数の電界効果トランジスタを有
する半導体集積回路を製造する場合に適用された、本発
明よる半導体装置の製法の一例におけるめ、上述した多
数の不純物イオン打込領域を上述した半導体基板に形成
する場合を示す。
り、且つ主面２を（１００）面としている半絶縁性半導
体基板１に対する、３ｉイオンでなるｎ型不純物イオン
の打込処理によって、その半導体基板１内に、その主面
２側から予定の深さを有し且つ不純物濃度を有する多数
の不純物イオン打込領域を同時に形成し、次に、その多
数の不純物イオン打込領域が形成されている半導体基板
１を用いて、その多数の不純物イオン打込領域をそれぞ
れ半導体活性層とする多数の電界効果トランジスタを形
成し、よって、それら多数の電界効果トランジスタを有
する半導体集積回路を製造する場合に適用された、本発
明よる半導体装置の製法の一例におけるめ、上述した多
数の不純物イオン打込領域を上述した半導体基板に形成
する場合を示す。
本発明による上述した半導体装置の製法の一例は、まず
、上述した半絶縁性半導体基板１に対する上述した不純
物イオンの打込処理を、第１図Ａに示すように、半導体
基板１の主面２の方線Ｏに対してほぼ７度という予定の
角度ψだけ傾斜している方向から、第１回目の不純物イ
オンの打込処理として行うことを、半導体基板１の主面
２上でみて、［０１１］方向に沿う線Ａとほぼ２０度の
角度θをなす線Ｂ１に沿っている予定の向きＣ１から行
う。
、上述した半絶縁性半導体基板１に対する上述した不純
物イオンの打込処理を、第１図Ａに示すように、半導体
基板１の主面２の方線Ｏに対してほぼ７度という予定の
角度ψだけ傾斜している方向から、第１回目の不純物イ
オンの打込処理として行うことを、半導体基板１の主面
２上でみて、［０１１］方向に沿う線Ａとほぼ２０度の
角度θをなす線Ｂ１に沿っている予定の向きＣ１から行
う。
次に、同じ不純物イオンを用いたその打込処理を、第１
図Ｂに示すように、半導体基板１の主面２の方線Ｏに対
して同じ予定の角度ψだけ傾斜している方向から、第２
回目の不純物イオンの打込処理として行うことを、半導
体基板１の主面２上でみて、上述した線へとほぼ（９０
°＋θ）の角度をなす線Ｂ２に沿っている予定の向きＣ
２から行う。
図Ｂに示すように、半導体基板１の主面２の方線Ｏに対
して同じ予定の角度ψだけ傾斜している方向から、第２
回目の不純物イオンの打込処理として行うことを、半導
体基板１の主面２上でみて、上述した線へとほぼ（９０
°＋θ）の角度をなす線Ｂ２に沿っている予定の向きＣ
２から行う。
次に、同じ不純物イオンを用いたその打込処理を、第１
図Ｃに示すように、半導体基板１の主面２の方線Ｏに対
して同じ予定の角度ψだけ傾斜している方向から、第３
回目の不純物イオンの打込処理として行うことを、半導
体基板１の主面２上でみて、上述した線Ａとほぼ（１８
０°＋θ）の角度をなす線Ｂ３に沿っている予定の向き
Ｃ３から行う。
図Ｃに示すように、半導体基板１の主面２の方線Ｏに対
して同じ予定の角度ψだけ傾斜している方向から、第３
回目の不純物イオンの打込処理として行うことを、半導
体基板１の主面２上でみて、上述した線Ａとほぼ（１８
０°＋θ）の角度をなす線Ｂ３に沿っている予定の向き
Ｃ３から行う。
次に、同じ不純物イオンを用いたその打込処理を、第１
図りに示すように、半導体基板１の主面２の方ＩＩＯに
対して同じ予定の角ψだけ傾斜している方向から、第２
回目の不純物イオンの打込処理として行うことを、半導
体基板１の主面２上でみて、上述した線Ａとほぼ（２７
０°＋θ）の角度をなす線Ｂ４に沿っている予定の向き
Ｃ４から行う。
図りに示すように、半導体基板１の主面２の方ＩＩＯに
対して同じ予定の角ψだけ傾斜している方向から、第２
回目の不純物イオンの打込処理として行うことを、半導
体基板１の主面２上でみて、上述した線Ａとほぼ（２７
０°＋θ）の角度をなす線Ｂ４に沿っている予定の向き
Ｃ４から行う。
以上のようにして、半導体基板１内に、その主面２側か
ら、予定の深さを有し且つ予定の不純物濃度を有する多
数の不純物イオン打込領域を同時に形成する。
ら、予定の深さを有し且つ予定の不純物濃度を有する多
数の不純物イオン打込領域を同時に形成する。
次に、上述したようにして多数の不純物イオン打込領域
を形成している半導体基板１を用いて、その半導体基板
１内に、その主面２側から多数の不純物イオン打込領域
をその幅方向にそれぞれ横切って延長している多数の高
いｎ型不純物濃度を有するソース領域及びドレイン領域
を、例えばそれ自体は公知のイオン打込法によって形成
する。
を形成している半導体基板１を用いて、その半導体基板
１内に、その主面２側から多数の不純物イオン打込領域
をその幅方向にそれぞれ横切って延長している多数の高
いｎ型不純物濃度を有するソース領域及びドレイン領域
を、例えばそれ自体は公知のイオン打込法によって形成
する。
次に、例えば７．００℃〜８００℃の温度での熱アニー
ル処理によって、多数の不純物イオン打込領域、及びそ
の多数の不純物イオン打込領域をその幅方向に横切って
いる多数のソース領域及びドレイン領域の不純物を活性
化させ、多数の不純物イオン打込領域を多数の半導体装
置層として得る。
ル処理によって、多数の不純物イオン打込領域、及びそ
の多数の不純物イオン打込領域をその幅方向に横切って
いる多数のソース領域及びドレイン領域の不純物を活性
化させ、多数の不純物イオン打込領域を多数の半導体装
置層として得る。
次に、または、その前に、多数の半導体活性層のそれぞ
れについて、そのソース領域及びドレイン領域間の領域
において、半導体活性層との間でショットキ接合を形成
するように、例えばＷでなるゲート電極を形成する。
れについて、そのソース領域及びドレイン領域間の領域
において、半導体活性層との間でショットキ接合を形成
するように、例えばＷでなるゲート電極を形成する。
次に、上述した熱アニール処理を行って後、多数の半導
体活性層をその幅方向に横切って延長している多数のソ
ース領域及びドレイン領域にそれぞれについて、そのソ
ース領域及びドレイン領域にそれぞれソース電極及びド
レイン電極をオーミックに付す。
体活性層をその幅方向に横切って延長している多数のソ
ース領域及びドレイン領域にそれぞれについて、そのソ
ース領域及びドレイン領域にそれぞれソース電極及びド
レイン電極をオーミックに付す。
以上のようにして、半導体基板１を用いて、多数の電界
効果トランジスタを有する半導体集積回路を形成した。
効果トランジスタを有する半導体集積回路を形成した。
しかるときは、その半導体集積回路を構成している半導
体基板１の上述した線Ａ上に形成されている多数の電界
効果トランジスタが、第２図で線２１に示すように、僅
かな範囲にしか亘って分布していない閾値電圧を有する
ものとして得られた。
体基板１の上述した線Ａ上に形成されている多数の電界
効果トランジスタが、第２図で線２１に示すように、僅
かな範囲にしか亘って分布していない閾値電圧を有する
ものとして得られた。
また、半導体基板１の上述した線へと直交する線上に形
成されている多数の電界効果トランジスタが、第２図で
線２２に示ずように、同様に、僅かな範囲にしか亘って
分布していない閾値電圧を有するものとして得られた。
成されている多数の電界効果トランジスタが、第２図で
線２２に示ずように、同様に、僅かな範囲にしか亘って
分布していない閾値電圧を有するものとして得られた。
因みに、従来の技術の欄で上述した従来の半導体装置の
製法によって、上述した半導体基板１に上述したと同様
の多数の半導体活性層を、第１図へで上述した不純物イ
オンの打込処理をただ１回行って形成し、そして、それ
ら多数の半導体活性層を形成している半導体基板を用い
て、上述したと同様にして、多数の電界効果トランジス
タを有する半導体集積回路を形成した場合、その半導体
基板１の上述した線Ａ上に形成されている多数の電界効
果トランジスタが、第２図で線２３に示すように、広い
範囲に亘って分布している閾値電圧を有して得られた。
製法によって、上述した半導体基板１に上述したと同様
の多数の半導体活性層を、第１図へで上述した不純物イ
オンの打込処理をただ１回行って形成し、そして、それ
ら多数の半導体活性層を形成している半導体基板を用い
て、上述したと同様にして、多数の電界効果トランジス
タを有する半導体集積回路を形成した場合、その半導体
基板１の上述した線Ａ上に形成されている多数の電界効
果トランジスタが、第２図で線２３に示すように、広い
範囲に亘って分布している閾値電圧を有して得られた。
なお、上述においては、本発明を、半絶縁性半導体基板
を用いて、多数の電界効果トランジスタを形成している
半導体集積回路を製造する場合に適用した場合の実施例
を述べたが、他の半導体基板を用いて、種々の半導体集
積回路を製造する場合にも、不純物イオンの打込処理を
、上述した半導体基板の主面の方線に対して傾斜してい
る方向から行うときのその一定の傾斜角度を、上述した
角度から変更させ、また、上述した半導体基板の主面上
でみた複数の子定の向きを、上述した数の上述した予定
の向きから変更させて適用し、上述したと同様の優れた
作用効果を得ることができることは明らかであろう。
を用いて、多数の電界効果トランジスタを形成している
半導体集積回路を製造する場合に適用した場合の実施例
を述べたが、他の半導体基板を用いて、種々の半導体集
積回路を製造する場合にも、不純物イオンの打込処理を
、上述した半導体基板の主面の方線に対して傾斜してい
る方向から行うときのその一定の傾斜角度を、上述した
角度から変更させ、また、上述した半導体基板の主面上
でみた複数の子定の向きを、上述した数の上述した予定
の向きから変更させて適用し、上述したと同様の優れた
作用効果を得ることができることは明らかであろう。
勿論、上述した半導体基板に対する打込処理を、半導体
基板の主面上でみた複数の子定の向きに同時に行うこと
もでき、その他、本発明の精神を脱することなしに、種
々の変型、変更をなし得るであろう。
基板の主面上でみた複数の子定の向きに同時に行うこと
もでき、その他、本発明の精神を脱することなしに、種
々の変型、変更をなし得るであろう。
第１図は、本発明による半導体装置の製法の実施例にお
ける、半導体基板に多数の不純物イオン打込領域を形成
する工程を示す路線的斜視図である。 第２図は、本発明による第１図に示す半導体基板に多数
の不純物イオン打込領域を形成する工程をとって後、そ
の半導体基板を用いて、多数の電界効果トランジスタを
形成したときの、それら多数の電界効果トランジスタの
閾値電圧の分布を、従来の方法によって形成された、同
様の多数の電界効果トランジスタの同様の閾値電圧の分
布と対比して示す図である。
ける、半導体基板に多数の不純物イオン打込領域を形成
する工程を示す路線的斜視図である。 第２図は、本発明による第１図に示す半導体基板に多数
の不純物イオン打込領域を形成する工程をとって後、そ
の半導体基板を用いて、多数の電界効果トランジスタを
形成したときの、それら多数の電界効果トランジスタの
閾値電圧の分布を、従来の方法によって形成された、同
様の多数の電界効果トランジスタの同様の閾値電圧の分
布と対比して示す図である。
Claims (1)
- 【特許請求の範囲】 半導体基板に対する不純物イオンの打込処理によって、
上記半導体基板内に、その主面側から、予定の深さを有
し且つ予定の不純物濃度を有する不純物イオン打込領域
を形成する工程を含む半導体装置の製法において、 上記不純物イオンの打込処理を、不純物イオン打込領域
にチャンネリング効果を生ぜしめないように、上記半導
体基板の主面の方線に対して一定の角度だけ傾斜してい
る方向から行うことを、上記半導体基板の主面上でみて
複数の予定の向きから行うことを特徴とする半導体装置
の製法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5718285A JPS61216320A (ja) | 1985-03-20 | 1985-03-20 | 半導体装置の製法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5718285A JPS61216320A (ja) | 1985-03-20 | 1985-03-20 | 半導体装置の製法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61216320A true JPS61216320A (ja) | 1986-09-26 |
Family
ID=13048363
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5718285A Pending JPS61216320A (ja) | 1985-03-20 | 1985-03-20 | 半導体装置の製法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61216320A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63252426A (ja) * | 1986-06-04 | 1988-10-19 | Toshiba Corp | 半導体装置の製造方法及び製造装置 |
| JPS63274767A (ja) * | 1987-04-30 | 1988-11-11 | Mitsubishi Electric Corp | イオン注入方法 |
| JPH0399429A (ja) * | 1989-09-12 | 1991-04-24 | Fujitsu Ltd | イオン注入法 |
| US5453153A (en) * | 1987-11-13 | 1995-09-26 | Kopin Corporation | Zone-melting recrystallization process |
| US8343859B2 (en) * | 2005-05-04 | 2013-01-01 | Hynix Semiconductor Inc. | Non-uniform ion implantation apparatus and method thereof |
-
1985
- 1985-03-20 JP JP5718285A patent/JPS61216320A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63252426A (ja) * | 1986-06-04 | 1988-10-19 | Toshiba Corp | 半導体装置の製造方法及び製造装置 |
| JPS63274767A (ja) * | 1987-04-30 | 1988-11-11 | Mitsubishi Electric Corp | イオン注入方法 |
| US5453153A (en) * | 1987-11-13 | 1995-09-26 | Kopin Corporation | Zone-melting recrystallization process |
| JPH0399429A (ja) * | 1989-09-12 | 1991-04-24 | Fujitsu Ltd | イオン注入法 |
| US8343859B2 (en) * | 2005-05-04 | 2013-01-01 | Hynix Semiconductor Inc. | Non-uniform ion implantation apparatus and method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59167066A (ja) | 縦形ｍｏｓｆｅｔ | |
| JPH05198543A (ja) | 半導体基板の製造方法および半導体基板 | |
| US4169270A (en) | Insulated-gate field-effect transistor with self-aligned contact hole to source or drain | |
| JPH10154810A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH0348656B2 (ja) | ||
| US5397727A (en) | Method of forming a floating gate programmable read only memory cell transistor | |
| JPS61216320A (ja) | 半導体装置の製法 | |
| JPH03293763A (ja) | マルチゲート型ｍｏｓ トランジスタ構造を具備した半導体素子のセルフアライメントイオン注入方法 | |
| JPH10303140A (ja) | 絶縁ゲート電界効果トランジスタの製造方法 | |
| JPS6395669A (ja) | 半導体集積回路装置の製造方法 | |
| KR910003098B1 (ko) | 반도체 메모리장치 및 그 제조방법 | |
| US4728622A (en) | Charge transfer device having a width changing channel | |
| JP2000133797A (ja) | Ｍｏｓ型半導体装置及びその製造方法 | |
| JPH0379035A (ja) | Ｍｏｓトランジスタ及びその製造方法 | |
| KR0136532B1 (ko) | 박막트랜지스터 제조방법 | |
| JP2000164525A (ja) | 炭化珪素半導体装置及びその製造方法 | |
| JPH0362015B2 (ja) | ||
| KR920009374B1 (ko) | 멀티 게이트형 mos 트랜지스터 구조를 구비한 반도체소자의 셀프얼라인 이온주입방법 | |
| JPH04146627A (ja) | 電界効果型半導体装置およびその製造方法 | |
| JPH02128476A (ja) | 不揮発性メモリセルの製造方法 | |
| JP2500810B2 (ja) | 縦型電界効果トランジスタの製造方法 | |
| JPS61253865A (ja) | 半導体装置の製造方法 | |
| JPS60134473A (ja) | 半導体装置製造方法 | |
| JPH0336306B2 (ja) | ||
| JPS605069B2 (ja) | Ｓｏｓ半導体装置 |