JPH05198543A - 半導体基板の製造方法および半導体基板 - Google Patents
半導体基板の製造方法および半導体基板Info
- Publication number
- JPH05198543A JPH05198543A JP4169921A JP16992192A JPH05198543A JP H05198543 A JPH05198543 A JP H05198543A JP 4169921 A JP4169921 A JP 4169921A JP 16992192 A JP16992192 A JP 16992192A JP H05198543 A JPH05198543 A JP H05198543A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- crystal
- along
- single crystal
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 47
- 239000004065 semiconductor Substances 0.000 title claims abstract description 35
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 239000013078 crystal Substances 0.000 claims abstract description 128
- 238000003776 cleavage reaction Methods 0.000 claims abstract description 52
- 230000007017 scission Effects 0.000 claims abstract description 52
- 238000009792 diffusion process Methods 0.000 claims abstract description 18
- 239000000463 material Substances 0.000 claims abstract description 15
- 238000000034 method Methods 0.000 claims abstract description 15
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 17
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 9
- 229910052710 silicon Inorganic materials 0.000 claims description 9
- 239000010703 silicon Substances 0.000 claims description 9
- 239000000377 silicon dioxide Substances 0.000 claims description 6
- 235000012239 silicon dioxide Nutrition 0.000 claims description 6
- 230000000873 masking effect Effects 0.000 claims description 4
- 239000012535 impurity Substances 0.000 claims description 2
- 238000000151 deposition Methods 0.000 claims 1
- 229910052814 silicon oxide Inorganic materials 0.000 claims 1
- 239000000126 substance Substances 0.000 claims 1
- 230000007547 defect Effects 0.000 abstract description 25
- 238000007254 oxidation reaction Methods 0.000 abstract description 20
- 230000003647 oxidation Effects 0.000 abstract description 18
- 230000007704 transition Effects 0.000 abstract 1
- 235000012431 wafers Nutrition 0.000 description 58
- 229920002120 photoresistant polymer Polymers 0.000 description 22
- 239000002019 doping agent Substances 0.000 description 17
- 150000002500 ions Chemical class 0.000 description 13
- 229910052581 Si3N4 Inorganic materials 0.000 description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 12
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 12
- 229920005591 polysilicon Polymers 0.000 description 9
- 238000007796 conventional method Methods 0.000 description 8
- 230000008569 process Effects 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 239000007943 implant Substances 0.000 description 4
- 230000035515 penetration Effects 0.000 description 4
- 241000293849 Cordylanthus Species 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 238000000227 grinding Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000004377 microelectronic Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 239000002210 silicon-based material Substances 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 238000005382 thermal cycling Methods 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- -1 silicide compound Chemical class 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
- H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/115—Orientation
Abstract
(57)【要約】
【目的】 半導体基板の製造法、および、へき開面に沿
う結晶方向以外の結晶方向にほぼ沿って向けられたデバ
イス、ならびに各方法により製造される基板およびデバ
イスを得ることである。 【構成】 単結晶材料のインゴットを製造し、へき開面
に沿う結晶方向以外の結晶方向を示すために印をつけ
る。インゴットをラップ研磨して、へき開面に沿う結晶
方向以外の結晶方向を示す印を有する半導体基板を製造
する。へき開面に沿う結晶方向以外の結晶方向にフィー
ルド酸化物区域縁部またはゲート電極がほぼ沿うよう
に、単結晶層を有する半導体基板上にデバイスが形成さ
れる。本発明は、転位欠陥、横方拡散、または横方向酸
化を最小にすべき任意のデバイスに使用できる。
う結晶方向以外の結晶方向にほぼ沿って向けられたデバ
イス、ならびに各方法により製造される基板およびデバ
イスを得ることである。 【構成】 単結晶材料のインゴットを製造し、へき開面
に沿う結晶方向以外の結晶方向を示すために印をつけ
る。インゴットをラップ研磨して、へき開面に沿う結晶
方向以外の結晶方向を示す印を有する半導体基板を製造
する。へき開面に沿う結晶方向以外の結晶方向にフィー
ルド酸化物区域縁部またはゲート電極がほぼ沿うよう
に、単結晶層を有する半導体基板上にデバイスが形成さ
れる。本発明は、転位欠陥、横方拡散、または横方向酸
化を最小にすべき任意のデバイスに使用できる。
Description
【０００１】
【産業上の利用分野】本発明は半導体デバイスおよび半
導体基板の分野に関するものであり、とくに、へき開面
に沿う以外の任意の方向へデバイスが向けられるように
単結晶半導体基板上に製造されるデバイスに関するもの
である。
導体基板の分野に関するものであり、とくに、へき開面
に沿う以外の任意の方向へデバイスが向けられるように
単結晶半導体基板上に製造されるデバイスに関するもの
である。
【０００２】
【従来の技術】半導体デバイスは従来は単結晶シリコン
層の上に製造されていた。半導体結晶の製造および向き
は周知であり、コルクレーザー（Ｃｏｌｃｌａｓｅｒ）
著「マイクロエレクトロニクスの処理およびデバイス設
計（Ｍｉｃｒｏｅｌｅｃｔｒｏｎｉｃｓ Ｐｒｏｃｅｓ
ｓｉｎｇ ａｎｄ Ｄｅｖｉｃｅ Ｄｅｓｉｇｎ）」お
よびスゼ（Ｓｚｅ）編「ＶＬＳＩ技術（ＶＬＳＩ Ｔｅ
ｃｈｎｏｌｏｇｙ）」を含めて多くの論文および書籍に
記載されている。シリコン結晶はダイヤモンド格子を形
成する基本的な四面体構造をしている。シリコン・イン
ゴットは種結晶から形成される。形成されたインゴット
は研磨されてウェハにされる。デバイスを形成するため
に後で用いられるウェハの露出面は（１００）結晶面、
（１１０）結晶面または（１１１）結晶に全体として沿
って置かれる。多くの金属酸化膜半導体（ＭＯＳ）デバ
イスが露出されている（１００）結晶面を有するウェハ
から製造される。結晶面の（１００）ファミリイは（１
００）、（０１０）、（００１）、（１＿００）、（０
１＿０）、（００１＿）結晶面より成る。それらは全て
等しい面であって、以後（１００）結晶面と呼ぶことに
する。「１」の右下のバーは負数を示す。各（１００）
結晶面に垂直なのは＜１００＞、＜０１０＞、＜００１
＞、＜１＿００＞、＜０１＿０＞、＜００１＿＞を含む
方向であり、以後＜１００＞結晶方向と呼ぶことにす
る。同様に、結晶面の（１１０）および（１１１）ファ
ミリイがある。それらの結晶面は、ここで＜１１０＞結
晶方向および＜１１１＞結晶方向と呼ぶ対応する結晶方
向を有する。
層の上に製造されていた。半導体結晶の製造および向き
は周知であり、コルクレーザー（Ｃｏｌｃｌａｓｅｒ）
著「マイクロエレクトロニクスの処理およびデバイス設
計（Ｍｉｃｒｏｅｌｅｃｔｒｏｎｉｃｓ Ｐｒｏｃｅｓ
ｓｉｎｇ ａｎｄ Ｄｅｖｉｃｅ Ｄｅｓｉｇｎ）」お
よびスゼ（Ｓｚｅ）編「ＶＬＳＩ技術（ＶＬＳＩ Ｔｅ
ｃｈｎｏｌｏｇｙ）」を含めて多くの論文および書籍に
記載されている。シリコン結晶はダイヤモンド格子を形
成する基本的な四面体構造をしている。シリコン・イン
ゴットは種結晶から形成される。形成されたインゴット
は研磨されてウェハにされる。デバイスを形成するため
に後で用いられるウェハの露出面は（１００）結晶面、
（１１０）結晶面または（１１１）結晶に全体として沿
って置かれる。多くの金属酸化膜半導体（ＭＯＳ）デバ
イスが露出されている（１００）結晶面を有するウェハ
から製造される。結晶面の（１００）ファミリイは（１
００）、（０１０）、（００１）、（１＿００）、（０
１＿０）、（００１＿）結晶面より成る。それらは全て
等しい面であって、以後（１００）結晶面と呼ぶことに
する。「１」の右下のバーは負数を示す。各（１００）
結晶面に垂直なのは＜１００＞、＜０１０＞、＜００１
＞、＜１＿００＞、＜０１＿０＞、＜００１＿＞を含む
方向であり、以後＜１００＞結晶方向と呼ぶことにす
る。同様に、結晶面の（１１０）および（１１１）ファ
ミリイがある。それらの結晶面は、ここで＜１１０＞結
晶方向および＜１１１＞結晶方向と呼ぶ対応する結晶方
向を有する。
【０００３】多くの単結晶シリコンウェハは（１００）
結晶面の露出面を有する。それらのウェハのことを以後
（１００）ウェハと呼ぶことにする。ウェハの形成中
に、ウェハの縁部に沿って少なくとも１つの平らな面が
形成される。ウェハは、スゼの前記論文の３５ページ図
２４に示されているように２つ以上の平らな面を有する
ことができる。２つ以上の平らな面がある場合、最も長
い平らな面は主平らな面と一般に呼ばれる。半導体工業
においては、主平らな面は（１００）ウェハの場合には
概して＜１１０＞結晶方向に沿って置かれる。（１０
０）ウェハのへき開面は（１００）結晶面の＜１１０＞
結晶方向に沿ってある。へき開面の意味については後
で述べる。
結晶面の露出面を有する。それらのウェハのことを以後
（１００）ウェハと呼ぶことにする。ウェハの形成中
に、ウェハの縁部に沿って少なくとも１つの平らな面が
形成される。ウェハは、スゼの前記論文の３５ページ図
２４に示されているように２つ以上の平らな面を有する
ことができる。２つ以上の平らな面がある場合、最も長
い平らな面は主平らな面と一般に呼ばれる。半導体工業
においては、主平らな面は（１００）ウェハの場合には
概して＜１１０＞結晶方向に沿って置かれる。（１０
０）ウェハのへき開面は（１００）結晶面の＜１１０＞
結晶方向に沿ってある。へき開面の意味については後
で述べる。
【０００４】（１００）ウェハには、ウェハ内にデバイ
スを形成するために用いられるいくつかの処理工程を施
す。デバイスの製造中は、ほぼ第１のマスキング層を主
平らな面に整列させる。デバイスは通常は長方形であっ
て、無駄な面積を最少限に抑えるために直線的な回路パ
ターンを有する。したがって、デバイスの境界と、回路
パターンの縁部の大きな部分の境界は＜１１０＞結晶方
向（へき開面）に沿う。完成されたデバイスを含んでい
るウェハには、デバイスをウェハの形から取り出し、デ
バイスを個々のパッケージに入れるような種々のパッケ
ージ工程を施す。このパッケージ工程中の１つの作業は
ウェハを個々のデバイスに切断することである。従来技
術はデバイスの境界をへき開面に沿って置く。というの
は、へき開面に沿う方向以外の方向と比較して、へき開
面に沿う方向ではウェハが容易に割れるからである。こ
れが、従来のデバイスが主としてへき開面に沿って向け
られている理由である。
スを形成するために用いられるいくつかの処理工程を施
す。デバイスの製造中は、ほぼ第１のマスキング層を主
平らな面に整列させる。デバイスは通常は長方形であっ
て、無駄な面積を最少限に抑えるために直線的な回路パ
ターンを有する。したがって、デバイスの境界と、回路
パターンの縁部の大きな部分の境界は＜１１０＞結晶方
向（へき開面）に沿う。完成されたデバイスを含んでい
るウェハには、デバイスをウェハの形から取り出し、デ
バイスを個々のパッケージに入れるような種々のパッケ
ージ工程を施す。このパッケージ工程中の１つの作業は
ウェハを個々のデバイスに切断することである。従来技
術はデバイスの境界をへき開面に沿って置く。というの
は、へき開面に沿う方向以外の方向と比較して、へき開
面に沿う方向ではウェハが容易に割れるからである。こ
れが、従来のデバイスが主としてへき開面に沿って向け
られている理由である。
【０００５】結晶格子は、点欠陥と、転位欠陥（ライン
欠陥とも呼ばれる）と、面欠陥との３種類の結晶欠陥を
有する。フィールド酸化物層の形成は、フィールド酸化
物活性区域の縁部において結晶格子に大きなストレスを
加える。従来のデバイスでは、フィールド酸化物活性区
域の縁部は＜１１０＞結晶方向（へき開面）にほぼ沿
う。その理由は、へき開面に沿う主平らな面に直線的な
回路パターンが整列させられるからである。したがっ
て、従来の方法がフィールド酸化物活性区域の縁部をへ
き開面に沿って向けるから、フィールド酸化物活性区域
の縁部に沿う転位欠陥がフィールド酸化工程中に容易に
生ずる。
欠陥とも呼ばれる）と、面欠陥との３種類の結晶欠陥を
有する。フィールド酸化物層の形成は、フィールド酸化
物活性区域の縁部において結晶格子に大きなストレスを
加える。従来のデバイスでは、フィールド酸化物活性区
域の縁部は＜１１０＞結晶方向（へき開面）にほぼ沿
う。その理由は、へき開面に沿う主平らな面に直線的な
回路パターンが整列させられるからである。したがっ
て、従来の方法がフィールド酸化物活性区域の縁部をへ
き開面に沿って向けるから、フィールド酸化物活性区域
の縁部に沿う転位欠陥がフィールド酸化工程中に容易に
生ずる。
【０００６】金属酸化膜半導体デバイスの製造中に、多
結晶シリコンで典型的に構成されているゲート電極は、
フィールド酸化物活性区域縁部に対してほぼ垂直であ
る。したがって、ゲート電極全体としてへき開面に沿っ
て向けられる。重要なデバイスパラメータはトランジス
タの長さである。トランジスタの長さというのはソース
の先端領域と、ゲート電極の下側のドレインの先端領域
との間の距離である。トランジスタの長さは実効チャネ
ル長さとも呼ばれる。活性区域と交差するゲート電極
は、転位欠陥がトランジスタの長さより長くて、「洩れ
やすい」デバイスを形成するように、十分に狭くされ
る。ソースとゲートが接地され、ドレインが約５Ｖの電
位にある時に、ドレイン電流が、１００ｎＡというよう
な所定の大きさであるとすると、このデバイスは洩れや
すいと考えられる。デバイスが洩れやすいか否かを決定
するために用いられる実際のドレイン電流は回路設計お
よび密度に応じて変化し、かつ回路の仕様に従って変化
する。
結晶シリコンで典型的に構成されているゲート電極は、
フィールド酸化物活性区域縁部に対してほぼ垂直であ
る。したがって、ゲート電極全体としてへき開面に沿っ
て向けられる。重要なデバイスパラメータはトランジス
タの長さである。トランジスタの長さというのはソース
の先端領域と、ゲート電極の下側のドレインの先端領域
との間の距離である。トランジスタの長さは実効チャネ
ル長さとも呼ばれる。活性区域と交差するゲート電極
は、転位欠陥がトランジスタの長さより長くて、「洩れ
やすい」デバイスを形成するように、十分に狭くされ
る。ソースとゲートが接地され、ドレインが約５Ｖの電
位にある時に、ドレイン電流が、１００ｎＡというよう
な所定の大きさであるとすると、このデバイスは洩れや
すいと考えられる。デバイスが洩れやすいか否かを決定
するために用いられる実際のドレイン電流は回路設計お
よび密度に応じて変化し、かつ回路の仕様に従って変化
する。
【０００７】半導体工業における現在のデバイスは、最
小パターン化寸法が約０．８μｍである技術を用いて製
造される。将来の世代のデバイスは約０．６μｍまたは
それ以下のパターン化寸法で現在製造されている。洩れ
やすいデバイスを形成するために必要なへき開面に沿う
転位欠陥の長さは、主としてへき開面に沿って向けられ
る。デバイスを主としてへき開面に沿って向ける従来の
方法は、以下に説明する本発明に従って形成される０．
６μｍデバイスよりも、転位に関連する洩れ障害を持つ
０．６μｍデバイスを形成する可能性が高い。
小パターン化寸法が約０．８μｍである技術を用いて製
造される。将来の世代のデバイスは約０．６μｍまたは
それ以下のパターン化寸法で現在製造されている。洩れ
やすいデバイスを形成するために必要なへき開面に沿う
転位欠陥の長さは、主としてへき開面に沿って向けられ
る。デバイスを主としてへき開面に沿って向ける従来の
方法は、以下に説明する本発明に従って形成される０．
６μｍデバイスよりも、転位に関連する洩れ障害を持つ
０．６μｍデバイスを形成する可能性が高い。
【０００８】従来技術の問題を、へき開面にほぼ沿って
向けられたデバイスと回路パターンを有する（１００）
ウェハについて述べてきた。ゲルマニウム、シリコン、
ガリウムひ素、等の材料のいずれに対しても、露出され
ている基板表面の結晶面の向きとは無関係に、それらの
材料を含んでいる他の種類の単結晶基板に対するへき開
面にほぼ沿って、デバイスが向けられる時には、常に類
似の問題が予測される。（１００）ウェハに対するへき
開面が＜１１０＞方向に沿っても、他の種類の基板に対
するへき開面は同じ結晶方向または異なる結晶方向に沿
うことがある。
向けられたデバイスと回路パターンを有する（１００）
ウェハについて述べてきた。ゲルマニウム、シリコン、
ガリウムひ素、等の材料のいずれに対しても、露出され
ている基板表面の結晶面の向きとは無関係に、それらの
材料を含んでいる他の種類の単結晶基板に対するへき開
面にほぼ沿って、デバイスが向けられる時には、常に類
似の問題が予測される。（１００）ウェハに対するへき
開面が＜１１０＞方向に沿っても、他の種類の基板に対
するへき開面は同じ結晶方向または異なる結晶方向に沿
うことがある。
【０００９】
【発明が解決しようとする課題】したがって、本発明の
目的は、サブミクロン技術を用いて、従来の方法を用い
る同じ寸法の技術により製造されるデバイスよりも洩れ
障害が少ないデバイスを製造することである。本発明の
別の目的は、従来の方法で製造されたデバイスと比較し
てトランジスタが長いデバイスを製造することである。
目的は、サブミクロン技術を用いて、従来の方法を用い
る同じ寸法の技術により製造されるデバイスよりも洩れ
障害が少ないデバイスを製造することである。本発明の
別の目的は、従来の方法で製造されたデバイスと比較し
てトランジスタが長いデバイスを製造することである。
【００１０】
【課題を解決するための手段】本発明は、フィールド酸
化物活性区域の縁部の多く、またはゲート電極の多く
が、へき開面に沿う結晶方向以外の結晶方向に向けられ
たデバイスを製造する。へき開面に沿わない結晶方向に
は転位欠陥が形成される可能性が低いから、本発明に従
って形成されたデバイスでは、洩れ障害が少ない。（１
００）半導体ウェハの＜１００＞結晶方向に沿って転位
欠陥が生じたとすると、洩れやすいデバイスを形成する
＜１１０＞結晶方向と比較して＜１００＞結晶方向にほ
ぼ沿ってデバイスが形成されるならば、転位欠陥を約
１．４倍長くする必要がある。したがって、転位欠陥は
ソース領域とドレイン領域の間に伝導路を形成するおそ
れが少ない。また、（１００）ウェハでは＜１００＞結
晶方向に沿う横方向の拡散速度は＜１１０＞結晶方向の
それより低い。＜１００＞方向に沿う拡散速度が低い
と、先端のドーパントが従来の方法と比較して遠くまで
拡散しないから、より長いトランジスタ長さを有するデ
バイスが製造される。横方向の酸化速度に対しても類似
の結果が予測される。
化物活性区域の縁部の多く、またはゲート電極の多く
が、へき開面に沿う結晶方向以外の結晶方向に向けられ
たデバイスを製造する。へき開面に沿わない結晶方向に
は転位欠陥が形成される可能性が低いから、本発明に従
って形成されたデバイスでは、洩れ障害が少ない。（１
００）半導体ウェハの＜１００＞結晶方向に沿って転位
欠陥が生じたとすると、洩れやすいデバイスを形成する
＜１１０＞結晶方向と比較して＜１００＞結晶方向にほ
ぼ沿ってデバイスが形成されるならば、転位欠陥を約
１．４倍長くする必要がある。したがって、転位欠陥は
ソース領域とドレイン領域の間に伝導路を形成するおそ
れが少ない。また、（１００）ウェハでは＜１００＞結
晶方向に沿う横方向の拡散速度は＜１１０＞結晶方向の
それより低い。＜１００＞方向に沿う拡散速度が低い
と、先端のドーパントが従来の方法と比較して遠くまで
拡散しないから、より長いトランジスタ長さを有するデ
バイスが製造される。横方向の酸化速度に対しても類似
の結果が予測される。
【００１１】単結晶物質のインゴットが形成され、ほぼ
円筒形に形成され、へき開面に沿う結晶方向以外の結晶
方向を示す少なくとも１つの、フラットのような、マー
クを有する。（１００）ウェハの場合、インゴットの長
さが（１００）結晶面に垂直となるように形成される
（１００）結晶面の＜１００＞結晶方向を示すために、
（１００）結晶面インゴットが、好ましくはフラットに
より、マークされる。（１００）結晶面に全体として沿
う露出面を有するウェハを形成するために、（１００）
結晶面インゴットがラップされる。縁部輪郭形成、研削
および研磨を含む別の処理工程により鏡面に類似する表
面を有するウェハが形成される。
円筒形に形成され、へき開面に沿う結晶方向以外の結晶
方向を示す少なくとも１つの、フラットのような、マー
クを有する。（１００）ウェハの場合、インゴットの長
さが（１００）結晶面に垂直となるように形成される
（１００）結晶面の＜１００＞結晶方向を示すために、
（１００）結晶面インゴットが、好ましくはフラットに
より、マークされる。（１００）結晶面に全体として沿
う露出面を有するウェハを形成するために、（１００）
結晶面インゴットがラップされる。縁部輪郭形成、研削
および研磨を含む別の処理工程により鏡面に類似する表
面を有するウェハが形成される。
【００１２】単結晶層を有する半導体基板上にデバイス
が形成される。フィールド酸化物活性区域縁部すなわち
デバイスのゲート電極が、へき開面に沿う結晶方向以外
の結晶方向にほぼ沿って向けられる。（１００）結晶面
に沿う露出面を持つ単結晶シリコン層を有する基板が全
てのデバイス境界と、フィールド酸化物活性化区域縁部
との最大部分、（１００）結晶面の＜１００＞結晶方向
にほぼ沿うゲート電極の最大部分とを有する。
が形成される。フィールド酸化物活性区域縁部すなわち
デバイスのゲート電極が、へき開面に沿う結晶方向以外
の結晶方向にほぼ沿って向けられる。（１００）結晶面
に沿う露出面を持つ単結晶シリコン層を有する基板が全
てのデバイス境界と、フィールド酸化物活性化区域縁部
との最大部分、（１００）結晶面の＜１００＞結晶方向
にほぼ沿うゲート電極の最大部分とを有する。
【００１３】一般に、本発明を用いると、生ずる転位欠
陥は少なく、横方向の拡散速度は低い。本発明を用いる
と横方向の酸化速度が低いことが予測される。へき開面
に沿う結晶方向以外の結晶方向にほぼ沿って向けられる
拡散接合または酸化縁部を形成するために、結晶の向き
とは無関係に、本発明を任意の単結晶物質に対して使用
できる。（１００）ウェハでは、本発明は拡散接合と酸
化縁部を＜１００＞結晶方向に沿って向ける。転位欠
陥、横方向拡散または横方向酸化を最少にすべき時には
本発明は常に用いられる。
陥は少なく、横方向の拡散速度は低い。本発明を用いる
と横方向の酸化速度が低いことが予測される。へき開面
に沿う結晶方向以外の結晶方向にほぼ沿って向けられる
拡散接合または酸化縁部を形成するために、結晶の向き
とは無関係に、本発明を任意の単結晶物質に対して使用
できる。（１００）ウェハでは、本発明は拡散接合と酸
化縁部を＜１００＞結晶方向に沿って向ける。転位欠
陥、横方向拡散または横方向酸化を最少にすべき時には
本発明は常に用いられる。
【００１４】
【実施例】本発明の方法は、へき開面に沿う以外の任意
の結晶方向に主として沿って向けられるマークを有する
単結晶半導体基板を形成し、その基板から製造されたデ
バイスを形成する。本発明により形成されたデバイス
は、転位欠陥によりひき起こされる洩れ問題を起こしに
くく、へき開面に沿う結晶方向に主として沿って向けら
れているデバイスと比較してより長いトランジスタ長を
有する。デバイスは（１００）ウェハ上に形成すること
が好ましく、デバイスは（１００）結晶面の＜１００＞
結晶方向にほぼ沿って向けられる。＜１００＞結晶方向
は、（１００）ウェハの場合には、＜１１０＞結晶方向
からの４５度の方位角（回転角）である。デバイス内の
回路は、従来の方法を用いて形成されたデバイスよりも
接近させることができる。その理由は、へき開面に沿う
結晶方向と比較して、へき開面に沿わない結晶方向に沿
っては、横方向拡散速度と横方向酸化速度が低いからで
ある。
の結晶方向に主として沿って向けられるマークを有する
単結晶半導体基板を形成し、その基板から製造されたデ
バイスを形成する。本発明により形成されたデバイス
は、転位欠陥によりひき起こされる洩れ問題を起こしに
くく、へき開面に沿う結晶方向に主として沿って向けら
れているデバイスと比較してより長いトランジスタ長を
有する。デバイスは（１００）ウェハ上に形成すること
が好ましく、デバイスは（１００）結晶面の＜１００＞
結晶方向にほぼ沿って向けられる。＜１００＞結晶方向
は、（１００）ウェハの場合には、＜１１０＞結晶方向
からの４５度の方位角（回転角）である。デバイス内の
回路は、従来の方法を用いて形成されたデバイスよりも
接近させることができる。その理由は、へき開面に沿う
結晶方向と比較して、へき開面に沿わない結晶方向に沿
っては、横方向拡散速度と横方向酸化速度が低いからで
ある。
【００１５】ここで説明している好適な実施例において
は、チョクラルスキー（Ｃｚｏｃｈｒａｌｓｋｉ）成長
法を用いて単結晶シリコン物質のインゴットが形成され
るから、（１００）結晶面は、図１に示されているよう
に形成されているインゴットの長手方向に全体として垂
直である。Ｐ形不純物を低濃度にドープされて、抵抗率
が約３５オーム−cmである単結晶シリコンインゴットを
形成するために用いられる融溶シリコン内に、ほう素の
ようなドーパントが存在する。インゴットが形成された
後で、縁部の小さい部分が除去され、インゴットは図２
Ａと２Ｂに示すように全体として円筒形に成形される。
インゴットを更に成形して＜１００＞結晶方向に沿う主
平らな面を生ずる。Ｐ形ドーパントを低濃度にドープさ
れたインゴットが形成されるから、半導体装置および材
料国際（ＳＥＭＩ）規格に従って主平らな面から時計回
りに９０度離れて第２の平らな面が置かれる。両方の平
らな面は図３Ａに示すようにインゴットの長さ方向に沿
って延びている。図３Ｂは平らな面を有するインゴット
の端面図である。ここには、平らな面が＜１００＞結晶
方向にほぼ沿って平らな面があることを示すために、端
面図の「方向コンパス」を並記してある。半導体デバイ
スを形成するために用いられる鏡面に似た表面を有する
ウェハを形成するために、ラッピング、縁輪郭形成、研
削、研磨等のような工程を含む処理工程で更にインゴッ
トを処理する。図４は従来の方法で形成され、＜１１０
＞結晶方向に沿う平らな面（へき開面）を有するウェハ
を示す。図５は、本発明のここで説明している実施例に
従って形成された＜１００＞結晶方向に沿う平らな面を
有するウェハを示す。
は、チョクラルスキー（Ｃｚｏｃｈｒａｌｓｋｉ）成長
法を用いて単結晶シリコン物質のインゴットが形成され
るから、（１００）結晶面は、図１に示されているよう
に形成されているインゴットの長手方向に全体として垂
直である。Ｐ形不純物を低濃度にドープされて、抵抗率
が約３５オーム−cmである単結晶シリコンインゴットを
形成するために用いられる融溶シリコン内に、ほう素の
ようなドーパントが存在する。インゴットが形成された
後で、縁部の小さい部分が除去され、インゴットは図２
Ａと２Ｂに示すように全体として円筒形に成形される。
インゴットを更に成形して＜１００＞結晶方向に沿う主
平らな面を生ずる。Ｐ形ドーパントを低濃度にドープさ
れたインゴットが形成されるから、半導体装置および材
料国際（ＳＥＭＩ）規格に従って主平らな面から時計回
りに９０度離れて第２の平らな面が置かれる。両方の平
らな面は図３Ａに示すようにインゴットの長さ方向に沿
って延びている。図３Ｂは平らな面を有するインゴット
の端面図である。ここには、平らな面が＜１００＞結晶
方向にほぼ沿って平らな面があることを示すために、端
面図の「方向コンパス」を並記してある。半導体デバイ
スを形成するために用いられる鏡面に似た表面を有する
ウェハを形成するために、ラッピング、縁輪郭形成、研
削、研磨等のような工程を含む処理工程で更にインゴッ
トを処理する。図４は従来の方法で形成され、＜１１０
＞結晶方向に沿う平らな面（へき開面）を有するウェハ
を示す。図５は、本発明のここで説明している実施例に
従って形成された＜１００＞結晶方向に沿う平らな面を
有するウェハを示す。
【００１６】この実施例においては、前記のようにデバ
イスは（１００）ウェハ上に形成される。このデバイス
は最小寸法が０．６μｍである技術を用いる。厚さが約
１００オングストロームである薄い二酸化シリコン層
（パッド酸化物層６１）と、厚さが約１５００オングス
トロームである窒化シリコン層６２が、図６に示すよう
に、単結晶シリコン層６０を含む半導体基板の上に形成
される。基板上に形成された第１のパターンはフィール
ド酸化物パターンであって、後でデバイス内のどこにフ
ィールド酸化物区域を形成するかを定める。レチクルが
フィールド酸化物パターンと位置合わせマークを有す
る。位置合わせマークにより以後の層を位置合わせマー
クに位置合わせできる。レチクルはデバイスの境界と、
＜１００＞結晶方向に最初に向けられる各デバイス内の
直線的な回路パターンとを有する。厚さが約１μｍであ
るフォトレジスト層が窒化シリコン層の上に被覆され
る。＜１００＞結晶方向に沿って向けられている主平ら
な面に関してレチクルが整列させられる。レチクルを用
いてフォトレジスト層がパターン化され、現像されてフ
ォトレジスト部材７０を形成する（図７）。このフォト
レジスト部材７０を焼成して、以後の処理工程中のフォ
トレジストの腐食を減少する。
イスは（１００）ウェハ上に形成される。このデバイス
は最小寸法が０．６μｍである技術を用いる。厚さが約
１００オングストロームである薄い二酸化シリコン層
（パッド酸化物層６１）と、厚さが約１５００オングス
トロームである窒化シリコン層６２が、図６に示すよう
に、単結晶シリコン層６０を含む半導体基板の上に形成
される。基板上に形成された第１のパターンはフィール
ド酸化物パターンであって、後でデバイス内のどこにフ
ィールド酸化物区域を形成するかを定める。レチクルが
フィールド酸化物パターンと位置合わせマークを有す
る。位置合わせマークにより以後の層を位置合わせマー
クに位置合わせできる。レチクルはデバイスの境界と、
＜１００＞結晶方向に最初に向けられる各デバイス内の
直線的な回路パターンとを有する。厚さが約１μｍであ
るフォトレジスト層が窒化シリコン層の上に被覆され
る。＜１００＞結晶方向に沿って向けられている主平ら
な面に関してレチクルが整列させられる。レチクルを用
いてフォトレジスト層がパターン化され、現像されてフ
ォトレジスト部材７０を形成する（図７）。このフォト
レジスト部材７０を焼成して、以後の処理工程中のフォ
トレジストの腐食を減少する。
【００１７】図８は、パターン化されたフォトレジスト
層がこの実施例に従って形成された後のウェハの上面図
である。ウェハ上に４個のデバイス８５が形成されてい
る。区域８２と、メモリアレイ８３の一部とは、後でフ
ィールド酸化物が成長させられる領域であるから、フォ
トレジスト層により被覆されない。フォトレジスト層は
メモリアレイ８３の他の部分と、Ｓ形パターン８４と、
デバイス８５の外側の区域とを覆う。簡単にするため
に、フォトレジスト層を有するか、有しないかにかかわ
らずメモリアレイ８３は１つの区域として示されてい
る。図７または図８には位置合わせマークは示されてい
ない。パターン化されたフォトレジスト層７０により覆
われていない窒化シリコン層が図９に示す窒化シリコン
部材９０を得るためにエッチングされる。エッチングの
後で、フォトレジスト層は除去される。
層がこの実施例に従って形成された後のウェハの上面図
である。ウェハ上に４個のデバイス８５が形成されてい
る。区域８２と、メモリアレイ８３の一部とは、後でフ
ィールド酸化物が成長させられる領域であるから、フォ
トレジスト層により被覆されない。フォトレジスト層は
メモリアレイ８３の他の部分と、Ｓ形パターン８４と、
デバイス８５の外側の区域とを覆う。簡単にするため
に、フォトレジスト層を有するか、有しないかにかかわ
らずメモリアレイ８３は１つの区域として示されてい
る。図７または図８には位置合わせマークは示されてい
ない。パターン化されたフォトレジスト層７０により覆
われていない窒化シリコン層が図９に示す窒化シリコン
部材９０を得るためにエッチングされる。エッチングの
後で、フォトレジスト層は除去される。
【００１８】図１０に示すように厚さが約４５００オン
グストロームのフィールド酸化物区域１００を形成する
ために、ウェハを約９５０度Ｃのスチームで約２時間ス
チーム酸化する。窒化シリコン部材９０が存在しない場
所にフィールド酸化物区域１００が形成される。窒化シ
リコン部材９０はスチーム酸化中は酸化障壁として作用
する。窒化シリコン部材９０の縁部の近くに、パッド酸
化物層６１より大幅に厚い二酸化シリコン領域が形成さ
れる。それらの区域は鳥のくちばし区域１０２と呼ばれ
る。活性区域１０３が鳥のくちばし区域１０２の間に形
成される。その活性区域１０３の全ての側は鳥のくちば
し区域１０２により囲まれる。窒化シリコン部材９０は
ウェハから除去される。
グストロームのフィールド酸化物区域１００を形成する
ために、ウェハを約９５０度Ｃのスチームで約２時間ス
チーム酸化する。窒化シリコン部材９０が存在しない場
所にフィールド酸化物区域１００が形成される。窒化シ
リコン部材９０はスチーム酸化中は酸化障壁として作用
する。窒化シリコン部材９０の縁部の近くに、パッド酸
化物層６１より大幅に厚い二酸化シリコン領域が形成さ
れる。それらの区域は鳥のくちばし区域１０２と呼ばれ
る。活性区域１０３が鳥のくちばし区域１０２の間に形
成される。その活性区域１０３の全ての側は鳥のくちば
し区域１０２により囲まれる。窒化シリコン部材９０は
ウェハから除去される。
【００１９】基板は図１１に示すように連続する２つの
ドーピング工程を受ける。ドーピング工程の１つは、デ
バイス内の回路の間のフィールド突き抜け電圧を上昇さ
せるためにイオン打ち込みを用いる。フィールド突き抜
け打ち込みはＢ＋１１イオンを用い、１回の打ち込み数
は４Ｅ１２イオン／cm2 で、エネルギーは約１５０Ｋｅ
Ｖである。Ｂ＋１１イオンは、１個の正電荷と、約１１
原子質量単位とをおのおの有するほう素原子である。図
１１に示すように、ほとんどのイオンはパッド酸化物層
６１を通るのに十分なエネルギーを有する。打ち込みエ
ネルギーにより、フィールド酸化物−単結晶シリコン層
インターフェイスに近いフィールド酸化物区域１００内
にＢ＋１１イオンのピークドーズを有するドーピング輪
郭を生ずる。このフィールド酸化後の打ち込みは、フィ
ールド酸化の前にフィールド突き抜け打ち込みを用いる
従来の方法よりも、大きさがおよそ１桁小さい。以後の
工程中のドーパント拡散は、ドーパント拡散速度がドー
パント濃度の関数であるから、本発明では小さい。基板
の別の部分内にｐ井戸区域を形成するためにフィールド
突き抜けドーピングを用いることもできる。フィールド
突き抜け打ち込まれた区域１１１は図１１に示すような
ドーパント輪郭を有する。
ドーピング工程を受ける。ドーピング工程の１つは、デ
バイス内の回路の間のフィールド突き抜け電圧を上昇さ
せるためにイオン打ち込みを用いる。フィールド突き抜
け打ち込みはＢ＋１１イオンを用い、１回の打ち込み数
は４Ｅ１２イオン／cm2 で、エネルギーは約１５０Ｋｅ
Ｖである。Ｂ＋１１イオンは、１個の正電荷と、約１１
原子質量単位とをおのおの有するほう素原子である。図
１１に示すように、ほとんどのイオンはパッド酸化物層
６１を通るのに十分なエネルギーを有する。打ち込みエ
ネルギーにより、フィールド酸化物−単結晶シリコン層
インターフェイスに近いフィールド酸化物区域１００内
にＢ＋１１イオンのピークドーズを有するドーピング輪
郭を生ずる。このフィールド酸化後の打ち込みは、フィ
ールド酸化の前にフィールド突き抜け打ち込みを用いる
従来の方法よりも、大きさがおよそ１桁小さい。以後の
工程中のドーパント拡散は、ドーパント拡散速度がドー
パント濃度の関数であるから、本発明では小さい。基板
の別の部分内にｐ井戸区域を形成するためにフィールド
突き抜けドーピングを用いることもできる。フィールド
突き抜け打ち込まれた区域１１１は図１１に示すような
ドーパント輪郭を有する。
【００２０】他のドーピング工程はデバイス内の回路の
しきい値電圧を調整するためにイオン打ち込みを用い
る。このしきい値調整打ち込みはドーズが約１Ｅ１２イ
オン／cm2 で、エネルギーが約４０ＫｅＶでＢ＋１１イ
オンを用いる。図１１は打ち込まれた区域１１０を示
す。簡単にするために、図１２〜１７はフィールド突き
抜け打ち込まれた区域１１１は示さないが、それでも存
在する。しきい値調整打ち込まれた区域１１０は図１２
〜１６における１組の「＋」と、図１７におけるポリシ
リコン部材１３１の下側の「Ｐ」とにより表される。
しきい値電圧を調整するためにイオン打ち込みを用い
る。このしきい値調整打ち込みはドーズが約１Ｅ１２イ
オン／cm2 で、エネルギーが約４０ＫｅＶでＢ＋１１イ
オンを用いる。図１１は打ち込まれた区域１１０を示
す。簡単にするために、図１２〜１７はフィールド突き
抜け打ち込まれた区域１１１は示さないが、それでも存
在する。しきい値調整打ち込まれた区域１１０は図１２
〜１６における１組の「＋」と、図１７におけるポリシ
リコン部材１３１の下側の「Ｐ」とにより表される。
【００２１】パッド酸化物層６１は除去される。ぎせい
二酸化シリコン層がスチームを用いて成長させられ、後
でＨＦ溶液を用いてその層がエッチングされる。ぎせい
酸化は、フィールド酸化工程に関連させられる「白リボ
ン」効果を阻止する。白リボン効果とぎせい酸化はこの
技術において周知である。
二酸化シリコン層がスチームを用いて成長させられ、後
でＨＦ溶液を用いてその層がエッチングされる。ぎせい
酸化は、フィールド酸化工程に関連させられる「白リボ
ン」効果を阻止する。白リボン効果とぎせい酸化はこの
技術において周知である。
【００２２】厚さが約１５０オングストロームの高品質
ゲート酸化物層１２０が図１２に示すようにして形成さ
れる。このゲート酸化物層１２０の上に高濃度にドープ
された多結晶シリコン（ポリシリコン）層１２１が約２
０００オングストロームの厚さに形成される。このポリ
シリコン層１２１は、約１Ｅ１６イオン／cm2 のドーズ
および約４０ＫｅＶのエネルギーのＰ＋３１イオンを打
ち込まれて、高導電度の層を形成する。ドーピングは図
１２の矢印により全体的に表されている。
ゲート酸化物層１２０が図１２に示すようにして形成さ
れる。このゲート酸化物層１２０の上に高濃度にドープ
された多結晶シリコン（ポリシリコン）層１２１が約２
０００オングストロームの厚さに形成される。このポリ
シリコン層１２１は、約１Ｅ１６イオン／cm2 のドーズ
および約４０ＫｅＶのエネルギーのＰ＋３１イオンを打
ち込まれて、高導電度の層を形成する。ドーピングは図
１２の矢印により全体的に表されている。
【００２３】厚さが約１μｍのフォトレジスト層がポリ
シリコン層の上に被覆される。フォトレジスト層はポリ
シリコン層パターンを有するレチクルでパターン化され
る。ポリシリコンパターンを有するレチクルはゲートレ
チクルと呼ばれることが時にある。というのは、そのレ
チクルはデバイスのためのゲート電極を形成するために
用いられるからである。ゲート電極は典型的にはフィー
ルド酸化物活性区域縁部に垂直であるから、ゲート電極
の側方は＜１００＞結晶方向に全体として沿う。フィー
ルド酸化物パターンレチクルで窒化シリコン層をパター
ン化する時に、以前に形成された位置合わせマークに関
してゲートレチクルが位置合わせされる。位置合わせの
後で、レチクルを用いてフォトレジスト層がパターン化
され、現像されてフォトレジスト部材を形成する。フォ
トレジスト部材を焼成して、以後の処理工程中にフォト
レジスト層が腐食されることを減少する。図１３はフォ
トレジスト部材１３０を示す。このフォトレジスト部材
１３０の外側にあるポリシリコン層の区域がエッチング
されて、長いゲート電極１３１を形成する。フォトレジ
スト部材１３０は除去されて、図１４に全体的に示され
ているようなパターンを与える。図１４は、ウェハのう
ち、フィールド酸化物区域１００と、活性区域１０３
と、ゲート電極１３１とを含む部分だけを示す平面図で
ある。図１４からわかるように、ゲート電極１３１は活
性区域１０３に全体として垂直に延長している。
シリコン層の上に被覆される。フォトレジスト層はポリ
シリコン層パターンを有するレチクルでパターン化され
る。ポリシリコンパターンを有するレチクルはゲートレ
チクルと呼ばれることが時にある。というのは、そのレ
チクルはデバイスのためのゲート電極を形成するために
用いられるからである。ゲート電極は典型的にはフィー
ルド酸化物活性区域縁部に垂直であるから、ゲート電極
の側方は＜１００＞結晶方向に全体として沿う。フィー
ルド酸化物パターンレチクルで窒化シリコン層をパター
ン化する時に、以前に形成された位置合わせマークに関
してゲートレチクルが位置合わせされる。位置合わせの
後で、レチクルを用いてフォトレジスト層がパターン化
され、現像されてフォトレジスト部材を形成する。フォ
トレジスト部材を焼成して、以後の処理工程中にフォト
レジスト層が腐食されることを減少する。図１３はフォ
トレジスト部材１３０を示す。このフォトレジスト部材
１３０の外側にあるポリシリコン層の区域がエッチング
されて、長いゲート電極１３１を形成する。フォトレジ
スト部材１３０は除去されて、図１４に全体的に示され
ているようなパターンを与える。図１４は、ウェハのう
ち、フィールド酸化物区域１００と、活性区域１０３
と、ゲート電極１３１とを含む部分だけを示す平面図で
ある。図１４からわかるように、ゲート電極１３１は活
性区域１０３に全体として垂直に延長している。
【００２４】ゲート電極１３１の両側の領域は、約５０
ＫｅＶのエネルギーのＰ＋３１イオンが約１Ｅ１４イオ
ン／cm2 のドーズで打ち込まれて、図１５に示すよう
に、ゲート電極１３１の両側にソース領域１５０とドレ
イン領域１５１を形成する。厚さが約３０００オングス
トロームの二酸化シリコン層が付着され、エッチングさ
れて、図１６のゲート電極１３１の両側に側壁スペーサ
１６０を形成する。エネルギーが約４０ＫｅＶのＡｓ＋
７５イオンが約３Ｅ１５イオン／cm2 のドーズで基板に
打ち込まれて、ゲート電極１３１の両側の側壁スペーサ
１６０の近くにソース区域１６１とドレイン区域１６２
を形成する。図１７に示すようにソース区域１７０と、
ドレイン区域１７１と、ソース先端区域１７２と、ドレ
イン先端区域１７３とを形成するために、活性区域内の
ドーパントを活性化し、かつ拡散させるように熱サイク
ルが用いられる。各区域の先端部分がゲート電極１３１
の下側にある。ゲート電極１３１の下側の先端区域の間
の距離がトランジスタの長さ１７４と呼ばれる。Ｌeff
とも呼ばれるトランジスタの長さは電気的に測定される
距離である。付加工程が、厚い誘電体層と、相互接続層
と、不働態層とを含めて、完成されたデバイスを製造す
るために用いられる層を形成する。
ＫｅＶのエネルギーのＰ＋３１イオンが約１Ｅ１４イオ
ン／cm2 のドーズで打ち込まれて、図１５に示すよう
に、ゲート電極１３１の両側にソース領域１５０とドレ
イン領域１５１を形成する。厚さが約３０００オングス
トロームの二酸化シリコン層が付着され、エッチングさ
れて、図１６のゲート電極１３１の両側に側壁スペーサ
１６０を形成する。エネルギーが約４０ＫｅＶのＡｓ＋
７５イオンが約３Ｅ１５イオン／cm2 のドーズで基板に
打ち込まれて、ゲート電極１３１の両側の側壁スペーサ
１６０の近くにソース区域１６１とドレイン区域１６２
を形成する。図１７に示すようにソース区域１７０と、
ドレイン区域１７１と、ソース先端区域１７２と、ドレ
イン先端区域１７３とを形成するために、活性区域内の
ドーパントを活性化し、かつ拡散させるように熱サイク
ルが用いられる。各区域の先端部分がゲート電極１３１
の下側にある。ゲート電極１３１の下側の先端区域の間
の距離がトランジスタの長さ１７４と呼ばれる。Ｌeff
とも呼ばれるトランジスタの長さは電気的に測定される
距離である。付加工程が、厚い誘電体層と、相互接続層
と、不働態層とを含めて、完成されたデバイスを製造す
るために用いられる層を形成する。
【００２５】ここで説明している実施例は数多くの詳細
事項を含むが、本発明の要旨または範囲を逸脱しない別
の数多くの実施例が存在することがわかるであろう。別
の実施例においては、フロートゾーン結晶形成法、また
は基板の露出面に対応する結晶面とは独立に単結晶基板
を形成できる他の任意の方法を用いてインゴットが形成
される。ｎ形の（１００）ウェハのためのＳＥＭＩ規格
は、ウェハの両側で、好ましくは、＜１００＞結晶方向
に沿う主平らな面と第２の平らな面により示される。別
の実施例においては、インゴットの形成後で、第１のデ
バイスパターンをウェハの上に置く前の任意の時刻に、
＜１００＞結晶方向に沿って主平らな面を形成できる。
（１００）ウェハの結晶方向を示すために、ウェハの縁
部に沿うノッチその他のマークを使用できる。＜１００
＞結晶方向に沿うマークを有することが好ましいが、本
発明の利点は、へき開面に沿わない任意の結晶方向を示
すためにマークが用いられる時には常に期待される。
（１００）結晶面に沿う＜１００＞結晶方向は、（１０
０）結晶面に沿う＜１００＞結晶方向の間の中間である
から、好ましい。デバイスの製造に用いられる半導体製
造装置により結晶方向を決定できるものとすると、平ら
な面およびその他のマークは絶対となる。未来の製造装
置は結晶格子自体を調べることにより＜１００＞結晶方
向を定めることができる。＜１００＞結晶方向を製造装
置により決定できるものとすると、本発明をマークなし
の基板に使用できる。
事項を含むが、本発明の要旨または範囲を逸脱しない別
の数多くの実施例が存在することがわかるであろう。別
の実施例においては、フロートゾーン結晶形成法、また
は基板の露出面に対応する結晶面とは独立に単結晶基板
を形成できる他の任意の方法を用いてインゴットが形成
される。ｎ形の（１００）ウェハのためのＳＥＭＩ規格
は、ウェハの両側で、好ましくは、＜１００＞結晶方向
に沿う主平らな面と第２の平らな面により示される。別
の実施例においては、インゴットの形成後で、第１のデ
バイスパターンをウェハの上に置く前の任意の時刻に、
＜１００＞結晶方向に沿って主平らな面を形成できる。
（１００）ウェハの結晶方向を示すために、ウェハの縁
部に沿うノッチその他のマークを使用できる。＜１００
＞結晶方向に沿うマークを有することが好ましいが、本
発明の利点は、へき開面に沿わない任意の結晶方向を示
すためにマークが用いられる時には常に期待される。
（１００）結晶面に沿う＜１００＞結晶方向は、（１０
０）結晶面に沿う＜１００＞結晶方向の間の中間である
から、好ましい。デバイスの製造に用いられる半導体製
造装置により結晶方向を決定できるものとすると、平ら
な面およびその他のマークは絶対となる。未来の製造装
置は結晶格子自体を調べることにより＜１００＞結晶方
向を定めることができる。＜１００＞結晶方向を製造装
置により決定できるものとすると、本発明をマークなし
の基板に使用できる。
【００２６】現在は、ウェハは半導体基板の最も一般的
な形である。本発明はウェハを必要とせず、かつウェハ
全体が単結晶シリコン材料で構成されることも要しな
い。本発明は形を問わず任意の単結晶シリコンに使用で
きる。基板の例には、絶縁体上のシリコン型基板および
サファイア上のシリコン型基板が含まれる。シリコンに
加えて、本発明の原理を、ゲルマニウムおよびガリウム
ひ素を含めた他の単結晶材料へも拡張できる。もっと
も、それらの材料は現在はシリコンほど広くは用いられ
ていない。基材の材料および結晶の向きとは無関係に、
へき開面に沿わない結晶方向を示すためにマークが用い
られる。
な形である。本発明はウェハを必要とせず、かつウェハ
全体が単結晶シリコン材料で構成されることも要しな
い。本発明は形を問わず任意の単結晶シリコンに使用で
きる。基板の例には、絶縁体上のシリコン型基板および
サファイア上のシリコン型基板が含まれる。シリコンに
加えて、本発明の原理を、ゲルマニウムおよびガリウム
ひ素を含めた他の単結晶材料へも拡張できる。もっと
も、それらの材料は現在はシリコンほど広くは用いられ
ていない。基材の材料および結晶の向きとは無関係に、
へき開面に沿わない結晶方向を示すためにマークが用い
られる。
【００２７】半導体デバイスの製造に用いられる別の実
施例はほぼ無制限である。この好適な実施例はただ１つ
のそのようなデバイスを説明するものである。パターン
化されたマスキング区域を用いて形成されたフィールド
分離区域を有し、それに続いてフィールド酸化物区域が
形成されるようなデバイスに本発明を使用できる。シリ
コンの局部酸化（ＬＯＣＯＳ）、くぼまされたＬＯＣＯ
Ｓ、トレンチ分離、側壁マスク付き分離（ＳＷＡＭＩ）
等を含めたフィールド分離法に本発明を使用できる。ゲ
ート電極は多結晶シリコン、アモルファスシリコン、シ
リサイド化合物、またはそれらの組み合わせで構成でき
る。全てのフィールド酸化物活性区域の縁部と、ゲート
電極と、デバイスの境界とは＜１００＞結晶方向に全て
沿う必要はない。フィールド酸化物活性区域の縁部また
はゲート電極がへき開面以外の結晶方向に沿う限りは
（基板の材料または結晶の向きとは無関係に）、本発明
の利点のいくつか、または全てを実現できる。（１０
０）ウェハ用のデバイスの設計においては、＜１００＞
結晶方向がへき開面の間のほぼ中間であるから、フィー
ルド酸化物活性区域の縁部の最大部分と、ゲート電極の
最大部分とを有するように設計を最適にすべきである。
回路パターンは全体として直線状で、（１００）ウェハ
上に長方形のデバイスを形成するから、デバイスの境界
も＜１００＞結晶方向にほぼ沿わせねばならない。
施例はほぼ無制限である。この好適な実施例はただ１つ
のそのようなデバイスを説明するものである。パターン
化されたマスキング区域を用いて形成されたフィールド
分離区域を有し、それに続いてフィールド酸化物区域が
形成されるようなデバイスに本発明を使用できる。シリ
コンの局部酸化（ＬＯＣＯＳ）、くぼまされたＬＯＣＯ
Ｓ、トレンチ分離、側壁マスク付き分離（ＳＷＡＭＩ）
等を含めたフィールド分離法に本発明を使用できる。ゲ
ート電極は多結晶シリコン、アモルファスシリコン、シ
リサイド化合物、またはそれらの組み合わせで構成でき
る。全てのフィールド酸化物活性区域の縁部と、ゲート
電極と、デバイスの境界とは＜１００＞結晶方向に全て
沿う必要はない。フィールド酸化物活性区域の縁部また
はゲート電極がへき開面以外の結晶方向に沿う限りは
（基板の材料または結晶の向きとは無関係に）、本発明
の利点のいくつか、または全てを実現できる。（１０
０）ウェハ用のデバイスの設計においては、＜１００＞
結晶方向がへき開面の間のほぼ中間であるから、フィー
ルド酸化物活性区域の縁部の最大部分と、ゲート電極の
最大部分とを有するように設計を最適にすべきである。
回路パターンは全体として直線状で、（１００）ウェハ
上に長方形のデバイスを形成するから、デバイスの境界
も＜１００＞結晶方向にほぼ沿わせねばならない。
【００２８】本発明は従来技術と比較して、転位欠陥に
よる洩れ障害を含めて、利点を有する。転位欠陥は＜１
１０＞結晶方向と比較して＜１００＞結晶方向には生じ
にくい。というのは、＜１００＞結晶方向はへき開面に
沿わないからである。＜１００＞結晶方向のデバイスに
対して＜１１０＞結晶方向に沿う転位欠陥が生ずるもの
とすると、デバイスを洩れやすくするためには転位欠陥
をトランジスタの長さより約１．４倍長くせねばならな
い。主として＜１００＞結晶方向に沿って向けられてい
るデバイスの洩れ障害の機会は少ない。その理由は、転
位欠陥は生じにくく、かつ、転位欠陥が＜１１０＞結晶
方向に沿って生ずるとすると、転位に関連する洩れ障害
を有するデバイスを形成するためには、従来技術と比較
してそれが必ず長いからである。一般に、基材の材料ま
たは結晶の向きとは無関係に、へき開面に沿う結晶方向
に沿って向けられるデバイスと比較して、へき開面以外
の結晶方向に沿って向けられたデバイスの方が、転位欠
陥によるデバイス障害が少ないことが予測される。
よる洩れ障害を含めて、利点を有する。転位欠陥は＜１
１０＞結晶方向と比較して＜１００＞結晶方向には生じ
にくい。というのは、＜１００＞結晶方向はへき開面に
沿わないからである。＜１００＞結晶方向のデバイスに
対して＜１１０＞結晶方向に沿う転位欠陥が生ずるもの
とすると、デバイスを洩れやすくするためには転位欠陥
をトランジスタの長さより約１．４倍長くせねばならな
い。主として＜１００＞結晶方向に沿って向けられてい
るデバイスの洩れ障害の機会は少ない。その理由は、転
位欠陥は生じにくく、かつ、転位欠陥が＜１１０＞結晶
方向に沿って生ずるとすると、転位に関連する洩れ障害
を有するデバイスを形成するためには、従来技術と比較
してそれが必ず長いからである。一般に、基材の材料ま
たは結晶の向きとは無関係に、へき開面に沿う結晶方向
に沿って向けられるデバイスと比較して、へき開面以外
の結晶方向に沿って向けられたデバイスの方が、転位欠
陥によるデバイス障害が少ないことが予測される。
【００２９】予測されなかったことであるが、＜１００
＞結晶方向に沿うドーパントの拡散速度は＜１１０＞結
晶方向に沿うそれよりも低い。本発明者の知っていると
ころでは、ドーパントの横方向拡散速度は、（１００）
ウェハに対する＜１００＞結晶方向と比較して、＜１１
０＞結晶方向に沿うものとは異なる。この減少した横方
向拡散により予測できなかったほど性能の高いデバイス
が得られる。このデバイスのトランジスタ幅Ｚeff はト
ランジスタの長さに対して垂直であって、電気的に測定
される。トランジスタ幅はフィールド突き抜けドーピン
グおよびフィールド酸化物区域の形により典型的に影響
を受ける。拡散速度が低いから、フィールド突き抜けド
ーピングが＜１００＞結晶方向に沿って速く拡散しない
ために、活性区域はより広い。減少したフィールド突き
抜けドーピングのためにトランジスタの幅がより広くさ
れる。また、ゲート電極の下側の先端ドーパントは遠く
までは拡散しないから、トランジスタの長さはより長
い。＜１００＞結晶方向に沿うデバイスの先端部の抵抗
値は、＜１１０＞結晶方向に沿って形成されたデバイス
の先端抵抗値より低い。デバイスのキャリヤ移動度も高
くなる。理論的な突き抜け電圧も高くなる。
＞結晶方向に沿うドーパントの拡散速度は＜１１０＞結
晶方向に沿うそれよりも低い。本発明者の知っていると
ころでは、ドーパントの横方向拡散速度は、（１００）
ウェハに対する＜１００＞結晶方向と比較して、＜１１
０＞結晶方向に沿うものとは異なる。この減少した横方
向拡散により予測できなかったほど性能の高いデバイス
が得られる。このデバイスのトランジスタ幅Ｚeff はト
ランジスタの長さに対して垂直であって、電気的に測定
される。トランジスタ幅はフィールド突き抜けドーピン
グおよびフィールド酸化物区域の形により典型的に影響
を受ける。拡散速度が低いから、フィールド突き抜けド
ーピングが＜１００＞結晶方向に沿って速く拡散しない
ために、活性区域はより広い。減少したフィールド突き
抜けドーピングのためにトランジスタの幅がより広くさ
れる。また、ゲート電極の下側の先端ドーパントは遠く
までは拡散しないから、トランジスタの長さはより長
い。＜１００＞結晶方向に沿うデバイスの先端部の抵抗
値は、＜１１０＞結晶方向に沿って形成されたデバイス
の先端抵抗値より低い。デバイスのキャリヤ移動度も高
くなる。理論的な突き抜け電圧も高くなる。
【００３０】それらの要因は、ドーパントの拡散が、＜
１１０＞結晶方向と比較して、＜１００＞結晶方向では
小さくなるという発見に相関させる傾向がある。したが
って、ドーパントの拡散はドーパントが動く横方向に依
存する。一般に、基板の材料または結晶の向きとは無関
係に、へき開面に沿う結晶方向と比較して、へき開面以
外の結晶方向に沿う方向の横方向拡散速度が低下するこ
とが予測される。
１１０＞結晶方向と比較して、＜１００＞結晶方向では
小さくなるという発見に相関させる傾向がある。したが
って、ドーパントの拡散はドーパントが動く横方向に依
存する。一般に、基板の材料または結晶の向きとは無関
係に、へき開面に沿う結晶方向と比較して、へき開面以
外の結晶方向に沿う方向の横方向拡散速度が低下するこ
とが予測される。
【００３１】（１００）ウェハ上の酸化に対して類似の
横方向効果が予測されるから、＜１００＞結晶方向に沿
う横方向酸化速度は＜１１０＞結晶方向に沿う横方向酸
化速度より低いことが予測される。前記したように、ト
ランジスタの幅はフィールド酸化物区域の形により影響
を受ける。その形は、フィールド酸化物が形成されてい
る間の横方向酸化速度により典型的に影響を受ける。本
発明は従来の方法と比較してトランジスタの幅をより広
くし、活性区域を広くする。一般に、基材材料および結
晶の向きとは無関係に、へき開面に沿う方向と比較し
て、へき開面以外の結晶方向に沿う横方向の酸化速度は
低いと予測される。
横方向効果が予測されるから、＜１００＞結晶方向に沿
う横方向酸化速度は＜１１０＞結晶方向に沿う横方向酸
化速度より低いことが予測される。前記したように、ト
ランジスタの幅はフィールド酸化物区域の形により影響
を受ける。その形は、フィールド酸化物が形成されてい
る間の横方向酸化速度により典型的に影響を受ける。本
発明は従来の方法と比較してトランジスタの幅をより広
くし、活性区域を広くする。一般に、基材材料および結
晶の向きとは無関係に、へき開面に沿う方向と比較し
て、へき開面以外の結晶方向に沿う横方向の酸化速度は
低いと予測される。
【図１】インゴットの長さが（１００）結晶面に対して
全体として垂直であるチョクラルスキー成長単結晶シリ
コンインゴットの側面図である。
全体として垂直であるチョクラルスキー成長単結晶シリ
コンインゴットの側面図である。
【図２Ａ】図１のインゴットが全体として円筒形に加工
された後の側面図である。
された後の側面図である。
【図２Ｂ】図１のインゴットが全体として円筒形に加工
された後の端面図である。
された後の端面図である。
【図３Ａ】図１のインゴットの縁部に本発明の好適な実
施例に従って１組の平らな面が設けられた後のインゴッ
トの側面図である。
施例に従って１組の平らな面が設けられた後のインゴッ
トの側面図である。
【図３Ｂ】図１のインゴットの縁部に本発明の好適な実
施例に従って１組の平らな面が設けられた後のインゴッ
トの端面図および方向コンパスを示す。
施例に従って１組の平らな面が設けられた後のインゴッ
トの端面図および方向コンパスを示す。
【図４】表面が全体として（１００）結晶面に沿い、平
らな面が＜１１０＞結晶方向に沿う、低濃度にＰ形不純
物をドープされている従来のウェハの端面図および方向
コンパスを示す。
らな面が＜１１０＞結晶方向に沿う、低濃度にＰ形不純
物をドープされている従来のウェハの端面図および方向
コンパスを示す。
【図５】表面が全体として（１００）結晶面に沿い、平
らな面が＜１００＞結晶方向に沿う本発明の好適な実施
例の端面図および方向コンパスを示す。
らな面が＜１００＞結晶方向に沿う本発明の好適な実施
例の端面図および方向コンパスを示す。
【図６】単結晶シリコン層と、パッド酸化物層と、窒化
シリコン層とを有する（１００）ウェハの一部の横断面
図である。
シリコン層とを有する（１００）ウェハの一部の横断面
図である。
【図７】フィールド酸化物マスキングパターンが本発明
の好適な実施例に従って＜１００＞結晶方向に沿って整
列された後の図６のウェハである。
の好適な実施例に従って＜１００＞結晶方向に沿って整
列された後の図６のウェハである。
【図８】本発明の好適な実施例に従ってマスキングパタ
ーン化されたフォトレジスト層が整列された時のパター
ン化されたフォトレジスト層と（１００）結晶面の結晶
方向の間の関係を示す図７のウェハの平面図である。
ーン化されたフォトレジスト層が整列された時のパター
ン化されたフォトレジスト層と（１００）結晶面の結晶
方向の間の関係を示す図７のウェハの平面図である。
【図９】窒化シリコン層が選択的にエッチングされた後
の図７のウェハを示す。
の図７のウェハを示す。
【図１０】フィールド酸化物層が成長された後の図９の
ウェハである。
ウェハである。
【図１１】後フィールド酸化ドーピング工程中の図１０
のウェハである。
のウェハである。
【図１２】ゲート酸化物層が成長し、およびドープされ
たポリシリコン層の形成後の図１１のウェハである。
たポリシリコン層の形成後の図１１のウェハである。
【図１３】本発明の好適な実施例に従ってポリシリコン
層がパターン化された後の図１２のウェハである。
層がパターン化された後の図１２のウェハである。
【図１４】本発明の好適な実施例に従って形成されたゲ
ート電極と活性領域を示す図１３に示すウェハの一部の
平面図および方向コンパスを示す。
ート電極と活性領域を示す図１３に示すウェハの一部の
平面図および方向コンパスを示す。
【図１５】先端部ドーピング工程中の図１３のウェハで
ある。
ある。
【図１６】ソースおよびドレインのドーピング工程中の
図１５のウェハである。
図１５のウェハである。
【図１７】ソースドーパントと、ドレインドーパント
と、先端部ドーパントとが活性化され、熱サイクルによ
り拡散された後の図１６のウェハである。
と、先端部ドーパントとが活性化され、熱サイクルによ
り拡散された後の図１６のウェハである。
６０ 単結晶シリコン層 ６１ パッド酸化物層 ７０，１３０ フォトレジスト層 ８３ メモリアレイ ９０ 窒化シリコン部材 １００ フィールド酸化物区域 １０３ 活性区域 １２０ ゲート酸化物層
フロントページの続き (72)発明者 ハイピング・ダン アメリカ合衆国 94539 カリフォルニア 州・フレモント・ローズガーデン コー ト・48913 (72)発明者 ラギュパシィ・ヴィ・ジリッドハー アメリカ合衆国 95131 カリフォルニア 州・サン ホゼ・ヘイズレット ウェイ・ 1270
Claims (10)
- 【請求項１】 単結晶物質のインゴットを製造する工程
と、 へき開面に沿う結晶方向以外の結晶方向を示すために単
結晶物質にマークをつける工程と、 インゴットをラップ研磨して基板を製造する工程と、 を備えることを特徴とする半導体基板の製造方法。 - 【請求項２】 単結晶層を含む半導体基板の上にパター
ン化されたマスキング層を形成する工程と、 フィールド酸化物領域の縁部が、へき開面に沿う結晶方
向以外の結晶方向にほぼ沿って向けられるようにフィー
ルド酸化物領域を形成する工程と、 を備えることを特徴とする、単結晶層を含む半導体基板
上にデバイスを製造する方法。 - 【請求項３】 単結晶層を含む半導体基板の上にシリコ
ンを含む層を付着する工程と、 へき開面に沿う結晶方向以外の結晶方向にほぼ沿う側を
形成するために、付着されている層をパターン化する工
程と、 を備えることを特徴とする単結晶層を含む半導体基板上
にデバイスを製造する装置。 - 【請求項４】 へき開面に沿う結晶方向以外の結晶方向
を示すマークを有する単結晶物質を備えることを特徴と
する半導体基板。 - 【請求項５】 単結晶層と、 へき開面に沿う結晶方向以外の結晶方向にほぼ沿って向
けられた縁部を有するフィールド酸化物領域と、 を備えることを特徴とする半導体基板上に製造されたデ
バイス。 - 【請求項６】 単結晶層と、 シリコンを含み、へき開面に沿う結晶方向以外の結晶方
向にほぼ沿って向けられている側部を有するパターン化
された層と、 を備えることを特徴とする半導体基板上に製造されたデ
バイス。 - 【請求項７】 へき開面に沿う結晶方向以外の結晶方
向にほぼ沿って縁部が向けられるように、半導体基板の
上にパターン化された層を形成する工程と、 パターン化された層を形成した後で基板へ不純物をドー
プする工程と、 を備えることを特徴とする単結晶層を含む半導体基板上
にデバイスを形成する方法。 - 【請求項８】 単結晶層と、 単結晶シリコン層内に含まれ、へき開面に沿う結晶方向
以外の結晶方向にほぼ沿って向けられた拡散接合を有す
るドープされ、かつパターン化された領域と、を備える
ことを特徴とする半導体基板上に製造されるデバイス。 - 【請求項９】 パターン化された層の縁がへき開面に沿
う結晶方向以外の結晶方向に向くように基板上にパター
ン化された層を形成する過程と、 前記パターン化された層の形成後単結晶シリコン層から
酸化シリコン層を熱的に成長させる過程とを有すること
を特徴とする単結晶シリコン層を含む半導体基板にデバ
イスを形成する方法。 - 【請求項１０】 単結晶層と、 へき開面に沿う結晶方向以外の結晶方向にほぼ沿う縁部
を有する、単結晶シリコン層上のパターン化された二酸
化シリコン層と、 を備えることを特徴とする半導体基板上に製造されるデ
バイス。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/749,210 US5171703A (en) | 1991-08-23 | 1991-08-23 | Device and substrate orientation for defect reduction and transistor length and width increase |
| US749210 | 1991-08-23 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05198543A true JPH05198543A (ja) | 1993-08-06 |
Family
ID=25012745
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4169921A Pending JPH05198543A (ja) | 1991-08-23 | 1992-06-05 | 半導体基板の製造方法および半導体基板 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5171703A (ja) |
| JP (1) | JPH05198543A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6469338B2 (en) | 1998-12-09 | 2002-10-22 | Mitsubishi Denki Kabushiki Kaisha | Non-volatile semiconductor memory device and manufacturing method thereof |
| JP2006302940A (ja) * | 2005-04-15 | 2006-11-02 | Seiko Instruments Inc | 半導体装置 |
| JP2008016475A (ja) * | 2006-07-03 | 2008-01-24 | Renesas Technology Corp | 半導体装置 |
| JP4631152B2 (ja) * | 2000-03-16 | 2011-02-16 | 株式会社デンソー | シリコン基板を用いた半導体装置の製造方法 |
| JP2019192678A (ja) * | 2018-04-18 | 2019-10-31 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| WO2020158376A1 (ja) * | 2019-01-29 | 2020-08-06 | 信越半導体株式会社 | シリコンウェーハの製造方法およびシリコンウェーハ |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5712189A (en) * | 1993-04-30 | 1998-01-27 | Texas Instruments Incorporated | Epitaxial overgrowth method |
| US5420451A (en) * | 1993-11-30 | 1995-05-30 | Siliconix Incorporated | Bidirectional blocking lateral MOSFET with improved on-resistance |
| US5698893A (en) * | 1995-01-03 | 1997-12-16 | Motorola, Inc. | Static-random-access memory cell with trench transistor and enhanced stability |
| US5719891A (en) * | 1995-12-18 | 1998-02-17 | Picolight Incorporated | Conductive element with lateral oxidation barrier |
| US5729045A (en) * | 1996-04-02 | 1998-03-17 | Advanced Micro Devices, Inc. | Field effect transistor with higher mobility |
| US6304588B1 (en) * | 1997-02-07 | 2001-10-16 | Xerox Corporation | Method and structure for eliminating polarization instability in laterally-oxidized VCSELs |
| WO2000002249A2 (de) * | 1998-07-02 | 2000-01-13 | Infineon Technologies Ag | Integrierte schaltungsanordnung mit p-n übergängen mit reduzierten defekten |
| US7312485B2 (en) * | 2000-11-29 | 2007-12-25 | Intel Corporation | CMOS fabrication process utilizing special transistor orientation |
| US6831263B2 (en) | 2002-06-04 | 2004-12-14 | Intel Corporation | Very high speed photodetector system using a PIN photodiode array for position sensing |
| CN1286157C (zh) * | 2002-10-10 | 2006-11-22 | 松下电器产业株式会社 | 半导体装置及其制造方法 |
| US6902962B2 (en) * | 2003-04-04 | 2005-06-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Silicon-on-insulator chip with multiple crystal orientations |
| US7148559B2 (en) * | 2003-06-20 | 2006-12-12 | International Business Machines Corporation | Substrate engineering for optimum CMOS device performance |
| US7257141B2 (en) * | 2003-07-23 | 2007-08-14 | Palo Alto Research Center Incorporated | Phase array oxide-confined VCSELs |
| US20050136588A1 (en) * | 2003-12-23 | 2005-06-23 | Chris Speyer | Method of forming isolation regions |
| US7432558B1 (en) * | 2004-06-09 | 2008-10-07 | Advanced Micro Devices, Inc. | Formation of semiconductor devices to achieve <100> channel orientation |
| US20060044690A1 (en) * | 2004-08-31 | 2006-03-02 | Buchan Nicholas I | Method and apparatus for manufacturing silicon sliders with reduced susceptibility to fractures |
| JP2008166351A (ja) * | 2006-12-27 | 2008-07-17 | Nec Electronics Corp | 半導体装置 |
| WO2010070964A1 (ja) * | 2008-12-16 | 2010-06-24 | 株式会社村田製作所 | 回路モジュール及びその管理方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL154867B (nl) * | 1964-02-13 | 1977-10-17 | Hitachi Ltd | Werkwijze voor de vervaardiging van een halfgeleiderinrichting, alsmede volgens deze werkwijze vervaardigde veldeffect-transistor en planaire transistor. |
| JPS4813572B1 (ja) * | 1969-12-01 | 1973-04-27 | ||
| US3659160A (en) * | 1970-02-13 | 1972-04-25 | Texas Instruments Inc | Integrated circuit process utilizing orientation dependent silicon etch |
| US3785886A (en) * | 1971-02-22 | 1974-01-15 | Ibm | Semiconductor device fabrication utilizing <100> oriented substrate material |
| US4662059A (en) * | 1985-09-19 | 1987-05-05 | Rca Corporation | Method of making stabilized silicon-on-insulator field-effect transistors having 100 oriented side and top surfaces |
| JPS6428469A (en) * | 1987-07-24 | 1989-01-31 | Matsushita Refrigeration | Refrigerator |
-
1991
- 1991-08-23 US US07/749,210 patent/US5171703A/en not_active Expired - Lifetime
-
1992
- 1992-06-05 JP JP4169921A patent/JPH05198543A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6469338B2 (en) | 1998-12-09 | 2002-10-22 | Mitsubishi Denki Kabushiki Kaisha | Non-volatile semiconductor memory device and manufacturing method thereof |
| JP4631152B2 (ja) * | 2000-03-16 | 2011-02-16 | 株式会社デンソー | シリコン基板を用いた半導体装置の製造方法 |
| JP2006302940A (ja) * | 2005-04-15 | 2006-11-02 | Seiko Instruments Inc | 半導体装置 |
| JP2008016475A (ja) * | 2006-07-03 | 2008-01-24 | Renesas Technology Corp | 半導体装置 |
| JP2019192678A (ja) * | 2018-04-18 | 2019-10-31 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| WO2020158376A1 (ja) * | 2019-01-29 | 2020-08-06 | 信越半導体株式会社 | シリコンウェーハの製造方法およびシリコンウェーハ |
| JP2020123610A (ja) * | 2019-01-29 | 2020-08-13 | 信越半導体株式会社 | シリコンウェーハの製造方法およびシリコンウェーハ |
Also Published As
| Publication number | Publication date |
|---|---|
| US5171703A (en) | 1992-12-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5171703A (en) | Device and substrate orientation for defect reduction and transistor length and width increase | |
| US4749441A (en) | Semiconductor mushroom structure fabrication | |
| US8415210B2 (en) | Field effect transistor and method for manufacturing the same | |
| US4272880A (en) | MOS/SOS Process | |
| KR100440508B1 (ko) | 집적cmos회로장치및그제조방법 | |
| EP0415537B1 (en) | Method for manufacturing a wiring contact portion of a semiconductor device | |
| EP0083089B1 (en) | Process for forming self-aligned metallization patterns for semiconductor devices | |
| US4729006A (en) | Sidewall spacers for CMOS circuit stress relief/isolation and method for making | |
| US6979631B2 (en) | Methods of forming semiconductor circuitry | |
| EP0005741B1 (en) | A process for providing ion-implanted regions in a semiconductive substrate | |
| JPH0671043B2 (ja) | シリコン結晶体構造の製造方法 | |
| US5895252A (en) | Field oxidation by implanted oxygen (FIMOX) | |
| US4992846A (en) | Polycrystalline silicon active layer for good carrier mobility | |
| US5854509A (en) | Method of fabricating semiconductor device and semiconductor device | |
| IE51323B1 (en) | Method of manufacturing a semiconductor device | |
| JPH0348656B2 (ja) | ||
| US3997378A (en) | Method of manufacturing a semiconductor device utilizing monocrystalline-polycrystalline growth | |
| JP2997377B2 (ja) | 半導体装置及びその製造方法 | |
| JP2617177B2 (ja) | 集積回路のアイソレーシヨン構造およびその形成方法 | |
| US4497665A (en) | Method for manufacturing semiconductor device | |
| US5221630A (en) | Method of manufacturing semiconductor device having a two layered structure gate electrode | |
| JPH0669064B2 (ja) | 半導体装置の素子分離方法 | |
| JPS6247151A (ja) | 相互接続部を基板に形成する方法 | |
| JPS58131748A (ja) | 半導体装置の製造方法 | |
| JPS58200554A (ja) | 半導体装置の製造方法 |