JPS62502438A - エピタキシヤル層のオ−トド−ピング防止方法 - Google Patents
エピタキシヤル層のオ−トド−ピング防止方法Info
- Publication number
- JPS62502438A JPS62502438A JP61501692A JP50169286A JPS62502438A JP S62502438 A JPS62502438 A JP S62502438A JP 61501692 A JP61501692 A JP 61501692A JP 50169286 A JP50169286 A JP 50169286A JP S62502438 A JPS62502438 A JP S62502438A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- doped
- silicon
- diffusion barrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 52
- 239000000758 substrate Substances 0.000 claims description 79
- 239000000463 material Substances 0.000 claims description 47
- 239000002019 doping agent Substances 0.000 claims description 41
- 238000009792 diffusion process Methods 0.000 claims description 35
- 230000004888 barrier function Effects 0.000 claims description 34
- 239000004065 semiconductor Substances 0.000 claims description 28
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 23
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 22
- 229910052710 silicon Inorganic materials 0.000 claims description 22
- 239000010703 silicon Substances 0.000 claims description 22
- 238000004519 manufacturing process Methods 0.000 claims description 14
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 11
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 11
- 235000012239 silicon dioxide Nutrition 0.000 claims description 10
- 239000000377 silicon dioxide Substances 0.000 claims description 10
- 238000000407 epitaxy Methods 0.000 claims description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 6
- 229920005591 polysilicon Polymers 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 5
- 238000001039 wet etching Methods 0.000 claims description 5
- 238000001312 dry etching Methods 0.000 claims description 3
- 238000011017 operating method Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 description 127
- 230000012010 growth Effects 0.000 description 15
- 238000005516 engineering process Methods 0.000 description 12
- 230000002265 prevention Effects 0.000 description 8
- 239000012535 impurity Substances 0.000 description 7
- 239000011241 protective layer Substances 0.000 description 7
- 230000007547 defect Effects 0.000 description 5
- 239000000370 acceptor Substances 0.000 description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 241000287462 Phalacrocorax carbo Species 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910052787 antimony Inorganic materials 0.000 description 2
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 238000012937 correction Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- RZVAJINKPMORJF-UHFFFAOYSA-N Acetaminophen Chemical compound CC(=O)NC1=CC=C(O)C=C1 RZVAJINKPMORJF-UHFFFAOYSA-N 0.000 description 1
- 241000473391 Archosargus rhomboidalis Species 0.000 description 1
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 208000015181 infectious disease Diseases 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000036417 physical growth Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000005389 semiconductor device fabrication Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 238000013519 translation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/2205—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities from the substrate during epitaxy, e.g. autodoping; Preventing or using autodoping
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/02546—Arsenides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02658—Pretreatments
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/007—Autodoping
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/914—Doping
- Y10S438/916—Autodoping control or utilization
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。
Description
【発明の詳細な説明】
エピタキシャル層のオートドーピング
防止方法
技術分野
本発明は、一般的には、半導体製造プロセス中にドープされた基板にエピタキシ
ャル層を与える方法に関し、特に、その様なエピタキシャル層の成長及び半導体
デバイス製作中に使用される以後のプロセスの間のオートドーピングの防止方法
に関する。
背景技術
超大規模集積回路(VLSIC)及び超高速集積回路(VH8IC)技術への継
続的発展は、膜の厚さの減少、オートドーピングの最小化、低エピタキシャル温
度、非常に低い欠陥レベル及び良好な膜の均一性に関して、シリコン・エピタキ
シャル・プロセスに精密な要求をしている。この傾向は、ドープされた基板上の
エピタキシャル層成長の技術改善に、常に圧力を加えている。
例えば、固体技術1981年11月号第101〜第110頁。
G、R,Sr 1nivaaanの1高性能集積回路用シリコン・エピタキシー
″を参照されたい。
この論文に述べられる1つの問題は、エピタキシャル層生成の間のオートドーピ
ングの最小化を含む。オートドーピングは、エピタキシャル層の成長の間望まし
くない、制御不能なドーピングと定義され、ドーパントは、反応炉、エピタキシ
ャル成長源の不純物、処理されるウェハの支持に用いるサセプタ、ドープ基板エ
ツチング・プロセスまたは、ドープされた基板自体。
のような考えられない源から発生される。エピタキシャル成長中のドープされた
基板自体からの外部拡散(out−diffusion )が、オートドーピン
グ現象に対する王な貢献者であるのは決定的である。詳細に言えば、現在の技術
で用いられる比較的低温度状態((1000℃)では、一度エビタキシャル成長
が始まってからウエノ・表面から外部に拡散されるドーパントは殆んどないから
、ドーパント源は、ウェハの裏面である。しかしながら、この状態は、ウェハ裏
面からのガス相拡散をおこす程充分厳しい。
第1図は、エピタキシャル層10の成長の間に、拡散経路16に沿ってドープさ
れた基板14の裏面nから拡散する他のドーパント(ドナー、またはアクセプタ
)により、エピタキシャル層10が如何に汚染されるかを図示したものである。
オートドーピングは、エピタキシャル層の不純物濃度輪郭(profile )
に予想外の変化をおこし、これは、エピタキシャル層の上や中に置かれるデバ
イスの構造や性能に、不利に影響するから望ましくない。エピタキシャル層は、
基板よシ、よシ少なくドープされることが典型的に好ましいことである。
ドープされた基板上のエピタキシャル層及び他の表面層のオートドーピングは、
典型的な半導体デバイス製作の他プロセスをウェハが受ける時には、また必ずお
こる。
オートドーピング問題の先行技術による解決法は、オートドーピングを最小にす
るようにエピタキシー成長プロセスを変化することに集中した。実際、この方法
(approach )は、エピタキシー成長中のオートドーピングの減少に部
分的にのみ成功しているが、後段エピタキシャル層(post−epitaxi
al 1ayer )プロセッシング中におこるオートドーピングは扱わない。
他の実施された解決法は、基板裏側のドーパント拡散防止のためエピタキシー成
長の前に、ドーパント拡散障壁で基板の裏側にふたをすることであった。後者の
技術では、ドーパント拡散障壁はウェハの裏面にのみデポジット、または、成長
され、可能であれば基板ウェハの両面に形成され、それから前面だけ除去された
。この論議では、基板の表面側は、常にエピタキシャル層を受け入れる側でおる
とする。
月号、第1561〜1565頁の1急峻なインタフェース不純物輪郭(prof
ile )を持つシリコン・エピタキシャル層1において、D、C,Gupta
*その他は、シリコン酸化物、シリコン窒化物、その他のような、絶縁性の工
ッチ抵抗膜を用い堆積(deposit )前に基板裏面を密閉することは、エ
ピタキシャル層/基板インタフェースにおける不純物オートドーピング量をかな
シ減少すると述べている。この研究では基板は砒素でドープされた。裏面側を密
閉するのに用いた材料の詳細1j発表されていない。
電子化学学会ジャーナル、 vol、 112. All、 1965年。
11 月、 第1100〜ll06頁の1エピタキシヤル・シリコン層における
不純物再分布プロセス″において、B、A。
Joyee 、その他は、基板裏面の熱成長酸化膜は、砒素。
リン、アンチモン、にたいし外部拡散障壁としてかなシ有効であるが、基板が完
全に酸化されても、ある程度の外部拡散転送はおこなわれると述べている。さら
に外部拡散障壁としての熱酸化物膜の有効度は、第5族ドナーである。リン、砒
素、アンチモンに対比して、第3族アクセプタであるガリウム・ドーパントの場
合は非常に低い。そこで、シリコン酸化膜はドナーに対するドーパント拡散障壁
として利用出来るが、あるドナーに対しては有効度がかわシ、いづれのアクセプ
タに対しても有効性は完全ではない。
ちなみに上述のGuptaその他、によシ提案されたシリコン窒化物のよりな他
の障壁は、ウェハの上面からきれいにエッチすることができないから問題がある
。
換言すれば、エピタキシャル層成長の前に、シリコン窒化物をウェハの表面から
除去するために要するブ2ズマ・エツチングのような乾式エツチング技術は、基
板表面の汚染と機械的損傷をおこす。基板の表面のそのような物理的欠陥は、次
のエピタキシャル層の結晶格子欠陥に伝搬し、品質の悪い製品となるのはよく知
られている。
基板またはウェハの裏面に、他の層がデポジットされるのも既知であるが、これ
らの層は普通、逆バイアス電極端子として使用されるだけである。Christ
ian+その他、にたいする米国特許第4,485.553号および第4.46
8,857号は、集積回路デバイ・ス製作用2ウェハ法(two−wafer
method )を説明している。 これには、シリコン窒化物層で覆われたシ
リコン酸化物層の使用を含む多重層保護が開示されているが、保護層は、すでに
形成された半導体デバイスを保持するウェハの上面に接着された。独立した支持
ウェハの上に置かれる。
そこでオートドーピング問題は、この技術では回避不可能である。
発明の簡単な要約
したがって、本発明の目的は、基板の裏面からのドーパント拡散にもとづく、エ
ピタキシャル層の最小オートドーピングを消去することである。
本発明の他の目的は、エピタキシャル層が成長される基板の表面を、汚染しない
か又は物理的に損傷しないであろうオートドーピング防止法を提供することであ
る。
本発明のさらに他の目的は、この方法が加えられた後の半導体製造中に、すべて
のその後の層を保護するであろうオートドーピング防止法を提供することである
。
本発明のさらに他の目的は、広い範囲の基板に適用され、利用可能の技術で実施
できるオートドーピング防止法を提供することである。
本発明の以上の目的及び他の目的を実行する際に、ドープされた基板の全露出面
に、きれいにエッチされ得る材料の第1層を形成することによシ、オートドーピ
ングからエピタキシャル及び以後の層を保護するであろう半導体デバイスの製造
方法が提供される。次に、ドーパント拡散障壁材料が第2層が第1層の全露出面
に形成される。最後に、エピタキシャル層の成長が望まれる区域がエッチによシ
除去される。
図面の簡単な説明
第1図は、ドープされた基板上のエピタキシャル層の断面を図示し、エピタキシ
ャル層のオートドーピングが如何におこるかを説明する図を示す。
第2図は、きれいにエッチされ得る材料層で完全に覆われたドープされた基板の
断面を図示する。
第3図は、本発明にもとづく2保護層で完全に覆われたドープされた基板の断面
を図示する。
第4図は、上部保護層の片側だけがエッチで除去された本発明のドープされた基
板の断面を図示する。
第5図は、基板の表面側がエピタキシャル成長のためきれいに露出され、他方、
裏面側が本発明による2保護層を保持しているドーグされた基板の断面を図示す
る。
第6図は、オートドーピングから保護され、その表側面上にエピタキシャル層を
成長させたドープされた基板の断面を図示する。
第7図は、エピタキシャル層成長の後にオートドーピング防止層が適用された本
発明の他の実施例の断面を図示する。
発明の詳細な明
本発明の実施例は、第2図乃至第7図を参照することによシ説明される。第2図
に図示するのは、表面側22を持つドープされた基板またはウェハ加であシ、こ
の面上には、結局、ドープされた基板加と同じ導電率型か異なる導電率型のエピ
タキシャル層が成長されるであろう。ドープされた基板加はまた裏側面列を持ち
、本発明が用いられないとしたら、こ\よシドーバント不純分が拡散されるだろ
う。基板及びこの上の種々の層の厚さは、明確にするためウェハ直径に対し非常
に誇張されている点で、図面は縮尺と一致しないのけ理解されるだろう。
第2図のドープされた基板頷を完全にとシ囲み、内部に閉じこめるのは、きれい
にエッチ可能な材料の第1層%である。”きれいにエッチ可能な材料″とは、エ
ッチで取シ除かれる時にドープされた基板加の表側面nを平滑にし、傷をつける
ことなく、エピタキシャル成長への準備が出来ている物質を意味する。2酸化シ
リコン(Sing )は、このきれいにエッチ可能な材料として望ましい物質で
ある。第1層%がきれいにエッチ可能であるのみならず、ドーパント拡散にだい
する障壁でもある材料であるのは、非常に望ましい。その様な材料が利用可能で
あれば、本発明の目的は1保護層で完成されるだろう。しかしながら、除去の後
に基板の表側面22を十分平滑にし、また、満足すべきドーパン)[壁の拡散特
性を所有する物質は知られていない。2酸化シリコンはきれいにエッチ可能な物
質であるが、前に述べたように完全なドーパント障壁ではなく、アクセプタに対
し特にそうである。そこで他の層が必要となる。また第1層の表側路及び裏側I
は、基板加の表側n及び裏側列に対応することに注意されたいO
第3図に図示するのは、ドープされた基板加は完全にきれいにエッチ可能な材料
の第1層で囲み覆われ、次にこの層は、ドーパント拡散障壁材料の第2層で完全
に囲まれることである。第1層部は、ドープされた基板20の表側22及び裏側
列の両面を覆い、第2層32はまた、第1層%の表側路及び裏側部の両面を覆う
ことに注意されたい。注意したごとく、第2層%は、ドーパント拡散障壁材料で
なければならない。第2層32は、エピタキシャル層の成長の間のような高温処
理の間、ドーパント不純物(ドナー及びアクセプタ)がそれを通して拡散するの
を防止するような材料でなければならないことを意味する。さらに第2層32は
、第1層%のエッチ特性とは顕著に異なる特性を示さなければならない。云い方
を変えれば、第2層32材料に有効なエッチ手順は、第1層部の材料を実質的に
エッチしてはならない。同様に第1層が材料に対し有効なエッチ手順は、第2層
32の材料に対し実質的に有効であってはならない。ドーパント拡散障壁材料と
して適当で、しかも2酸化シリコンと異なるエッチ特性を持つ材料は、窒化シリ
コン(Si3N2 )及びポリシリコンを含むが、これらに限られない。
第2層32は、第1層表側路及びドープされた基板表側22に対応する表側あを
持ち、同様に、第1層長側(9)及びドープされた基板裏側別に対応する裏側あ
を持つのは、さらに注意すべきである。
第4図に図示するのは本発明の方法の次の段階(step)の結果で、即ち、第
1層がをかなシの程度消耗しない第2層部の表側Mの選択エッチである。例えば
第2層%は、ドーパント拡散障壁材料である第2層部と、きれいにエッチ可能な
材料の第1層かの間のエッチ速度比を調整することによシ、第1層%を消耗せず
に、選択的に乾式エッチ、例えば、プラズマ・エッチが可能である。注意したよ
りに、このようなエッチが選択的に可能なようにドーパント拡散障壁は選定され
なければならない。前に注意したように、有効かつ完全なドーパント障壁及び、
きれいにエッチ可能な特性の両方を提供する材料は知られていないので、第2層
32はプラズマ゛エツチングのような方法で必然的にエッチされなければならな
いが、この方法は下の層、即ち、第1層部を汚染し、損傷しがちである。しかし
エピタキシャル層あけ、第1層表側部には成長されないので、第2層表側あのプ
ラズマ・エッチ除去により何等の損傷もおこらない。
第5図に図示されるのは、エピタキシャル層あの成長のため、ドープされた基板
加の表側22がすでに露出された基板の断面である。再び必要なのは、きれいに
エッチ可能な第1層あの表側路のエッチは、ドープされた基板加の露出された表
側22を、機械的に損傷したシ、汚染すべきでない。他に必要なのは、このエツ
チング・プロセスは、第1層あの材料を選択的に差別的にエッチし、第2層%の
材料を、特に第2層部の裏側部を認められるほどエッチせず、ドーパント拡散障
壁をその場に維持しなければならない。
湿式エツチング技術は、以上に述べた望ましい結果を与えるため設計されること
が可能である。例えば、きれいにエッチ可能な材料の第1層が2酸化シリコン(
Stow )で、ドーパント拡散障壁材料の第2層がシリコン窒化物(5iaN
4)であるとすれば、フッ化水素(HF)は、第2層32(この段階では裏側部
でおる)の残部を殆んど、または、全熱エッチせずに、第1層%の表側あを除去
するであろう。フッ化水素酸エッチは、エピタキシーを受ける露出基板表側表面
nを機械的に損傷も、汚染もしないだろう。ドープされた基板20の裏側Uは、
第1層あの裏側(9)及び第2層%の裏側あを保有するのに注意されたい。
第6図に図示するのは、第5図のように裏側を保護され、その表側nにエピタキ
シャル層間を持ったドーグされた基板20の断面である。エピタキシャル層間は
、以上に述べたように準備されたドープされた基板加の表側nの上に、ドープさ
れた基板加の裏側Uからのオートドーピングもなく成長可能であるのに注意され
たい。第2層%の残余の裏側あのような、基板加の裏側Uの位置に残存される一
つ以上の拡散障壁によジオ−トド−ピングは妨げられる。これら保護ドーパント
の拡散障壁は、ウェハまたは、基板20の裏側列にとどまシ、集積回路製作の残
シ工程を通じ、オートドーピング保護を提供するでおろう。さらに、基板加の表
側22は、品質を劣化しエピタキシャル層あの欠陥を伝播する可能性がある機械
的損傷や感染を受けなかったことに注意されたい。
本発明の特定の1つの実施例では、ドープされた基板20は、シリコンであり、
普通の方法で成長されたエピタキシャル層間は、ドープされたシリコンまたは、
ドープされないシリコンである。第1層2石は湿式技術できれいにエッチ可能な
2酸化シ1片・ンであシ、他方、第2層32はプラズマ技術でエッチ可能なシリ
コン窒化物または、ポリシリコンである。本発明の方法は、特に、ガリウム°砒
素(GaA+q )基本半導体に適当でちろうと予期される。本発明のオートド
ーピング防止方法は、一般製造手順に調和する普通の半導体デバイス・プロセス
技術を使い実施され得ることが、また注意さるべきである。換言すれば、慣習上
の特別なオートドーピング防止段階(5tep )を実行するため製造上の流れ
(フロー)は、中断される必要はない。本発明のオートドーピング防止手順は、
他の技術を用いる段階(step)の複雑さに比較し非常に少ない段階(5te
p )で第1層が及び第2層諺の厚さは設計者により、全ての半導体製造段階に
耐え、ダイがウェハがら切断されるまで層が有効な形で存在するように、都合よ
く調整されるべきである。この方法で層が及び諺は、可能なかぎり長く、ドーピ
ング防止を提供する。
第7図に図示するのは、非保護屑物のオートドーピングが問題とは考えられない
場合の本発明の他の実施例である。この実施例では第1層が及び第2層諺は、非
保護層40がドープされた基板茄の表側nに成長された後に形成(成長またはデ
嘉ポジット)される。蕗7図に図示するある段階では第2層32の表側あけすで
に除去される。ついで第1層あの表側路は除去され、集積回路製造は非保護層旬
の露出表側面で続けられるであろう。このような実施例では、層旬はオートドー
ピングから保護されないエピタキシャル層でよいが、次の層は保護されるであろ
う。
補正書の翻訳文提出書(特許法第184条7の第1項)昭和61年12月1日
1、特許出願の表示
国際出願番号 PCT/US 86100440λ発明の名称
エピタキシャル層のオートドーピング防止方法3、特許出願人
住 所 アメリカ合衆国イリノイ州60196.シャンバーブ。
イー・アルゴンフィン・ロード、1303番名 称 モトローラ・インコーホレ
ーテッド代表者 ラウナー、ピン七ント ジエイ国 籍 アメリカ合衆国
請求の範囲
1.(削除)
2、(削除)
3、(削除)
4、(削除)
5、(補正) ドープされた基板から拡散されるドーパントにより汚染されない
エピタキシャル層及びその後の層を持つ半導体デバイスの製造法において、ドー
プされた半導体基板の表側及び裏側の全表面にきれいにエッチ可能な材料の第1
層を形成するステップ。
第1層の表側及び裏側の表面にドーパント拡散障壁の第2層を形成するステップ
。
第1層をそこから除去せずに表側の表面から第2層を選択的にエツチングするス
テップ。
追加の第2層ドーパント拡散障壁材料を除去せずにドープされた基板の表側から
第1層を選択的に湿式エツチングするステップ。
ドープされた半導体基板の表側にエピタキシャル半導体層を成長させるステップ
。
残シのデバイス層が形成される時、ドープされた半導体基板の裏側表面に第2層
ドーパント拡散障壁及びきれいにエッチ可能な材料の第1層を保持するステップ
、を具えるデバイス形成用基板を準備することを特徴とするエピタキシャル層の
オートドーピング防止方法0
6、 きれいにエッチ可能な材料は2酸化シリコンである前記請求の範囲第5項
記載の方法。
7、 ドーパント拡散障壁材料はシリコン窒化物及びポリシリコンよシなる群か
ら選択される前記請求の範囲第5項記載の方法。
8、前記請求の範囲第5項の方法で作られる半導体デバイス。
9、(補正) ドープされたシリコン基板よシ拡散されるドーパントによシ汚染
されないエピタキシャル層及びその後の層を持つ半導体デバイスの製造法におい
て、ドープされたシリコン半導体基板の表側及び裏側の表面を覆い2酸化シリコ
ンの第1層を形成するステップ。
第1層の表側及び裏側の表面を覆いシリコン窒化物からなるドーパント拡散障壁
材料の第2層を形成するステップ。
第1層をそこから除去せず裏側の表面から第2層を選択的にドライエツチングす
るステップ。
追加の第2層ドーパント拡散障壁を除去せずにドープされたシリコン基板の表側
から第1層を選択的に湿式エツチングするステップ。
ドープされたシリコン基板の表側の上にシリコン・エピタキシャル層を成長させ
るステップ。
その後の残シの層の形成のあいだドープされた半導体基板の裏側の上にドーパン
ト拡散障壁材料の第2層及び2酸化シリコンの第1層を保持するステップ、を具
えるデバイス用基板を準備することを特徴とするエピタキシャル層のオートドー
ピング防止方法。
10、前記請求の範囲第9項記載の方法によ)作られる半導体デバイス。
国際調査報告
1′!6゛−!1−al Apol□+++1oll N6. pc’r/l+
s 36/co1111゜+nml1auenal^po+:ehaonトc0
.PCT/US8610O’140
Claims (10)
- 1.半導体デバイスの製造法において、表側及び裏側を有するドープされた基板 の全露出表面にわたりきれいにエツチ可能な材料の第1層を形成するステツプ, きれいにエツチ可能な材料の前記第1層の全露出表面にドーパント拡散障壁材料 の第2層を形成するステツブ, ドープされた基板の表側から両層を除去するステツブ,を具えるデバイス形成用 基板を準備することを特徴とするエピタキシヤル層のオートドーピング防止法。
- 2.きれいにエツチ可能な材料が2酸化シリコンである前記請求の範囲第1項記 載の方法。
- 3.ドーパント拡散障壁は、シリコン窒化物及びポリシリコンの群より選択され る前記請求の範囲第1項記載の方法。
- 4.請求の範囲第1項記載の方法で製造される半導体デバイス。
- 5.ドープされた基板から拡散されたドーパントにより汚染され互いエピタキシ ヤル層を有する半導体デバイスの製造方法において、 ドープされた半導体基板の表側及び裏側表面にわたりきれいにエツチ可能な材料 の第1層を形成するステツブ, 第1層の表側及び裏側表面にわたりドーパント拡散障壁材料の第2層を形成する ステツプ,そこの第1層を除去することなく表側表面から第2層を選択的にエツ チングするステツプ,追加の第2層ドーパント拡散障壁を除去することなくドー プされた基板の表側から第1層を選択的に湿式エツチングするステツプ′ ドープされた半導体基板の表側にエピタキシヤル半導体層を成長するステツプ, を具えるデバイス形成用基板を準備することを特徴とするエピタキシヤル層のオ ートドーピング防止方法。
- 6.きれいにエツチ可能な材料が2酸化シリコンてある前記請求の範囲第5項記 載の方法。
- 7.ドーパント拡散障壁材料は、シリコン窒化物及びポリシリコンよりなる群か ら選択される前記請求の範囲第5項記載の方法。
- 8.前記請求の範囲第5項記載の方法で作られる半導体デバイス。
- 9.ドープされたシリコン基板から拡散されたドーパントにより汚染されないエ ピタキシヤルシリコン層を持つ半導体デバイスを製造する方法において、ドープ されたシリコン半導体基板の表側及び裏側の表面を覆う2酸化シリコンの第1層 を形成するステツブ, 第1層の表側及び裏側の表面を覆いシリコン窒化物及びポリシリコンの群より選 択されたドーパント拡散障壁材料の第2層を形成するステツプ,そこの第1層を 除去せずに表側の表面より第2層を選択的にドライエツチングするステツプ,追 加の第2層ドーパント拡散障壁材料を除去せずにドープされたシリコン基板の表 側から第1層を選択的に湿式エツチングするステツプ, ドープされたシリコン基板の表側にシリコン・エピタキシヤル層を成長するステ ツプ,を具えるデバイス形成用基板を準備することを特徴とするエピタキシヤル 層のオートドーピング防止方法。
- 10.前記請求の範囲第9項記載の方法により作られる半導体デバイス。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US06/718,758 US4662956A (en) | 1985-04-01 | 1985-04-01 | Method for prevention of autodoping of epitaxial layers |
US718758 | 1985-04-01 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62502438A true JPS62502438A (ja) | 1987-09-17 |
Family
ID=24887406
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61501692A Pending JPS62502438A (ja) | 1985-04-01 | 1986-03-03 | エピタキシヤル層のオ−トド−ピング防止方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US4662956A (ja) |
EP (1) | EP0216852A4 (ja) |
JP (1) | JPS62502438A (ja) |
KR (1) | KR880700449A (ja) |
WO (1) | WO1986005922A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2005048331A1 (ja) * | 2003-11-14 | 2005-05-26 | Shin-Etsu Handotai Co., Ltd. | シリコンエピタキシャルウェーハの製造方法 |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2645478B2 (ja) * | 1988-10-07 | 1997-08-25 | 富士通株式会社 | 半導体装置の製造方法 |
DK170189B1 (da) * | 1990-05-30 | 1995-06-06 | Yakov Safir | Fremgangsmåde til fremstilling af halvlederkomponenter, samt solcelle fremstillet deraf |
US5296385A (en) * | 1991-12-31 | 1994-03-22 | Texas Instruments Incorporated | Conditioning of semiconductor wafers for uniform and repeatable rapid thermal processing |
US5399239A (en) * | 1992-12-18 | 1995-03-21 | Ceridian Corporation | Method of fabricating conductive structures on substrates |
US6334929B1 (en) * | 1994-07-29 | 2002-01-01 | Motorola, Inc. | Plasma processing method |
EP0798765A3 (en) * | 1996-03-28 | 1998-08-05 | Shin-Etsu Handotai Company Limited | Method of manufacturing a semiconductor wafer comprising a dopant evaporation preventive film on one main surface and an epitaxial layer on the other main surface |
JPH1074770A (ja) * | 1996-08-01 | 1998-03-17 | Siemens Ag | ドープされたシリコン基板 |
JP3454033B2 (ja) * | 1996-08-19 | 2003-10-06 | 信越半導体株式会社 | シリコンウェーハおよびその製造方法 |
JP3491463B2 (ja) * | 1996-08-19 | 2004-01-26 | 信越半導体株式会社 | シリコン鏡面ウェーハの製造方法およびシリコンウェーハの加工装置 |
DE19848298B4 (de) * | 1998-10-12 | 2008-08-07 | IHP GmbH - Innovations for High Performance Microelectronics/Institut für innovative Mikroelektronik | Hochtemperaturstabile Halbleitersubstratscheibe großen Durchmessers und Verfahren zu ihrer Herstellung |
JP3479010B2 (ja) * | 1999-11-04 | 2003-12-15 | Necエレクトロニクス株式会社 | 不揮発性半導体記憶装置の製造方法 |
US6635556B1 (en) | 2001-05-17 | 2003-10-21 | Matrix Semiconductor, Inc. | Method of preventing autodoping |
KR20040048019A (ko) * | 2002-12-02 | 2004-06-07 | 주성엔지니어링(주) | 실리콘 에피텍셜층 형성방법 |
DE102008011757B4 (de) * | 2008-02-28 | 2014-11-20 | Austriamicrosystems Ag | Verfahren zur Aufrechterhaltung niedrigster Dotierlevel in der Halbleiterfertigung |
US9230810B2 (en) | 2009-09-03 | 2016-01-05 | Vishay-Siliconix | System and method for substrate wafer back side and edge cross section seals |
US8809202B2 (en) * | 2012-02-14 | 2014-08-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods of manufacturing semiconductor devices including use of a protective material |
JP6241831B2 (ja) * | 2016-03-14 | 2017-12-06 | パナソニックIpマネジメント株式会社 | Iii族窒化物結晶の製造方法、およびramo4含有基板 |
CN106384710A (zh) * | 2016-09-30 | 2017-02-08 | 上海华虹宏力半导体制造有限公司 | 防止衬底杂质外扩散的方法 |
CN106252225A (zh) * | 2016-09-30 | 2016-12-21 | 上海华虹宏力半导体制造有限公司 | 防止衬底杂质外扩散的方法 |
CN107611011A (zh) * | 2017-08-31 | 2018-01-19 | 北京燕东微电子有限公司 | 一种抑制自掺杂的双层掩膜工艺 |
CN111834200A (zh) * | 2020-09-16 | 2020-10-27 | 南京晶驱集成电路有限公司 | 一种半导体结构及其制造方法 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3600241A (en) * | 1968-09-09 | 1971-08-17 | Ibm | Method of fabricating semiconductor devices by diffusion |
US3663319A (en) * | 1968-11-20 | 1972-05-16 | Gen Motors Corp | Masking to prevent autodoping of epitaxial deposits |
US3559281A (en) * | 1968-11-27 | 1971-02-02 | Motorola Inc | Method of reclaiming processed semiconductior wafers |
JPS4929099B1 (ja) * | 1970-03-27 | 1974-08-01 | ||
JPS5129636B1 (ja) * | 1970-12-25 | 1976-08-26 | ||
JPS52915B1 (ja) * | 1971-06-01 | 1977-01-11 | ||
US3781913A (en) * | 1972-06-08 | 1973-12-25 | F Liburdi | Electrical safety block |
US3929528A (en) * | 1973-01-12 | 1975-12-30 | Motorola Inc | Fabrication of monocriptalline silicon on insulating substrates utilizing selective etching and deposition techniques |
US4209349A (en) * | 1978-11-03 | 1980-06-24 | International Business Machines Corporation | Method for forming a narrow dimensioned mask opening on a silicon body utilizing reactive ion etching |
FR2454697A1 (fr) * | 1979-04-20 | 1980-11-14 | Thomson Csf | Procede de formation d'une couche epitaxiee homopolaire sur un substrat semiconducteur |
US4309812A (en) * | 1980-03-03 | 1982-01-12 | International Business Machines Corporation | Process for fabricating improved bipolar transistor utilizing selective etching |
US4445738A (en) * | 1981-07-16 | 1984-05-01 | Wiencke Erich K | Locking device for electrical plugs |
US4488764A (en) * | 1982-07-12 | 1984-12-18 | Pfenning Bruno A | Portable security container for an electrical cord and attached plug |
US4468857A (en) * | 1983-06-27 | 1984-09-04 | Teletype Corporation | Method of manufacturing an integrated circuit device |
US4485553A (en) * | 1983-06-27 | 1984-12-04 | Teletype Corporation | Method for manufacturing an integrated circuit device |
-
1985
- 1985-04-01 US US06/718,758 patent/US4662956A/en not_active Expired - Fee Related
-
1986
- 1986-03-03 EP EP19860902107 patent/EP0216852A4/en not_active Withdrawn
- 1986-03-03 WO PCT/US1986/000440 patent/WO1986005922A1/en not_active Application Discontinuation
- 1986-03-03 JP JP61501692A patent/JPS62502438A/ja active Pending
- 1986-11-29 KR KR860700850A patent/KR880700449A/ko not_active Application Discontinuation
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2005048331A1 (ja) * | 2003-11-14 | 2005-05-26 | Shin-Etsu Handotai Co., Ltd. | シリコンエピタキシャルウェーハの製造方法 |
JP2005150364A (ja) * | 2003-11-14 | 2005-06-09 | Shin Etsu Handotai Co Ltd | シリコンエピタキシャルウェーハの製造方法 |
JP4682508B2 (ja) * | 2003-11-14 | 2011-05-11 | 信越半導体株式会社 | シリコンエピタキシャルウェーハの製造方法 |
Also Published As
Publication number | Publication date |
---|---|
EP0216852A4 (en) | 1988-12-01 |
WO1986005922A1 (en) | 1986-10-09 |
EP0216852A1 (en) | 1987-04-08 |
US4662956A (en) | 1987-05-05 |
KR880700449A (ko) | 1988-03-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS62502438A (ja) | エピタキシヤル層のオ−トド−ピング防止方法 | |
US5308788A (en) | Temperature controlled process for the epitaxial growth of a film of material | |
US4585517A (en) | Reactive sputter cleaning of semiconductor wafer | |
US5413679A (en) | Method of producing a silicon membrane using a silicon alloy etch stop layer | |
US6597057B2 (en) | Epitaxial growth in a silicon-germanium semiconductor device with reduced contamination | |
JPS6393144A (ja) | エピタキシャル累層のトランジスタ構造及びその製造方法 | |
US6580104B1 (en) | Elimination of contaminants prior to epitaxy and related structure | |
US5389551A (en) | Method of manufacturing a semiconductor substrate | |
JPH0817163B2 (ja) | エピタキシャルウェーハの製造方法 | |
JPS6031232A (ja) | 半導体基体の製造方法 | |
JPH06112146A (ja) | 拡散型シリコン素子基板の製造方法 | |
JPH1050616A (ja) | エピタキシャルウェーハの製造方法 | |
US6806202B2 (en) | Method of removing silicon oxide from a surface of a substrate | |
JP2874262B2 (ja) | 半導体装置の製造方法 | |
JPH06216377A (ja) | Mos型半導体装置の製造方法 | |
JPS5821854A (ja) | 半導体回路素子 | |
JP2574630B2 (ja) | シリコン基板の品質安定化処理方法 | |
US6482659B2 (en) | Post-epitaxial thermal oxidation for reducing microsteps on polished semiconductor wafers | |
JPS6313324A (ja) | 基板の製造方法 | |
JPH0233935A (ja) | 薄膜トランジスタの製造方法 | |
JPH01293665A (ja) | Mos型トランジスタにおけるゲート酸化膜の形成方法 | |
JPS61289621A (ja) | 分子線エピタキシヤル成長方法 | |
JPS59110119A (ja) | 半導体層の表面処理方法 | |
JPS60160115A (ja) | 埋込み層を有する半導体基板の製作方法 | |
JPS63148616A (ja) | 半導体装置の製造方法 |