JPS6313324A - 基板の製造方法 - Google Patents
基板の製造方法Info
- Publication number
- JPS6313324A JPS6313324A JP15683686A JP15683686A JPS6313324A JP S6313324 A JPS6313324 A JP S6313324A JP 15683686 A JP15683686 A JP 15683686A JP 15683686 A JP15683686 A JP 15683686A JP S6313324 A JPS6313324 A JP S6313324A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- protective film
- film
- epitaxial growth
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 56
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 230000001681 protective effect Effects 0.000 claims abstract description 28
- 238000000034 method Methods 0.000 claims abstract description 11
- 238000005530 etching Methods 0.000 claims abstract description 5
- 150000004767 nitrides Chemical class 0.000 abstract description 14
- 239000004065 semiconductor Substances 0.000 abstract description 10
- 239000013078 crystal Substances 0.000 abstract description 8
- 239000003795 chemical substances by application Substances 0.000 abstract description 3
- 238000005498 polishing Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 230000002265 prevention Effects 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 208000037998 chronic venous disease Diseases 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、トランジスタやＩＣ（集積回路）などに用
いる基板の製造方法に係り、特に、エピタキシャル成長
における基板の裏面側のオートドープ防止に関する。
いる基板の製造方法に係り、特に、エピタキシャル成長
における基板の裏面側のオートドープ防止に関する。
従来、トランジスタやＩＣ（集積回路）などに用いられ
る基板は、第２図のＡに示すように、引き上げ法などに
よって形成された半導体単結晶をウェーハ状に切り出し
て基板２とし、その裏面側に第２図のＢに示すように、
オートドープを防止するために、低温ｃ Ｖ Ｄ処理に
よって保護膜４を成長させる。このような処理を経た基
板２を、第２図のＣに示すように、固定剤６を用いて定
盤８に固定して、その表面の研磨により鏡面仕上げを行
い、その鏡面にエピタキシャル成長を行って基板２の表
面層に単結晶半導体層１０を形成する。
る基板は、第２図のＡに示すように、引き上げ法などに
よって形成された半導体単結晶をウェーハ状に切り出し
て基板２とし、その裏面側に第２図のＢに示すように、
オートドープを防止するために、低温ｃ Ｖ Ｄ処理に
よって保護膜４を成長させる。このような処理を経た基
板２を、第２図のＣに示すように、固定剤６を用いて定
盤８に固定して、その表面の研磨により鏡面仕上げを行
い、その鏡面にエピタキシャル成長を行って基板２の表
面層に単結晶半導体層１０を形成する。
〔発明が解決しようとする問題点〕−
ところで、このような基板の製造方法では、基板２の裏
面保護のための保護膜４を裏面側に選択的に形成するた
め、保護膜４の形成時に表面側の保護が不十分となると
ともに、基板２の機械的強度の不足からエピタキシャル
成長時に基板２が反り、結晶性を損なうといった欠点が
あった。
面保護のための保護膜４を裏面側に選択的に形成するた
め、保護膜４の形成時に表面側の保護が不十分となると
ともに、基板２の機械的強度の不足からエピタキシャル
成長時に基板２が反り、結晶性を損なうといった欠点が
あった。
そこで、この発明は、基板の裏面側のオートドープの防
止を確実なものとするとともに、基板の機械的強度を高
め、エピタキシャル成長時の基板の反りを防止して、結
晶性を改善した基板の製造方法の提供を目的とする。
止を確実なものとするとともに、基板の機械的強度を高
め、エピタキシャル成長時の基板の反りを防止して、結
晶性を改善した基板の製造方法の提供を目的とする。
この発明の基板の製造方法は、第１図に示すように、基
板２の表裏面に薄い第１の保護膜（酸化膜１２）を形成
し、基板２の裏面側の第１の保護膜（酸化膜１２）上に
第２の保護膜（窒化膜１４）を形成し、第２の保護膜（
窒化膜１４）を形成していない側の第１の保護膜（酸化
膜１２）をエツチング処理によって除去した後、エピタ
キシャル成長を行うことを内容とする。
板２の表裏面に薄い第１の保護膜（酸化膜１２）を形成
し、基板２の裏面側の第１の保護膜（酸化膜１２）上に
第２の保護膜（窒化膜１４）を形成し、第２の保護膜（
窒化膜１４）を形成していない側の第１の保護膜（酸化
膜１２）をエツチング処理によって除去した後、エピタ
キシャル成長を行うことを内容とする。
このようにすると、基板２の表裏面を第１の保護膜（酸
化膜１２）で保護するので、裏面側に第２の保護膜（窒
化膜１４）の形成時に第１の保護膜（酸化膜１２）によ
って表面側が保護されるとともに、第１および第２の保
護膜（酸化膜１２および窒化膜１４）によって裏面側の
保護が確実になり、裏面側からのオートドープを防止で
き、第２の保護膜（窒化膜１４）の形成で基板２の機械
的強度が強化されるので、エピタキシャル成長時の基板
２の反りが防止される。
化膜１２）で保護するので、裏面側に第２の保護膜（窒
化膜１４）の形成時に第１の保護膜（酸化膜１２）によ
って表面側が保護されるとともに、第１および第２の保
護膜（酸化膜１２および窒化膜１４）によって裏面側の
保護が確実になり、裏面側からのオートドープを防止で
き、第２の保護膜（窒化膜１４）の形成で基板２の機械
的強度が強化されるので、エピタキシャル成長時の基板
２の反りが防止される。
以下、この発明の実施例を図面を参照して説明する。
第１図は、この発明の基板の製造方法の実施例を示す。
第１図のＡに示すように、引き上げ法などの製法によっ
て得られた半導体単結晶としてたとえばシリコンのイン
ゴットを切り出して基板２を形成する。この場合、基板
２は、硼素、砒素など特定の導電型を得るために選択さ
れた不純物がドープされて、高濃度のＰ型またはＮ型の
半導体基板として形成される。
て得られた半導体単結晶としてたとえばシリコンのイン
ゴットを切り出して基板２を形成する。この場合、基板
２は、硼素、砒素など特定の導電型を得るために選択さ
れた不純物がドープされて、高濃度のＰ型またはＮ型の
半導体基板として形成される。
次に、第１図のＢに示すように、基板２を固定剤６によ
って定盤８上に固定し、その表面を研磨して鏡面化する
。
って定盤８上に固定し、その表面を研磨して鏡面化する
。
次に、第１図のＣに示すように、表面側が鏡面化された
基板２の表裏面に薄い第１の保護膜として酸化膜（Ｓｉ
Ｏｚ膜）１２を形成して基板２の表裏面を保護した後、
第１図のＤに示すように、裏面に５０００〜１００００
人程度の厚い第２の保護膜として窒化膜１４を形成する
。この場合、基板２の表面には酸化膜１２が形成されて
いるので、裏面側に対する窒化膜１４の形成時に、表面
側が酸化膜１２によって保護される。
基板２の表裏面に薄い第１の保護膜として酸化膜（Ｓｉ
Ｏｚ膜）１２を形成して基板２の表裏面を保護した後、
第１図のＤに示すように、裏面に５０００〜１００００
人程度の厚い第２の保護膜として窒化膜１４を形成する
。この場合、基板２の表面には酸化膜１２が形成されて
いるので、裏面側に対する窒化膜１４の形成時に、表面
側が酸化膜１２によって保護される。
次に、第１図のＥに示すように、基板２にたとえば弗酸
によってエツチング処理を施すと、表面側に酸化膜１２
、裏面側に酸化膜１２および窒化膜１４が形成されてい
るので、エツチングレートの差から、基板２の表面側の
酸化膜１２のみが剥離して基板２の表面が露出し、その
裏面側には窒化膜１４を残すことができる。
によってエツチング処理を施すと、表面側に酸化膜１２
、裏面側に酸化膜１２および窒化膜１４が形成されてい
るので、エツチングレートの差から、基板２の表面側の
酸化膜１２のみが剥離して基板２の表面が露出し、その
裏面側には窒化膜１４を残すことができる。
次に、第１図のＦに示すように、表面を露出させた基板
２に対してエピタキシャル成長を行い、単結晶半導体層
１０を形成する。
２に対してエピタキシャル成長を行い、単結晶半導体層
１０を形成する。
したがって、このような基板の製造方法によれば、基板
２の裏面には、保護膜としての酸化膜１２および窒化膜
１４が残っているので、これらによって裏面側が保護さ
れ、エピタキシャル成長時のオートドープが確実に防止
される。この結果、デバイスメーカ側で、基板２の処理
を容易に行うことができる。
２の裏面には、保護膜としての酸化膜１２および窒化膜
１４が残っているので、これらによって裏面側が保護さ
れ、エピタキシャル成長時のオートドープが確実に防止
される。この結果、デバイスメーカ側で、基板２の処理
を容易に行うことができる。
また、酸化膜１２および窒化膜１４の形成によって基板
２の厚みが増すので基板２の機械的な強度が強化され、
エピタキシャル成長時の基板２の反りが軽減でき、エピ
タキシャル成長による単結晶半導体層１０の結晶性が改
善される。
２の厚みが増すので基板２の機械的な強度が強化され、
エピタキシャル成長時の基板２の反りが軽減でき、エピ
タキシャル成長による単結晶半導体層１０の結晶性が改
善される。
以上説明したように、この発明によれば、エピタキシャ
ル成長時に基板の裏面側のオートドープを確実に防止で
きるとともに、裏面側の第１および第２の保護膜の設置
によって、基板の機械的な強度が増し、基板の反りを軽
減でき、エピタキシャル成長によふ単結晶半導体層の結
晶性を改善できる。
ル成長時に基板の裏面側のオートドープを確実に防止で
きるとともに、裏面側の第１および第２の保護膜の設置
によって、基板の機械的な強度が増し、基板の反りを軽
減でき、エピタキシャル成長によふ単結晶半導体層の結
晶性を改善できる。
第１図はこの発明の基板の製造方法の実施例を示す図、
第２図は従来の基板の製造方法を示す図である。 ２・・・基板、１０・・・単結晶半導体装置１２・・・
第１の保護膜としての酸化膜、１４・・・第２の保護膜
としての窒化膜。 １図
第２図は従来の基板の製造方法を示す図である。 ２・・・基板、１０・・・単結晶半導体装置１２・・・
第１の保護膜としての酸化膜、１４・・・第２の保護膜
としての窒化膜。 １図
Claims (1)
- 基板の表裏面に薄い第１の保護膜を形成し、基板の裏面
側の第１の保護膜上に第２の保護膜を形成し、第２の保
護膜を形成していない表面側の第１の保護膜をエッチン
グ処理で除去した後、エピタキシャル成長を行うことを
特徴とする基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15683686A JPS6313324A (ja) | 1986-07-03 | 1986-07-03 | 基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15683686A JPS6313324A (ja) | 1986-07-03 | 1986-07-03 | 基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6313324A true JPS6313324A (ja) | 1988-01-20 |
Family
ID=15636426
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15683686A Pending JPS6313324A (ja) | 1986-07-03 | 1986-07-03 | 基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6313324A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05251371A (ja) * | 1992-07-20 | 1993-09-28 | Rohm Co Ltd | 半導体装置の製造方法 |
| KR100324570B1 (ko) * | 1999-08-13 | 2002-02-16 | 곽정소 | 반도체 소자의 제조방법 |
| JP2013149733A (ja) * | 2012-01-18 | 2013-08-01 | Seiko Epson Corp | 半導体基板及び半導体基板の製造方法 |
-
1986
- 1986-07-03 JP JP15683686A patent/JPS6313324A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05251371A (ja) * | 1992-07-20 | 1993-09-28 | Rohm Co Ltd | 半導体装置の製造方法 |
| KR100324570B1 (ko) * | 1999-08-13 | 2002-02-16 | 곽정소 | 반도체 소자의 제조방법 |
| JP2013149733A (ja) * | 2012-01-18 | 2013-08-01 | Seiko Epson Corp | 半導体基板及び半導体基板の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2726583B2 (ja) | 半導体基板 | |
| US4662956A (en) | Method for prevention of autodoping of epitaxial layers | |
| JPH08316180A (ja) | 半導体ウェーハの製造方法 | |
| GB1206308A (en) | Method of making semiconductor wafer | |
| JPH03295235A (ja) | エピタキシャルウェーハの製造方法 | |
| JPS6313324A (ja) | 基板の製造方法 | |
| JP2911694B2 (ja) | 半導体基板及びその製造方法 | |
| JPH01201922A (ja) | ウェハーの製造方法 | |
| JPH06232057A (ja) | エピタキシャル基板の製造方法 | |
| JPS61194826A (ja) | 半導体製造方法 | |
| JP3173106B2 (ja) | エピタキシャルウエハの形成方法 | |
| JP2000036585A (ja) | 半導体装置の製造方法 | |
| JP2000021778A (ja) | エピタキシャル成長方法 | |
| JPH0567546A (ja) | 半導体基板及びその製造方法 | |
| JPS6467910A (en) | Manufacture of semiconductor device | |
| JPH05152304A (ja) | 半導体基板の製造方法 | |
| US6482659B2 (en) | Post-epitaxial thermal oxidation for reducing microsteps on polished semiconductor wafers | |
| JP3541332B2 (ja) | 半導体装置の製造方法 | |
| JPH04333238A (ja) | 基板 | |
| JPS63137418A (ja) | エピタキシヤル成長方法 | |
| JPH0951001A (ja) | 半導体ウエーハの製造方法 | |
| JPS60173844A (ja) | 半導体素子の製造方法 | |
| JPH05198579A (ja) | 半導体ウェハ及びその製造方法 | |
| JPH09266175A (ja) | 半導体ウェーハの製造方法及び半導体ウェーハ | |
| JPH03154362A (ja) | 半導体基板の製造方法 |