JP2000036585A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2000036585A JP2000036585A JP20534698A JP20534698A JP2000036585A JP 2000036585 A JP2000036585 A JP 2000036585A JP 20534698 A JP20534698 A JP 20534698A JP 20534698 A JP20534698 A JP 20534698A JP 2000036585 A JP2000036585 A JP 2000036585A
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon
- thin film
- semiconductor device
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】透明なサファイア基板にシリコン単結晶を形成
して、このシリコン薄膜にＬＳＩを形成するＳＯＳプロ
セスにおいて、基板の裏面に形成された光透過防止膜に
より基板に反りが生じないようにする。 【解決手段】サファイア基板１の表面にシリコン薄膜を
形成し、その表面を酸化することにより、シリコン薄膜
２上にシリコン酸化膜３を形成する。次に、サファイア
基板１の裏面に厚さ１０００Åのシリコン膜４を形成す
る。次に、シリコン膜４にシリコン５をイオン注入する
ことにより、シリコン膜４の全体をアモルファス化す
る。これにより、シリコン膜４は膜全体がアモルファス
化された光透過防止膜４１となる。次に、シリコン酸化
膜３を除去してシリコン薄膜２の表面を露出させる。こ
の状態でシリコン薄膜２に対する半導体装置の形成を行
う。
して、このシリコン薄膜にＬＳＩを形成するＳＯＳプロ
セスにおいて、基板の裏面に形成された光透過防止膜に
より基板に反りが生じないようにする。 【解決手段】サファイア基板１の表面にシリコン薄膜を
形成し、その表面を酸化することにより、シリコン薄膜
２上にシリコン酸化膜３を形成する。次に、サファイア
基板１の裏面に厚さ１０００Åのシリコン膜４を形成す
る。次に、シリコン膜４にシリコン５をイオン注入する
ことにより、シリコン膜４の全体をアモルファス化す
る。これにより、シリコン膜４は膜全体がアモルファス
化された光透過防止膜４１となる。次に、シリコン酸化
膜３を除去してシリコン薄膜２の表面を露出させる。こ
の状態でシリコン薄膜２に対する半導体装置の形成を行
う。
Description
【０００１】
【発明の属する技術分野】本発明は、ＳＯＳ（Ｓｉｌｉ
ｃｏｎ ｏｎ Ｓａｐｐｈｉｒｅ）プロセスのように、
透明な絶縁性基板の上に半導体薄膜を形成し、この半導
体薄膜に半導体装置を形成する半導体装置の製造方法に
関する。
ｃｏｎ ｏｎ Ｓａｐｐｈｉｒｅ）プロセスのように、
透明な絶縁性基板の上に半導体薄膜を形成し、この半導
体薄膜に半導体装置を形成する半導体装置の製造方法に
関する。
【０００２】
【従来の技術】半導体装置製造のウエハ工程において
は、位置決め等で光センサーが多用されている。そのた
め、透明なサファイア基板にシリコン単結晶を形成し
て、このシリコン薄膜にＬＳＩを形成するＳＯＳプロセ
スでは、従来よりサファイア基板の裏面全体に光透過防
止膜を設けることが行われている。この光透過防止膜と
しては、ポリシリコン膜やシリコン窒化膜が形成されて
いる。
は、位置決め等で光センサーが多用されている。そのた
め、透明なサファイア基板にシリコン単結晶を形成し
て、このシリコン薄膜にＬＳＩを形成するＳＯＳプロセ
スでは、従来よりサファイア基板の裏面全体に光透過防
止膜を設けることが行われている。この光透過防止膜と
しては、ポリシリコン膜やシリコン窒化膜が形成されて
いる。
【０００３】
【発明が解決しようとする課題】しかしながら、ポリシ
リコン膜を光透過防止膜として用いるためには、膜厚を
例えば８０００Å程度に厚くする必要がある。また、シ
リコン窒化膜はサファイア基板との熱膨張率の差が大き
い。そのため、このようなポリシリコン厚膜やシリコン
窒化膜が光透過防止膜としてサファイア基板に形成され
ていると、光透過防止膜に起因してサファイア基板に生
じた応力により、加熱工程でサファイア基板に反りが生
じて、加工の安定性を損ねたりするという問題点があ
る。
リコン膜を光透過防止膜として用いるためには、膜厚を
例えば８０００Å程度に厚くする必要がある。また、シ
リコン窒化膜はサファイア基板との熱膨張率の差が大き
い。そのため、このようなポリシリコン厚膜やシリコン
窒化膜が光透過防止膜としてサファイア基板に形成され
ていると、光透過防止膜に起因してサファイア基板に生
じた応力により、加熱工程でサファイア基板に反りが生
じて、加工の安定性を損ねたりするという問題点があ
る。
【０００４】本発明は、このような従来技術の問題点に
着目してなされたものであり、基板の裏面に光透過防止
膜を形成しても基板に反りが生じないようにすることを
課題とする。
着目してなされたものであり、基板の裏面に光透過防止
膜を形成しても基板に反りが生じないようにすることを
課題とする。
【０００５】
【課題を解決するための手段】上記課題を解決するため
に、本発明は、透明な絶縁性基板の表面に半導体薄膜を
形成し、この半導体薄膜に半導体装置を形成する半導体
装置の製造方法において、半導体装置を形成する前の絶
縁性基板の裏面（半導体薄膜の形成面とは反対側の面）
に、膜全体がアモルファス化されたシリコン膜を光透過
防止膜として形成することを特徴とする半導体装置の製
造方法を提供する。
に、本発明は、透明な絶縁性基板の表面に半導体薄膜を
形成し、この半導体薄膜に半導体装置を形成する半導体
装置の製造方法において、半導体装置を形成する前の絶
縁性基板の裏面（半導体薄膜の形成面とは反対側の面）
に、膜全体がアモルファス化されたシリコン膜を光透過
防止膜として形成することを特徴とする半導体装置の製
造方法を提供する。
【０００６】膜全体がアモルファス化されたシリコン膜
は、厚さが例えば１０００Å以下と薄い場合でも光透過
防止膜として十分な性能が得られるため、本発明の方法
によれば、光透過防止膜の膜厚を薄くすることができ
る。また、光透過防止膜の膜厚を例えば１００Å〜２０
００Åと薄くすることにより、光透過防止膜に起因して
基板に生じる応力を従来よりも著しく小さくすることが
できる。その結果、基板に反りが生じないようにするこ
とができる。
は、厚さが例えば１０００Å以下と薄い場合でも光透過
防止膜として十分な性能が得られるため、本発明の方法
によれば、光透過防止膜の膜厚を薄くすることができ
る。また、光透過防止膜の膜厚を例えば１００Å〜２０
００Åと薄くすることにより、光透過防止膜に起因して
基板に生じる応力を従来よりも著しく小さくすることが
できる。その結果、基板に反りが生じないようにするこ
とができる。
【０００７】特に、基板の表面に形成する半導体薄膜が
シリコン薄膜である場合には、基板の表裏面にシリコン
薄膜が形成されるため、基板の表裏面で、形成された膜
に起因する応力の差が小さくなる。その結果、基板に反
りが生じないようにすることができる。
シリコン薄膜である場合には、基板の表裏面にシリコン
薄膜が形成されるため、基板の表裏面で、形成された膜
に起因する応力の差が小さくなる。その結果、基板に反
りが生じないようにすることができる。
【０００８】また、本発明の方法において、膜全体がア
モルファス化されたシリコン膜の形成は、エピタキシャ
ル成長によりシリコン膜を形成した後、このシリコン膜
にシリコンをイオン注入することにより行うことができ
る。
モルファス化されたシリコン膜の形成は、エピタキシャ
ル成長によりシリコン膜を形成した後、このシリコン膜
にシリコンをイオン注入することにより行うことができ
る。
【０００９】
【発明の実施の形態】以下、本発明の実施形態について
説明する。図１は、本発明の一実施形態に相当する半導
体装置の製造方法を工程順に示すウエハの断面図であ
る。
説明する。図１は、本発明の一実施形態に相当する半導
体装置の製造方法を工程順に示すウエハの断面図であ
る。
【００１０】先ず、図１（ａ）に示すように、サファイ
ア基板（透明な絶縁性基板）１の一方の面（表面）にエ
ピタキシャル成長により３０００Åのシリコン薄膜（半
導体薄膜）２を形成する。次に、このシリコン薄膜２の
表面（２０００Å程度）を酸化して、厚さ４０００Åの
シリコン酸化膜３を形成し（シリコンは酸化により約２
倍に体積が膨張する）、シリコン薄膜２を厚さ１０００
Å程度で残す。このシリコン酸化膜３は、以降の工程で
サファイア基板１を裏返す際の表面保護膜となる。ま
た、酸化後に残すシリコン薄膜２の膜厚は適宜選択で
き、例えば２００〜２０００Åであることが好ましい。
ア基板（透明な絶縁性基板）１の一方の面（表面）にエ
ピタキシャル成長により３０００Åのシリコン薄膜（半
導体薄膜）２を形成する。次に、このシリコン薄膜２の
表面（２０００Å程度）を酸化して、厚さ４０００Åの
シリコン酸化膜３を形成し（シリコンは酸化により約２
倍に体積が膨張する）、シリコン薄膜２を厚さ１０００
Å程度で残す。このシリコン酸化膜３は、以降の工程で
サファイア基板１を裏返す際の表面保護膜となる。ま
た、酸化後に残すシリコン薄膜２の膜厚は適宜選択で
き、例えば２００〜２０００Åであることが好ましい。
【００１１】次に、図１（ｂ）に示すように、サファイ
ア基板１の裏面に、エピタキシャル成長により厚さ１０
００Åのシリコン膜４を形成する。このシリコン膜４の
形成は、例えば、温度６３０℃のＳｉＨ4 を原料ガスと
する気相成長法で行う。これにより、単結晶シリコンの
薄膜が形成される。ここで、シリコン膜４の膜厚は、１
００Å〜２０００Åであることが好ましく、センサーの
感度に応じて十分な光透過防止性が得られる範囲で、で
きる限り薄い方が好ましい。
ア基板１の裏面に、エピタキシャル成長により厚さ１０
００Åのシリコン膜４を形成する。このシリコン膜４の
形成は、例えば、温度６３０℃のＳｉＨ4 を原料ガスと
する気相成長法で行う。これにより、単結晶シリコンの
薄膜が形成される。ここで、シリコン膜４の膜厚は、１
００Å〜２０００Åであることが好ましく、センサーの
感度に応じて十分な光透過防止性が得られる範囲で、で
きる限り薄い方が好ましい。
【００１２】なお、図１（ｂ）は図１（ａ）と異なり、
サファイア基板１の裏面（シリコン薄膜２が形成された
面とは反対側の面）側を上にしている。次に、図１
（ｃ）に示すように、サファイア基板１の裏面のシリコ
ン膜４にシリコン５をイオン注入することにより、シリ
コン膜４の全体をアモルファス化する。これにより、シ
リコン膜４は膜全体がアモルファス化された光透過防止
膜４１となる。
サファイア基板１の裏面（シリコン薄膜２が形成された
面とは反対側の面）側を上にしている。次に、図１
（ｃ）に示すように、サファイア基板１の裏面のシリコ
ン膜４にシリコン５をイオン注入することにより、シリ
コン膜４の全体をアモルファス化する。これにより、シ
リコン膜４は膜全体がアモルファス化された光透過防止
膜４１となる。
【００１３】ここで、イオン注入は、導入深さを２〜３
段に分け、加速電圧２０〜１００ＫｅＶの範囲で深さを
変えて行う。シリコン膜４の厚さが比較的厚い場合には
段数を多くし、薄い場合には段数を少なくする。シリコ
ン５のイオン注入によりシリコン膜４の全体をアモルフ
ァス化することにより、シリコン膜（光透過防止膜）４
１は加熱工程で不透明な状態が保持される。シリコン膜
４１の全体がアモルファス化されていないと、加熱工程
で単結晶化が生じて透明な膜となり、光透過防止膜とし
ての機能が損なわれる。
段に分け、加速電圧２０〜１００ＫｅＶの範囲で深さを
変えて行う。シリコン膜４の厚さが比較的厚い場合には
段数を多くし、薄い場合には段数を少なくする。シリコ
ン５のイオン注入によりシリコン膜４の全体をアモルフ
ァス化することにより、シリコン膜（光透過防止膜）４
１は加熱工程で不透明な状態が保持される。シリコン膜
４１の全体がアモルファス化されていないと、加熱工程
で単結晶化が生じて透明な膜となり、光透過防止膜とし
ての機能が損なわれる。
【００１４】次に、図１（ｄ）に示すように、シリコン
酸化膜３を除去してシリコン薄膜２を表面に露出させ
る。この状態で、シリコン薄膜２に半導体装置の形成を
行う。なお、シリコン薄膜２に対する半導体装置の形成
が終了した後に、光透過防止膜４１は除去される。
酸化膜３を除去してシリコン薄膜２を表面に露出させ
る。この状態で、シリコン薄膜２に半導体装置の形成を
行う。なお、シリコン薄膜２に対する半導体装置の形成
が終了した後に、光透過防止膜４１は除去される。
【００１５】ここで、サファイア基板１の裏面には膜厚
が１０００Åと薄い光透過防止膜４１が形成されている
ため、光透過防止膜４１に起因して基板に生じる応力が
従来よりも著しく小さくなる。また、サファイア基板１
の表裏面に同じ厚さのシリコン膜（２，４１）が形成さ
れているため、これらのシリコン膜に起因してサファイ
ア基板１の表裏面に生じる応力が同じとなる。したがっ
て、シリコン薄膜２に半導体装置の形成を行う際に、加
熱工程においてサファイア基板１に反りが生じることが
防止される。
が１０００Åと薄い光透過防止膜４１が形成されている
ため、光透過防止膜４１に起因して基板に生じる応力が
従来よりも著しく小さくなる。また、サファイア基板１
の表裏面に同じ厚さのシリコン膜（２，４１）が形成さ
れているため、これらのシリコン膜に起因してサファイ
ア基板１の表裏面に生じる応力が同じとなる。したがっ
て、シリコン薄膜２に半導体装置の形成を行う際に、加
熱工程においてサファイア基板１に反りが生じることが
防止される。
【００１６】なお、前記実施形態では、膜全体がアモル
ファス化されたシリコン膜（光透過防止膜）４１を、単
結晶シリコンからなるシリコン膜４にシリコン５をイオ
ン注入することにより形成しているが、多結晶シリコン
（ポリシリコン）からなるシリコン膜にシリコンをイオ
ン注入することにより形成してもよい。また、透明な絶
縁性基板もサファイア基板に限定されない。
ファス化されたシリコン膜（光透過防止膜）４１を、単
結晶シリコンからなるシリコン膜４にシリコン５をイオ
ン注入することにより形成しているが、多結晶シリコン
（ポリシリコン）からなるシリコン膜にシリコンをイオ
ン注入することにより形成してもよい。また、透明な絶
縁性基板もサファイア基板に限定されない。
【００１７】
【発明の効果】以上説明したように、本発明の方法によ
れば、基板の裏面に形成する光透過防止膜の膜厚を薄く
することによって、光透過防止膜が形成されている基板
に反りが生じないようにすることができるという効果が
ある。
れば、基板の裏面に形成する光透過防止膜の膜厚を薄く
することによって、光透過防止膜が形成されている基板
に反りが生じないようにすることができるという効果が
ある。
【００１８】特に、請求項３の方法によれば、基板の表
裏面で、形成された膜に起因する応力の差が小さくなる
ため、前記効果が特に高くなる。
裏面で、形成された膜に起因する応力の差が小さくなる
ため、前記効果が特に高くなる。
【図１】本発明の一実施形態に相当する半導体装置の製
造方法を工程順に示すウエハの断面図である。
造方法を工程順に示すウエハの断面図である。
１ サファイア基板（透明な絶縁性基板） ２ シリコン薄膜（半導体薄膜） ３ シリコン酸化膜 ４ シリコン膜 ５ イオン注入されるシリコン ４１ 光透過防止膜（全体がアモルファス化されたシリ
コン膜）
コン膜）
Claims (4)
- 【請求項１】 透明な絶縁性基板の表面に半導体薄膜を
形成し、この半導体薄膜に半導体装置を形成する半導体
装置の製造方法において、 半導体装置を形成する前の絶縁性基板の裏面に、膜全体
がアモルファス化されたシリコン膜を光透過防止膜とし
て形成することを特徴とする半導体装置の製造方法。 - 【請求項２】 膜全体がアモルファス化されたシリコン
膜を、１００Å〜２０００Åの厚さで形成することを特
徴とする請求項１記載の半導体装置の製造方法。 - 【請求項３】 基板の表面に形成する半導体薄膜はシリ
コン薄膜であることを特徴とする請求項１または２記載
の半導体装置の製造方法。 - 【請求項４】 膜全体がアモルファス化されたシリコン
膜の形成は、エピタキシャル成長によりシリコン膜を形
成した後、このシリコン膜にシリコンをイオン注入する
ことにより行うことを特徴とする請求項１〜３のいずれ
か一つに記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20534698A JP2000036585A (ja) | 1998-07-21 | 1998-07-21 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20534698A JP2000036585A (ja) | 1998-07-21 | 1998-07-21 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000036585A true JP2000036585A (ja) | 2000-02-02 |
Family
ID=16505375
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20534698A Pending JP2000036585A (ja) | 1998-07-21 | 1998-07-21 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000036585A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006147788A (ja) * | 2004-11-18 | 2006-06-08 | Oki Electric Ind Co Ltd | 半導体装置の構造及びその製造方法 |
| JP2006261556A (ja) * | 2005-03-18 | 2006-09-28 | Oki Electric Ind Co Ltd | Ｓｏｓウェハおよびその製造方法 |
| JP2007109906A (ja) * | 2005-10-14 | 2007-04-26 | Oki Electric Ind Co Ltd | 半導体装置の形成方法 |
| US7224031B2 (en) | 2004-01-06 | 2007-05-29 | Oki Electric Industry Co., Ltd. | Semiconductor wafer and manufacturing method thereof |
| US7541226B2 (en) | 2005-03-25 | 2009-06-02 | Seiko Epson Corporation | Manufacturing process of thin film transistor |
| US9123529B2 (en) | 2011-06-21 | 2015-09-01 | Semiconductor Energy Laboratory Co., Ltd. | Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing SOI substrate |
-
1998
- 1998-07-21 JP JP20534698A patent/JP2000036585A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7224031B2 (en) | 2004-01-06 | 2007-05-29 | Oki Electric Industry Co., Ltd. | Semiconductor wafer and manufacturing method thereof |
| US7601617B2 (en) | 2004-01-06 | 2009-10-13 | Oki Semiconductor Co., Ltd. | Semiconductor wafer and manufacturing method thereof |
| JP2006147788A (ja) * | 2004-11-18 | 2006-06-08 | Oki Electric Ind Co Ltd | 半導体装置の構造及びその製造方法 |
| JP2006261556A (ja) * | 2005-03-18 | 2006-09-28 | Oki Electric Ind Co Ltd | Ｓｏｓウェハおよびその製造方法 |
| US7564100B2 (en) | 2005-03-18 | 2009-07-21 | Oki Semiconductor Co., Ltd. | Silicon on sapphire wafer |
| US7989324B2 (en) | 2005-03-18 | 2011-08-02 | Oki Semiconductor Co., Ltd. | Method for manufacturing silicon on sapphire wafer |
| US7541226B2 (en) | 2005-03-25 | 2009-06-02 | Seiko Epson Corporation | Manufacturing process of thin film transistor |
| JP2007109906A (ja) * | 2005-10-14 | 2007-04-26 | Oki Electric Ind Co Ltd | 半導体装置の形成方法 |
| JP4708150B2 (ja) * | 2005-10-14 | 2011-06-22 | Ｏｋｉセミコンダクタ株式会社 | 半導体装置の形成方法 |
| US9123529B2 (en) | 2011-06-21 | 2015-09-01 | Semiconductor Energy Laboratory Co., Ltd. | Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing SOI substrate |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5244819A (en) | Method to getter contamination in semiconductor devices | |
| JP2000036585A (ja) | 半導体装置の製造方法 | |
| US7122452B2 (en) | Method of manufacturing a semiconductor on a silicon on insulator (SOI) substrate using solid epitaxial regrowth (SPER) and semiconductor device made thereby | |
| JPH05326854A (ja) | ＢｉＣＭＯＳ半導体素子の製造方法 | |
| JPH0964319A (ja) | Ｓｏｉ基板およびその製造方法 | |
| JPS5812732B2 (ja) | 半導体装置の製法 | |
| JP2579494B2 (ja) | Ｓｏｉウエハの製造方法 | |
| JP2005026644A (ja) | Ｓｏｉ基板と半導体基板及びその製造方法 | |
| JP2550968B2 (ja) | 半導体薄膜の結晶化方法 | |
| EP1577932A2 (en) | Method of manufacturing a semiconductor on a silicon on insulator (SOI) substrate using solid epitaxial regrowth (SPER) and semiconductor device made thereby | |
| JPH11220114A (ja) | 半導体装置の製造方法 | |
| JPH06283420A (ja) | Ｓｏｉ基板の製造方法 | |
| KR100390909B1 (ko) | 반도체소자의 게더링 방법 | |
| JPS58213444A (ja) | 半導体装置の製造方法 | |
| JPS6266619A (ja) | 半導体装置の製造方法 | |
| JPH07201873A (ja) | 半導体装置の製造方法 | |
| JPH03297148A (ja) | 半導体装置の製造方法 | |
| JP2001297989A (ja) | 半導体基板及びその製造方法並びに半導体装置及びその製造方法 | |
| JPS60226174A (ja) | 金属硅化物の形成方法 | |
| JP2789262B2 (ja) | ＧａＡｓ基板中にイオン注入能動層を形成する方法 | |
| JP3182769B2 (ja) | Ｃｍｏｓ半導体装置の製造方法 | |
| JPS6177343A (ja) | 半導体装置の製造方法 | |
| JPS628018B2 (ja) | ||
| JP2000315788A (ja) | 半導体装置の製造方法 | |
| JPH1187336A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060201 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20060328 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060808 |