JPH03295235A - エピタキシャルウェーハの製造方法 - Google Patents

エピタキシャルウェーハの製造方法

Info

Publication number
JPH03295235A
JPH03295235A JP2097219A JP9721990A JPH03295235A JP H03295235 A JPH03295235 A JP H03295235A JP 2097219 A JP2097219 A JP 2097219A JP 9721990 A JP9721990 A JP 9721990A JP H03295235 A JPH03295235 A JP H03295235A
Authority
JP
Japan
Prior art keywords
wafer
epitaxial growth
silicon
mirror
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2097219A
Other languages
English (en)
Other versions
JPH0817163B2 (ja
Inventor
Shigeo Kotani
小谷　滋夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2097219A priority Critical patent/JPH0817163B2/ja
Priority to KR1019910005752A priority patent/KR920005807A/ko
Priority to EP91105832A priority patent/EP0451855A1/en
Publication of JPH03295235A publication Critical patent/JPH03295235A/ja
Publication of JPH0817163B2 publication Critical patent/JPH0817163B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明はエピタキシャルウェーハに関するもので、特に
ＩＭ、４Ｍ、１６Ｍビットデバイスなどの高集積度デバ
イスに最適なものである。
（従来の技術） 半導体装置は引き上げによって得られたシリコン単結晶
を薄くスライスしたウェーハ上に形成される。比較的良
く使用されるのは、チョクラルスキー法により引上げを
行って形成されたＣＺ結晶を精密な円筒となるように外
形加工をした後に薄くスライスし、このスライスの際に
機械加工により表面に形成された破砕層を除去するため
のエツチングを行い、さらに平坦度を向上させかつ表面
欠陥を除去や表面粗度を向上させるための研磨を行った
ものである。
しかし、このようなシリコン単結晶には、シリコン溶融
工程で石英るつほから侵入する酸素により作られる析出
酸素核が、例えば１４〜１８×１０１７個／ｃＬ１１の
ように多数存在する。これがデバイス製造工程の熱処理
や工程汚染により結晶欠陥となって、微小素子の場合に
はリークや耐圧不良を招くことがある。これを解決する
ため、ウェーハの裏面に加工歪みを与え、酸素を吸着す
るゲッタ核を備えることにより、主表面の清浄化を図る
ことも行われている。すなわち、ウェーハの裏面に機械
的研削を行い、あるいは酸化シリコン粉末やその水への
拡散液を高圧で吹き付けることにより結晶に微小欠陥を
与え、汚染原子を捕獲するゲッタ核を形成する。この方
法は有効ではあるが、反面機械的加工層は発塵のもとに
なりミクロ的に見ればウェーハの主表面に発塵をもたら
し、必ずしも十分なものではない。
このため、デバイスを形成すべき表面層に酸素をほとん
ど含まないエピタキシャル層を形成したエピタキシャル
ウェーハが開発されている。
（発明が解決しようとする課８） しかしながら、清浄度、平坦度の優れた初期材料を用い
たとしても、塵埃に関しては従来のエピタキシャルウェ
ーハは十分ではない。
第３図は直径１５０ｍｍの通常のウェーハとこれにエピ
タキシャル層を形成した場合にどのような大きさの塵埃
か観察されるかを比較して示したグラフである 同図によれば、従来の通常ウェーハでは小さな塵埃が多
数観察されるのに対し、エピタキシャルウェーハは小さ
なものばかりでなく、比較的大きなものが観察される。
例えば、０．　３μｍ以上の塵埃は従来のウェーハでは
１〜２個／枚程度であるのに対し、エピタキシャル成長
後では３〜５個に増加している。従来のウェーハで観察
される０、１μｍ程度の大きさのものは水分子を中心と
した吸着子であり、エピタキシャル成長のための高温水
素雰囲気で消滅するので実害はないと考えられるが、大
きい塵埃はデバイスの歩留りに影響を及ぼす。塵埃発生
防止のため、エピタキシャル工程でのダメージを最小化
すべく、結晶成長装置内の清浄化やウェーハのハンドリ
ングの機械化や習熟化を図っているが、十分ではない。
なお、エピタキシャル成長前の鏡面ウェーハと同じ品質
のエピタキシャルウェーハを得るには７０％に及ぶ歩留
りロスか発生する。
また、第４図に従来のウェーハとエピタキシャルウェー
ハの平坦度の比較を示す。同図には２０ｍｍ口を単位と
するセルにおける凹凸差の分布を示すもので、エピタキ
シャル成長により凹凸差のピーク値は０．２ないし０．
５μｍ劣化する。これは気相成長時の成長膜厚のばらつ
き及び裏面・、の反応ガスの周り込みによる部分的なシ
リコンの成長が原因と考えられる。
また時には第５図に示されるように、ウェーハ１の（１
００）面の周縁部の結晶方位＜１１０＞方向の４点でグ
ロースファセット（成長小面）が原因で多発する異常成
長があり、これはクラウンと称される。
第６図はウェーハの＜　１００＞方向に沿う部分断面図
で、クラウンの形状を示している。ベベル加工されたウ
ェーハ１上に形成されたエピタキシャル成長層２の上面
端部が異常に成長して突起２ａになっている様子が分か
る。このようなりラウンはウェーハの平坦度を損なうば
かりてなく、取扱い時の機械的加工の衝撃で欠けやシリ
コン屑の発生の原因となる。
また、平坦度の劣化は回路形成のための露光工程で焦点
深度に対する余裕が少なくなり、特に微細パターンの寸
法精度への悪影響を及ぼす。したがって、デバイス機能
や歩留まりの低下を招く。
例えば、１μｍ／２ＯｍＩ口程度の平坦度の素材から同
程度の平坦度のエピタキシャルウェーハヲ得ようとする
場合には、歩留まりロスは２０％におよび、素材の平坦
度を０．５〜０．７μｍ／２０ｍｍ口に向上させる素材
としての歩留まりロスは３０〜５０％に及ぶことになる
。
さらに、ゲッタを形成するための加工を行ったウェーハ
にエピタキシャル成長を行うと、この工程における１１
５０〜１２５０℃に及ぶ高温から形成した歪みがアニー
ルされ、あるいは裏面におけるエピタキシャル層の成長
によって密度が減少してゲッタリング効果が著しく低下
する。
本発明はこのような問題を解決するためになされたもの
で、表面欠陥か少なく、かつ平坦度特性の良好な高集積
度デバイス用のエピタキシャルウェーハを提供すること
を目的とする。
〔発明の構成〕
（課題を解決するための手段） 本発明にかかるエピタキシャルウェーハの製造方法によ
れば、引き上げられたシリコン単結晶をスライスしてウ
ェーハを得る工程と、前記ウェーハの主面表面をエツチ
ング加工して表面のスライスによる破砕層を除去する工
程と、前記主面表面を鏡面加工する工程と、鏡面加工さ
れた前記主面表面にシリコンを気相エピタキシャル成長
させる工程と、前記主面表面を再度鏡面加工して気相エ
ピタキシャル成長の際に生じた各種欠陥を除去し平坦度
を向上させる工程とを備えたことを特徴としている。
また、本発明にかかるエピタキシャルウェーハの製造方
法によれば、引き上げられたシリコン単結晶をスライス
してウェーハを得る工程と、前記ウェーハの主面表面を
エツチング加工して表面のスライスによる破砕層を除去
する工程と、エツチング加工された前記主面表面にシリ
コンを気相エピタキシャル成長させる工程と、気相エピ
タキシャル成長が行われた前記主面表面を鏡面加工して
気相エピタキシャル成長の際に生じた各種欠陥を除去し
平坦度を向上させる工程とを備えたことを特徴としてい
る。
気相エピタキシャル成長工程と鏡面加工工程との間に、
ウェーハ周縁部にシリコンエピタキシャル成長の際に発
生した以上成長層を除去するだめの面取り加工工程と、
ウェーハ裏面に欠陥を集めるための加工歪を形成する工
程とを順不同で備えると良い。
（作　用） 本発明によれば、エピタキシャル成長後に表面を鏡面加
工するようにしているので、エピタキシャル成長により
発生したクラウン等の欠陥を除去でき、塵埃の発生を防
止することができ、かつ、表面の平坦化を達成すること
ができる。
また、エツチング加工の後にエピタキシャル成長を行う
ようにするとエピタキシャル成長は１回ですみ、工程か
簡略化される。
（実施例） 第１図は本発明にかかるエピタキシャルウェーハの製造
方法の第１の実施例を示すフローチャートである。
まず外形加工を施したシリコン単結晶をスライスしくス
テップ５１０１）、これを化学的にエツチングしてスラ
イス時に発生した破砕層を除去する（ステップ５１０２
）。
次に化学研摩により表面を鏡面加工する（ステップ８１
０３）。この加工により表面の平坦度は著しく向上する
。
次にエピタキシャル成長によりシリコン層を形成する（
ステップ５１０４）、ＭＯＳ　　ＩＣＪＴｊとしては水
素雰囲気中で、約１１５０”Ｃにウェーハを加熱し、シ
リコン化合物とキャリアガスの混合物を導いて分解した
シリコン原子をシリコン基板上に１０〜２０μｍ厚の単
結晶層として形成させるようにする。ここで、シリコン
化合物としては４塩化珪素（ＳＩＨ４）、トリクロロシ
ラン（ＳｉＨＣｌ２）、ジクロルシラン （ｓｉＨ２Ｃ１２）などが用いられる。
最後に再度化学研摩による鏡面加工を行う（ステップ５
１０５）。この２回目の鏡面加工はエピタキシャル成長
の際に発生した、塵埃および平坦度、！化の原因になる
クラウン並びに付着した塵埃を除去するためのものであ
る。
第２図は本発明にかかるエピタキシャルウェーハの製造
方法の第２の実施例を示すフローチャートである。
まず外形加工を施したシリコン単結晶をスライスしくス
テップ５２０１）、これを化学的にエツチングしてスラ
イス時に発生した破砕層を除去する（ステップＳ　２０
２）。
次にこのエツチングされた面に気相エピタキシャル成長
によりシリコン層を形成する（ステップ８２０３）。エ
ピタキシャル成長条件は第１図の場合と同様である。
次に、ウェーハ上面の周縁部を面取りするベベル加工を
行う（ステップ５２０４）。これは前述したようにシリ
コン気相成長時に＜１１０＞方位の成長が速く、（１１
０）面にクラウンが発生しやすいため、これを除去する
ためである。
次に、気相エピタキシャル成長後のウエーノ１真面にゲ
ッタ作用のある加工歪みを形成するためのホーニング加
工を行う（ステップ５２０５）。なお、この加工歪み形
成工程は気相エピタキシャル成長工程前にも付加される
ことがあるが、前述したように気相エピタキシャル成長
工程で歪みが減少することもあるため、改めて付加する
ことが望ましい。ステップ５２０４および５２０５はつ
工−ハの特性を向上させるための付加工程である。
最後に再度化学研摩による鏡面加工を行う（ステップ５
２０６）。この鏡面加工はエピタキシャル成長および後
続の工程において発生した欠陥を除去し、平坦度を向上
させるためのものである。
この実施例においては、化学エツチング面に直接エピタ
キシャル層を形成しているため、シリコン基体層とエピ
タキシャル成長層との境界はミクロ的には表面の鏡面よ
りは凹凸の程度が大きいか、ＭＯＳデバイスのように表
面領域のみを活性領域として用いるデバイスにおいては
電気的特性への悪影響は特に見られなかった。
第２図のフローチャートにおいて、ベベル加工とホーニ
ング加工の順序は逆であっても良く、またこれらの加工
を行うことなく気相エピタキシャル成長工程から鏡面加
工へただちに移行しても良い。
これらのいずれの工程においてもエピタキシャル成長後
に鏡面加工を行うようにしているので、エピタキシャル
成長の際に発生したクラウンなどの発塵源および平坦度
低下原因を除去できる。
〔発明の効果〕
以上のように、本発明によれば、エピタキシャル成長後
に鏡面加工を行うようにしているので、エピタキシャル
成長の際に発生したクラウンなどの発塵源および平坦度
低下原因を除去でき、デバイス品質および歩留まりの向
上を図ることができる。
また、エツチング加工したウェーハにエピタキシャル層
を形成し、鏡面加工を行うようにした本発明では、鏡面
加工は１回で良く、工程の簡略化を・図ることかできる
。
【図面の簡単な説明】
第１図は本発明にかかるエピタキシャルウェーハの製造
工程の第１の実施例を示すフローチャート、第２図は本
発明にかかるエピタキシャルウェーハの製造工程の第２
の実施例を示すフローチャート、第３図は通常のウェー
ハとエピタキシャル層を形成したウェーハにおける塵埃
の分布を比較して示すグラフ、第４図は通常のウェーハ
とエピタキシャルウェーハの平坦度の比較を示すグラフ
、第５図はクラウンの発生の様子を示す斜視図、第６図
はクラウンを詳細に示す断面図である。 １・・・ウェーハ、２・・・エピタキシャル成長層、２
ａ・・クラウン。

Claims (1)

  1. 【特許請求の範囲】 １、引き上げられたシリコン単結晶をスライスしてウェ
    ーハを得る工程と、 前記ウェーハの主面表面をエッチング加工して表面のス
    ライスによる破砕層を除去する工程と、前記主面表面を
    鏡面加工する工程と、 鏡面加工された前記主面表面にシリコンを気相エピタキ
    シャル成長させる工程と、 前記主面表面を再度鏡面加工して前記気相エピタキシャ
    ル成長の際に生じた各種欠陥を除去するとともに平坦度
    を向上させる工程とを備えたエピタキシャルウェーハの
    製造方法。 ２、引き上げられたシリコン単結晶をスライスしてウェ
    ーハを得る工程と、 前記ウェーハの主面表面をエッチング加工して表面のス
    ライスによる破砕層を除去する工程と、エッチング加工
    された前記主面表面にシリコンを気相エピタキシャル成
    長させる工程と、 この気相エピタキシャル成長が行われた前記主面表面を
    鏡面加工して前記気相エピタキシャル成長の際に生じた
    各種欠陥を除去するとともに平坦度を向上させる工程と
    を備えたエピタキシャルウェーハの製造方法。 ３、気相エピタキシャル成長工程と鏡面加工工程との間
    に、ウェーハ周縁部にシリコン気相エピタキシャル成長
    の際に発生した異常成長層を除去するための面取り加工
    工程と、ウェーハ裏面に欠陥を集めるための加工歪を形
    成する加工工程とを順不同で備えたことを特徴とする請
    求項２記載のエピタキシャルウェーハの製造方法。
JP2097219A 1990-04-12 1990-04-12 エピタキシャルウェーハの製造方法 Expired - Lifetime JPH0817163B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2097219A JPH0817163B2 (ja) 1990-04-12 1990-04-12 エピタキシャルウェーハの製造方法
KR1019910005752A KR920005807A (ko) 1990-04-12 1991-04-11 에피택셜 웨이퍼의 제조방법
EP91105832A EP0451855A1 (en) 1990-04-12 1991-04-12 Method of manufacturing an epitaxial wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2097219A JPH0817163B2 (ja) 1990-04-12 1990-04-12 エピタキシャルウェーハの製造方法

Publications (2)

Publication Number Publication Date
JPH03295235A true JPH03295235A (ja) 1991-12-26
JPH0817163B2 JPH0817163B2 (ja) 1996-02-21

Family

ID=14186522

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2097219A Expired - Lifetime JPH0817163B2 (ja) 1990-04-12 1990-04-12 エピタキシャルウェーハの製造方法

Country Status (3)

Country Link
EP (1) EP0451855A1 (ja)
JP (1) JPH0817163B2 (ja)
KR (1) KR920005807A (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0467626A (ja) * 1990-07-09 1992-03-03 Mitsubishi Materials Corp シリコンウェーハおよびその製造方法
WO2000063467A1 (fr) * 1999-04-20 2000-10-26 Naoetsudenshikogyo-Kabushikigaisha Plaquette epitaxiale de silicium et procede de fabrication associe
JP2006120991A (ja) * 2004-10-25 2006-05-11 Komatsu Electronic Metals Co Ltd エピタキシャル基板の製造方法
JP2007204286A (ja) * 2006-01-31 2007-08-16 Sumco Corp エピタキシャルウェーハの製造方法
JP2008088051A (ja) * 2006-09-06 2008-04-17 Sumco Corp エピタキシャルウェーハおよびその製造方法
WO2009001833A1 (ja) * 2007-06-26 2008-12-31 Sumco Corporation エピタキシャルウェーハおよびその製造方法
JP2009043983A (ja) * 2007-08-09 2009-02-26 Shin Etsu Handotai Co Ltd 高輝度発光ダイオードの製造方法
WO2009150896A1 (ja) * 2008-06-10 2009-12-17 株式会社Sumco シリコンエピタキシャルウェーハ及びその製造方法
JP2012142485A (ja) * 2011-01-05 2012-07-26 Sumco Corp エピタキシャルウェーハの製造方法、エピタキシャルウェーハ
JP2013247146A (ja) * 2012-05-23 2013-12-09 Denso Corp 半導体装置の製造方法およびそれに用いられる半導体基板
WO2015133064A1 (ja) * 2014-03-05 2015-09-11 信越半導体株式会社 半導体エピタキシャルウェーハの製造方法及び半導体エピタキシャルウェーハ

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5360509A (en) * 1993-03-08 1994-11-01 Gi Corporation Low cost method of fabricating epitaxial semiconductor devices
JP2000100801A (ja) * 1998-09-25 2000-04-07 Sumitomo Electric Ind Ltd エピタキシャルウェハおよびその製造方法ならびにそれに用いられる化合物半導体基板の表面清浄化方法
JP3589119B2 (ja) * 1999-10-07 2004-11-17 三菱住友シリコン株式会社 エピタキシャルウェーハの製造方法
TWI370184B (en) * 2006-09-06 2012-08-11 Sumco Corp Epitaxial wafer and method of producing same
KR101322969B1 (ko) 2009-04-13 2013-12-19 가부시키가이샤 섬코 실리콘 에피택셜 웨이퍼의 제조 방법
JP5795461B2 (ja) 2009-08-19 2015-10-14 株式会社Sumco エピタキシャルシリコンウェーハの製造方法
CN107004583B (zh) * 2014-12-02 2020-06-26 昭和电工株式会社 晶片支承台、化学气相生长装置、外延晶片及其制造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5534454A (en) * 1978-08-31 1980-03-11 Nec Corp Preparation of semiconductor substrate with epitaxial layer
JPS5844725A (ja) * 1981-09-11 1983-03-15 Komatsu Denshi Kinzoku Kk 半導体シリコン基板の製造方法
JPS592317A (ja) * 1982-06-28 1984-01-07 Nec Corp 半導体装置の製造方法
JPS60198811A (ja) * 1984-03-23 1985-10-08 Mitsubishi Electric Corp 半導体装置の製造方法
JPS60246637A (ja) * 1984-05-21 1985-12-06 Mitsubishi Electric Corp 半導体装置の製造方法
JPS648610A (en) * 1987-06-30 1989-01-12 Mitsubishi Electric Corp Silicon wafer for semiconductor substrate and manufacture thereof
JPH01201922A (ja) * 1988-02-05 1989-08-14 Nec Corp ウェハーの製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54110783A (en) * 1978-02-20 1979-08-30 Hitachi Ltd Semiconductor substrate and its manufacture
JPH06103678B2 (ja) * 1987-11-28 1994-12-14 株式会社東芝 半導体基板の加工方法
US4885056A (en) 1988-09-02 1989-12-05 Motorola Inc. Method of reducing defects on semiconductor wafers

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5534454A (en) * 1978-08-31 1980-03-11 Nec Corp Preparation of semiconductor substrate with epitaxial layer
JPS5844725A (ja) * 1981-09-11 1983-03-15 Komatsu Denshi Kinzoku Kk 半導体シリコン基板の製造方法
JPS592317A (ja) * 1982-06-28 1984-01-07 Nec Corp 半導体装置の製造方法
JPS60198811A (ja) * 1984-03-23 1985-10-08 Mitsubishi Electric Corp 半導体装置の製造方法
JPS60246637A (ja) * 1984-05-21 1985-12-06 Mitsubishi Electric Corp 半導体装置の製造方法
JPS648610A (en) * 1987-06-30 1989-01-12 Mitsubishi Electric Corp Silicon wafer for semiconductor substrate and manufacture thereof
JPH01201922A (ja) * 1988-02-05 1989-08-14 Nec Corp ウェハーの製造方法

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0467626A (ja) * 1990-07-09 1992-03-03 Mitsubishi Materials Corp シリコンウェーハおよびその製造方法
WO2000063467A1 (fr) * 1999-04-20 2000-10-26 Naoetsudenshikogyo-Kabushikigaisha Plaquette epitaxiale de silicium et procede de fabrication associe
KR100701825B1 (ko) * 1999-04-20 2007-03-30 신에쯔 한도타이 가부시키가이샤 실리콘 에피택셜 웨이퍼 및 그 제조방법
JP2006120991A (ja) * 2004-10-25 2006-05-11 Komatsu Electronic Metals Co Ltd エピタキシャル基板の製造方法
JP4528599B2 (ja) * 2004-10-25 2010-08-18 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 エピタキシャル基板の製造方法
JP2007204286A (ja) * 2006-01-31 2007-08-16 Sumco Corp エピタキシャルウェーハの製造方法
US8759229B2 (en) 2006-01-31 2014-06-24 Sumco Corporation Method for manufacturing epitaxial wafer
JP2008088051A (ja) * 2006-09-06 2008-04-17 Sumco Corp エピタキシャルウェーハおよびその製造方法
JP5146848B2 (ja) * 2007-06-26 2013-02-20 株式会社Ｓｕｍｃｏ エピタキシャルウェーハの製造方法
WO2009001833A1 (ja) * 2007-06-26 2008-12-31 Sumco Corporation エピタキシャルウェーハおよびその製造方法
JP2009043983A (ja) * 2007-08-09 2009-02-26 Shin Etsu Handotai Co Ltd 高輝度発光ダイオードの製造方法
WO2009150896A1 (ja) * 2008-06-10 2009-12-17 株式会社Sumco シリコンエピタキシャルウェーハ及びその製造方法
JP5212472B2 (ja) * 2008-06-10 2013-06-19 株式会社Ｓｕｍｃｏ シリコンエピタキシャルウェーハの製造方法
US8815710B2 (en) 2008-06-10 2014-08-26 Sumco Corporation Silicon epitaxial wafer and method for production thereof
JP2012142485A (ja) * 2011-01-05 2012-07-26 Sumco Corp エピタキシャルウェーハの製造方法、エピタキシャルウェーハ
JP2013247146A (ja) * 2012-05-23 2013-12-09 Denso Corp 半導体装置の製造方法およびそれに用いられる半導体基板
WO2015133064A1 (ja) * 2014-03-05 2015-09-11 信越半導体株式会社 半導体エピタキシャルウェーハの製造方法及び半導体エピタキシャルウェーハ
JP2015170648A (ja) * 2014-03-05 2015-09-28 信越半導体株式会社 半導体エピタキシャルウェーハの製造方法及び半導体エピタキシャルウェーハ
US9938638B2 (en) 2014-03-05 2018-04-10 Shin-Etsu Handotai Co., Ltd. Method for producing semiconductor epitaxial wafer and semiconductor epitaxial wafer

Also Published As

Publication number Publication date
JPH0817163B2 (ja) 1996-02-21
KR920005807A (ko) 1992-04-03
EP0451855A1 (en) 1991-10-16

Similar Documents

Publication Publication Date Title
US8530353B2 (en) SiC substrate and method of manufacturing the same
JPH03295235A (ja) エピタキシャルウェーハの製造方法
CN101558474B (zh) 应变硅基板的制造方法
KR100232914B1 (ko) 반도체 실리콘 웨이퍼 및 그 제조 방법
TWI394204B (zh) 鍵合晶圓的製造方法
US7972703B2 (en) Baffle wafers and randomly oriented polycrystalline silicon used therefor
JP2006222453A (ja) シリコンウエーハの製造方法及びシリコンウエーハ並びにｓｏｉウエーハ
JP5245380B2 (ja) Ｓｏｉウェーハの製造方法
JP2010034128A (ja) ウェーハの製造方法及び該方法により得られたウェーハ
JP2003197602A (ja) ウェーハ製造方法
JP4492293B2 (ja) 半導体基板の製造方法
JPH06188163A (ja) 半導体装置作製用ＳｉＣ単結晶基板とその製造方法
US6965149B2 (en) Epitaxial semiconductor wafer and a manufacturing method thereof
US6211088B1 (en) Manufacturing method for semiconductor gas-phase epitaxial wafer
JPH06232057A (ja) エピタキシャル基板の製造方法
JP5347791B2 (ja) 半導体エピタキシャルウエーハの製造方法
JPH09266212A (ja) シリコンウエーハおよびその製造方法
JPH01201922A (ja) ウェハーの製造方法
JPH05326467A (ja) 半導体基板及びその製造方法
JP2011044505A (ja) シリコンエピタキシャルウェーハの製造方法
JP2000211997A (ja) エピタキシャルウェ―ハの製造方法
KR20050032837A (ko) 에피택셜 웨이퍼의 제조방법
JP2010040638A (ja) Ｓｏｉ基板の製造方法
JP2003197547A (ja) シリコンエピタキシャルウェーハの製造方法
JPH05235004A (ja) 半導体基板の製造方法