JP5347791B2 - 半導体エピタキシャルウエーハの製造方法 - Google Patents
半導体エピタキシャルウエーハの製造方法 Download PDFInfo
- Publication number
- JP5347791B2 JP5347791B2 JP2009167392A JP2009167392A JP5347791B2 JP 5347791 B2 JP5347791 B2 JP 5347791B2 JP 2009167392 A JP2009167392 A JP 2009167392A JP 2009167392 A JP2009167392 A JP 2009167392A JP 5347791 B2 JP5347791 B2 JP 5347791B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- wafer
- film
- epitaxial
- protective film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02658—Pretreatments
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Weting (AREA)
Description
半導体単結晶インゴットは、一般的にチョクラルスキー(CZ)法またはフローティングゾーン(FZ)法等により製造される。製造された半導体単結晶インゴットは、ブロックに切断され、直径を揃えるために丸め加工(円筒研削工程)が施される。この半導体単結晶インゴットからウエーハ状の半導体ウエーハが切り出され(スライス加工工程)、切り出された半導体ウエーハの周辺部の角を落とすために面取り(ベベリング加工工程)が施される。さらに、この半導体ウエーハ表面の凹凸を無くし、平坦度を高め、スライス時の加工歪を最小にする為に機械研磨(ラッピング加工工程;この段階でラップドウエーハと呼ぶ)が施される。その後、機械研磨時に半導体ウエーハの表面層に形成された研磨歪み層が混酸エッチングにより除去される(エッチング工程;この段階でエッチドウエーハと呼ばれる)。
特に、従来からパワーMOS用半導体エピタキシャルウエーハの製造には、不純物を高濃度にドープしたP型あるいはN型のいずれかの導電型の低抵抗率の半導体ウエーハがエピタキシャル膜形成用の基板として用いられ、この場合、オートドーピングの発生が顕著となる。
特に、オートドーピングが顕著となる抵抗率が低い半導体ウエーハ上にエピタキシャル膜を形成する場合だけではなく、抵抗率が高い半導体ウエーハを用いる場合であっても高抵抗エピタキシャル膜を得ようとする場合があり、このような時にも同様に必要不可欠な製造工程と言える。
また、エピタキシャル工程中では、露出した保護膜上にポリシリコンが粒状に異常成長して剥脱したものがエピタキシャル層に取り込まれ、重大な結晶欠陥を引き起こすなどの問題がある。
これによって、エピタキシャル膜の気相成長工程やその前後の洗浄工程などの間、除去あるいはエッチングされやすいドーパント揮散防止用保護膜を第1ポリシリコン膜によって保護することができ、これによってドーパント揮散防止用保護膜が薄くなったり、消失したりすることを防止することができる。よって、気相成長の際等の熱によってオートドーピングが発生することを確実に防止することができる。
また、第1ポリシリコン膜によってドーパント揮散防止用保護膜を完全に覆うことによって、エピタキシャル膜形成工程において、露出したドーパント揮散防止用保護膜上に粒状のポリシリコンが異常成長することや、剥脱することを確実に防止することができる。
従って抵抗率分布が安定して均一性が高く、かつ遷移幅が狭小で、欠陥の少ない高品質の半導体エピタキシャルウエーハを安定して製造することができる。
このように、ドーパント揮散防止用保護膜の形成前に、半導体ウエーハの裏面側に第2ポリシリコン膜を形成することによって、裏面側にゲッタリングサイトとしてのポリシリコン膜を形成することができ、所望の抵抗率分布を有し、ゲッタリング機能の高い半導体エピタキシャルウエーハを高歩留りで製造することができる。
こうすることで、ドーパント揮散防止用保護膜形成後、ドーパント揮散防止用保護膜の外周部をエッチング除去した後、第1ポリシリコン膜を形成することにより、その除去部分に露出した半導体ウエーハや第2ポリシリコン膜上に新たなポリシリコン膜を密着形成することができ、ドーパント揮散防止用保護膜を第1ポリシリコン膜で完全に覆うことができ、エピタキシャル成長工程や洗浄工程などで除去あるいはエッチングされることを更に容易かつ確実に防止することができる。従って、ドーパント揮散防止用保護膜としての機能を最大限に維持することができる半導体エピタキシャルウエーハの製造方法とすることができる。
このように、ドーパント揮散防止用保護膜として、例えば常圧CVD法や熱酸化法によってシリコン酸化膜を形成することとすれば、容易に形成することができるため、好ましい。
また、ドーパント揮散防止用保護膜が露出していないため、ドーパント揮散防止用保護膜上にポリシリコン膜が意図せずに成長することによる問題の発生が抑制されたものとなっている。
これらの効果によって、エピタキシャル膜の抵抗率が所望の値であり、また遷移幅が小さく、欠陥等の少ない高品質な半導体エピタキシャルウエーハとなっている。
このように、半導体ウエーハとドーパント揮散防止用保護膜との間に、第2ポリシリコン膜を有するものであれば、金属不純物に対するゲッタリング機能が高く、所望の抵抗率分布を有した半導体エピタキシャルウエーハとなっている。
このように、シリコン酸化膜は、CVD法や熱酸化法によって容易かつ簡易に形成することができるため、ドーパント揮散防止用保護膜がシリコン酸化膜であれば、容易に形成されたものとでき、製造コストが安価な半導体エピタキシャルウエーハとすることができる。
前述のように、エピタキシャル膜の抵抗率分布が均一であり、また遷移幅の狭い半導体エピタキシャルウエーハを、高品質かつ高生産性で製造する事のできる半導体エピタキシャルウエーハの製造方法および半導体エピタキシャルウエーハの開発が待たれていた。
図3は本発明の半導体エピタキシャルウエーハの構造の一例を示す図である。また、図4は本発明の半導体エピタキシャルウエーハの構造の他の一例を示す図である。
更に、裏面は、第1ポリシリコン膜により安定して保護されるため、第1ポリシリコン膜の剥脱によるゴミ発生等も防止されたものとなっており、これら以上の効果によって従来に比べて歩留りが良く、高品質なデバイスを得ることができる半導体エピタキシャルウエーハとなっている。
ドーパント揮散防止用保護膜をシリコン酸化膜とすることによって、常圧CVD法や熱酸化法等によって容易かつ簡易に形成することができ、安価に製造することのできる抵抗率分布特性が良好な半導体エピタキシャルウエーハとすることができる。
図1は本発明の半導体エピタキシャルウエーハの製造フローの一例を示す図である。
具体的には、図1(a)に示す様に、チョクラルスキー(CZ)法またはフローティングゾーン(FZ)法等により半導体単結晶インゴットを製造して、準備する。そして、製造された半導体単結晶インゴットを、所定長さのブロックに切断し、直径を揃えるために丸め加工(円筒研削工程)を施す。そして、半導体単結晶インゴットからウエーハ状の半導体ウエーハを切り出す(スライス加工工程)。
そして、図1(b)に示す様に、切り出された半導体ウエーハの周辺部の角を落とすために面取り(ベベリング加工工程またはエッジグラインディング工程)を行う。
更に、図1(c)に示す様に、機械研磨(ラッピング加工工程;この段階でラップドウエーハと呼ぶ)を行い、機械研磨時に半導体ウエーハの表面層に形成された研磨歪み層を混酸エッチングにより除去する(エッチング工程)。
以上は、従来と同様の工程である。
このドーパント揮散防止用保護膜を形成することにより、例えば、半導体ウエーハに高濃度にドープされたドーパントが、エピタキシャル膜形成工程や、その他熱処理工程において、ドーパントが揮散し、エピタキシャル膜に取り込まれることを強く抑制することができる。
シリコン酸化膜は常圧CVD法による堆積や熱酸化による熱酸化膜の形成等によって容易に形成することができ、安価に製造することができる。
この場合、半導体ウエーハ外周部に位置するドーパント揮散防止用保護膜の除去範囲は、ウエーハ表面近傍や、ウエーハエッジラウンド部の任意の位置及び裏面最外周位置から内側に0〜数mm程度、特に0〜2mm程度の範囲を除去するものとすることが望ましい。
あまり内側まで除去してしまうとオートドーピングの影響が大きくなり、抵抗率分布を悪化させることがあり、半導体エピタキシャルウエーハの品質を損ねてしまう可能性があるためである。
これにより、ドーパント揮散防止用保護膜がウエーハ周辺部まで全て露出することを防止することができ、HF等によるドーパント揮散防止用保護膜のエッチングや、該保護膜の剥離、それに伴うゴミの発生を防止することができる。また、後のエピタキシャル膜の形成工程において、半導体ウエーハの裏面側にノジュールが発生することを防止することができる。
この段階で、半導体ウエーハのエッジポリッシュを行うことによって、エッジ部のポリシリコンが脱落する可能性を更に低くすることができる。尚、このエッジポリッシュでは、第1ポリシリコン膜のみをエッチングして、ドーパント揮散防止用保護膜が露出しないように行う。
そして、図1(h)に示す様に、研磨された半導体ウエーハを反応炉に導入し、その表面側に、エピタキシャル膜を形成するエピタキシャル膜形成工程を行って、半導体エピタキシャルウエーハを製造する。そしてこのような製造方法によって製造された半導体エピタキシャルウエーハの概略の一例が前記の図3である。
また、ドーパント揮散防止用保護膜のエッチングによる第1ポリシリコン膜の剥離を抑制することができるため、発塵が少なく、更に、エピタキシャル膜形成工程では、裏面側にノジュールが発生することを強く抑止する効果がある。
この第2ポリシリコン膜がゲッタリングサイトとして機能し、ゲッタリング能力が高く、抵抗率分布が所望の分布となっている半導体エピタキシャルウエーハを製造することができる。
このドーパント揮散防止用保護膜として、シリコン酸化膜を形成できることも図1と同様である。
その後、半導体ウエーハの表面側を鏡面状にするための鏡面研磨を行うことができ、そして、図2(i)に示す様に、研磨された半導体ウエーハを反応炉に導入し、そして原料ガスを供給して、半導体ウエーハの表面側にエピタキシャル膜を形成し、半導体エピタキシャルウエーハを製造する。
このような半導体エピタキシャルウエーハの製造方法によって製造された半導体エピタキシャルウエーハの一例の概略を示したものが前述の図4である。このような製造方法によって、ゲッタリング能力が高い高品質の半導体エピタキシャルウエーハを効率よく製造することができる。
(実施例1)
具体的には、直径200mm(8インチ)、厚さ725μm、導電型がP型のシリコン単結晶ウエーハ(ラッピングウエーハ)を48枚用意した。
そして、用意した半導体ウエーハの裏面側に、ドーパント揮散防止用保護膜として、常圧CVD装置を用いて、SiH4とO2ガスを使用して厚さ約500nmのシリコン酸化膜を形成した。
次に、このCVD酸化膜の外周部から2.0mmの範囲を、HF20%溶液を用いてエッチングにより除去し、外周部2.0mmのみ半導体ウエーハの表面を露出させた。
さらに、LP−CVD装置を用いて、SiH4ガスをH2キャリアガスと共に供給して、裏面に第1ポリシリコン膜を500nm成長させた。
そして、半導体ウエーハのエッジ部1.5mmまでのポリッシュを行うことにより、ドーパント揮散防止用保護膜としてのシリコン酸化膜が露出しないように加工した。
その後、半導体ウエーハの表面側を鏡面研磨した。
まず表面のパーティクルのサイズと個数を評価するために、シリコンエピタキシャル膜を10μm成長させた後に、20%HFに60min浸漬後、PP−Boxに収納し、ウエーハ押さえパッキンを外した状態で、5分間手動で振動を与えた後に、表面に存在するパーティクルのサイズと個数を測定した。その結果を図5に示す。図5は、本発明の実施例1と比較例1における半導体エピタキシャルウエーハの表面に存在するパーティクルのサイズと個数の関係を示した図である。
また、シリコンエピタキシャル膜の抵抗率を評価するため、エピタキシャル膜の面内9点の抵抗率を測定し、面内分布とそのバラツキを評価した。その結果を図6、7に示す。図6は実施例1と比較例2の半導体エピタキシャルウエーハのシリコンエピタキシャル層の抵抗率のバラツキを比較した図、図7は実施例1と比較例2の半導体エピタキシャルウエーハのシリコンエピタキシャル層のウエーハ端部からの距離と抵抗率の関係を示した図である。
実施例1において、第1ポリシリコン膜の形成を、CVD酸化膜の全体を覆わないようにした以外は実施例1と同様の方法で半導体エピタキシャルウエーハを製造し、実施例1と同様に発生したパーティクルのサイズと個数の評価を行い、その結果を図5に示した。
実施例1において、CVD酸化膜を形成しなかった以外は実施例1と同様の方法で半導体エピタキシャルウエーハを製造し、実施例1と同様にシリコンエピタキシャル膜の抵抗率の評価を行い、その結果を図6、7に示した。
また、比較例2の半導体エピタキシャルウエーハは、ウエーハ端部の抵抗率がダレてしまっているのに対し、実施例1の半導体エピタキシャルウエーハはウエーハ端部にもダレは殆ど発生しておらず、面内がほぼ均一であることが判った。
直径200mm(8インチ)、厚さ725μm、導電型P型のシリコン単結晶ウェーハ(ラッピングウェーハ)を48枚用意した。
そして、用意した半導体ウエーハの裏面側に、不純物のゲッタリングを目的として、1.0μmの第2ポリシリコン膜をLP−CVD装置を用いて、SiH4ガスをH2キャリアガスと共に供給して成長させた。
その後、ドーパント揮散防止用保護膜として、常圧CVD装置を用いて、SiH4とO2ガスを使用して厚さ500nmのシリコン酸化膜を形成した。
次に、このCVD酸化膜の外周部から2.0mmの範囲を、HF20%溶液を用いてエッチングにより除去し、外周部のみ第2ポリシリコン膜を露出させた。
そして、半導体ウエーハのエッジ部1.5mmまでのポリッシュを行うことにより、ドーパント揮散防止用保護膜としてのシリコン酸化膜が露出しないように加工した。
その後、半導体ウエーハ表面側を鏡面研磨した。
次に、研磨後のシリコンウエーハをエピタキシャル成長炉に投入し、原料ガスとしてSiHCl3を水素キャリアガスと共に供給し、表面側にシリコンエピタキシャル膜を形成して、半導体エピタキシャルウエーハを製造した。
11,21…半導体ウエーハ、 12,22…ドーパント揮散防止用保護膜、 13,23…第1ポリシリコン膜、 15,25…エピタキシャル膜、 24…第2ポリシリコン膜。
Claims (3)
- 半導体エピタキシャルウエーハの製造方法であって、
少なくとも、半導体ウエーハの裏面側にドーパント揮散防止用保護膜を形成し、その後該ドーパント揮散防止用保護膜全体を覆うように第1ポリシリコン膜を形成した後、
前記半導体ウエーハを反応炉内に配置し、該反応炉内にエピタキシャル成長用ガスを導入することによって前記半導体ウエーハの表面側にエピタキシャル膜を形成する製造方法であり、
前記ドーパント揮散防止用保護膜の形成前に、前記半導体ウエーハの裏面側に第2ポリシリコン膜を形成することを特徴とする半導体エピタキシャルウエーハの製造方法。 - 前記ドーパント揮散防止用保護膜の形成後、該ドーパント揮散防止用保護膜の外周部をエッチングして前記半導体ウエーハの外周部を露出させた後、前記ドーパント揮散防止用保護膜および前記半導体ウエーハ外周部の全体を覆うように前記第1ポリシリコン膜を形成することを特徴とする請求項1に記載の半導体エピタキシャルウエーハの製造方法。
- 前記ドーパント揮散防止用保護膜として、シリコン酸化膜を形成することを特徴とする請求項1または請求項2に記載の半導体エピタキシャルウエーハの製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009167392A JP5347791B2 (ja) | 2009-07-16 | 2009-07-16 | 半導体エピタキシャルウエーハの製造方法 |
PCT/JP2010/003662 WO2011007494A1 (ja) | 2009-07-16 | 2010-06-01 | 半導体エピタキシャルウエーハの製造方法及び半導体エピタキシャルウエーハ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009167392A JP5347791B2 (ja) | 2009-07-16 | 2009-07-16 | 半導体エピタキシャルウエーハの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011023550A JP2011023550A (ja) | 2011-02-03 |
JP5347791B2 true JP5347791B2 (ja) | 2013-11-20 |
Family
ID=43449106
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009167392A Active JP5347791B2 (ja) | 2009-07-16 | 2009-07-16 | 半導体エピタキシャルウエーハの製造方法 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP5347791B2 (ja) |
WO (1) | WO2011007494A1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013108335A1 (ja) * | 2012-01-19 | 2013-07-25 | 信越半導体株式会社 | エピタキシャルウェーハの製造方法 |
CN108417483B (zh) * | 2018-03-29 | 2020-06-16 | 南京国盛电子有限公司 | 一种8英寸大功率igbt元器件用外延片的制备方法 |
JP7083699B2 (ja) * | 2018-05-25 | 2022-06-13 | 信越半導体株式会社 | 評価方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05286795A (ja) * | 1992-04-07 | 1993-11-02 | Nippon Steel Corp | シリコン半導体基板 |
JP3076202B2 (ja) * | 1994-07-12 | 2000-08-14 | 三菱マテリアルシリコン株式会社 | Eg用ポリシリコン膜の被着方法 |
JP3454033B2 (ja) * | 1996-08-19 | 2003-10-06 | 信越半導体株式会社 | シリコンウェーハおよびその製造方法 |
JPH118251A (ja) * | 1997-06-17 | 1999-01-12 | Mitsubishi Electric Corp | 膜の形成方法及び形成装置 |
JP2000021778A (ja) * | 1998-06-29 | 2000-01-21 | Tokin Corp | エピタキシャル成長方法 |
JP2003188107A (ja) * | 2001-12-19 | 2003-07-04 | Shin Etsu Handotai Co Ltd | 半導体エピタキシャルウエーハの製造方法および半導体エピタキシャルウエーハ |
-
2009
- 2009-07-16 JP JP2009167392A patent/JP5347791B2/ja active Active
-
2010
- 2010-06-01 WO PCT/JP2010/003662 patent/WO2011007494A1/ja active Application Filing
Also Published As
Publication number | Publication date |
---|---|
WO2011007494A1 (ja) | 2011-01-20 |
JP2011023550A (ja) | 2011-02-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5018066B2 (ja) | 歪Si基板の製造方法 | |
KR101968381B1 (ko) | 에피택셜 탄화규소 웨이퍼용 탄화규소 단결정 기판의 제조 방법 | |
US7977219B2 (en) | Manufacturing method for silicon wafer | |
JP5757088B2 (ja) | エピタキシャルウェーハの製造方法、エピタキシャルウェーハ | |
US20070054468A1 (en) | Method for producing silicon epitaxial wafer | |
JPH0817163B2 (ja) | エピタキシャルウェーハの製造方法 | |
JP5273150B2 (ja) | シリコンエピタキシャルウェーハの製造方法 | |
JP2007266125A (ja) | シリコンエピタキシャルウェーハ及びその製造方法 | |
JP5347791B2 (ja) | 半導体エピタキシャルウエーハの製造方法 | |
JPH10106955A (ja) | 半導体基板の製造方法及びその製造装置 | |
US8659020B2 (en) | Epitaxial silicon wafer and method for manufacturing same | |
JP5246065B2 (ja) | エピタキシャルシリコンウェーハとその製造方法 | |
US8420514B2 (en) | Epitaxial silicon wafer and method for manufacturing same | |
JP5463693B2 (ja) | シリコンエピタキシャルウェーハの製造方法 | |
JP5338559B2 (ja) | シリコンエピタキシャルウェーハの製造方法 | |
JP2012204369A (ja) | エピタキシャルウェーハの製造方法 | |
JP2007073594A (ja) | エピタキシャルシリコンウェーハの製造方法 | |
JP2012114138A (ja) | シリコンウェーハのエピタキシャル成長方法 | |
JP2013051348A (ja) | エピタキシャルウェーハ及びその製造方法 | |
JPH09266212A (ja) | シリコンウエーハおよびその製造方法 | |
JP2003188107A (ja) | 半導体エピタキシャルウエーハの製造方法および半導体エピタキシャルウエーハ | |
JP5803722B2 (ja) | シリコンエピタキシャルウェーハの製造方法 | |
JP2010021441A (ja) | エピタキシャル基板ウェーハ | |
KR101063908B1 (ko) | 에피택셜 웨이퍼의 제조장치 및 방법 | |
JP2024090466A (ja) | シリコンウェーハの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110621 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130514 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130701 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130723 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130805 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5347791 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |