JPH10106955A - 半導体基板の製造方法及びその製造装置 - Google Patents
半導体基板の製造方法及びその製造装置Info
- Publication number
- JPH10106955A JPH10106955A JP8263324A JP26332496A JPH10106955A JP H10106955 A JPH10106955 A JP H10106955A JP 8263324 A JP8263324 A JP 8263324A JP 26332496 A JP26332496 A JP 26332496A JP H10106955 A JPH10106955 A JP H10106955A
- Authority
- JP
- Japan
- Prior art keywords
- silicon substrate
- blocking film
- silicon
- substrate
- main surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 119
- 238000000034 method Methods 0.000 title claims abstract description 31
- 238000004519 manufacturing process Methods 0.000 title claims description 33
- 239000004065 semiconductor Substances 0.000 title claims description 21
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 110
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 110
- 239000010703 silicon Substances 0.000 claims abstract description 110
- 230000000903 blocking effect Effects 0.000 claims abstract description 59
- 238000005498 polishing Methods 0.000 claims abstract description 32
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims abstract description 14
- 239000000126 substance Substances 0.000 claims abstract description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 9
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 8
- 239000007789 gas Substances 0.000 claims description 40
- 238000010438 heat treatment Methods 0.000 claims description 11
- 239000013078 crystal Substances 0.000 claims description 9
- 239000011261 inert gas Substances 0.000 claims description 9
- 238000006243 chemical reaction Methods 0.000 claims description 7
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 5
- 239000010410 layer Substances 0.000 abstract description 17
- 238000005530 etching Methods 0.000 abstract description 6
- 238000007517 polishing process Methods 0.000 abstract description 3
- 239000002344 surface layer Substances 0.000 abstract description 3
- 230000002093 peripheral effect Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 239000012535 impurity Substances 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000002265 prevention Effects 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
- H01L21/02005—Preparing bulk and homogeneous wafers
- H01L21/02008—Multistep processes
- H01L21/0201—Specific process step
- H01L21/02024—Mirror polishing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/928—Front and rear surface processing
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/959—Mechanical polishing of wafer
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/974—Substrate surface preparation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
Abstract
(57)【要約】
【課題】高濃度にドープされたシリコン基板の両面を鏡
面加工し、そのシリコン基板に対して、裏面にオートド
ーピング防止の為のブロッキング膜を形成した状態で表
面にエピタキシャル成長を行う有効な半導体基板の製造
方法およびその製造装置を提供する。 【解決手段】シリコン基板１２の両面１２Ｆ，１２Ｂを
鏡面研磨し、オートドーピング防止用のブロッキング膜
１３を形成した状後、表面１２Ｆのブロッキング膜１３
をエッチング除去し、これにより露出した表面１２Ｆ上
にエピタキシャルシリコン層１４を成長する。
面加工し、そのシリコン基板に対して、裏面にオートド
ーピング防止の為のブロッキング膜を形成した状態で表
面にエピタキシャル成長を行う有効な半導体基板の製造
方法およびその製造装置を提供する。 【解決手段】シリコン基板１２の両面１２Ｆ，１２Ｂを
鏡面研磨し、オートドーピング防止用のブロッキング膜
１３を形成した状後、表面１２Ｆのブロッキング膜１３
をエッチング除去し、これにより露出した表面１２Ｆ上
にエピタキシャルシリコン層１４を成長する。
Description
【０００１】
【発明の属する技術分野】本発明は半導体基板の製造方
法及びその製造装置に係わり、特にエピタキシャル層を
成長させるシリコン基板を効率良く製造する為の製造方
法およびその製造装置に関するものである。
法及びその製造装置に係わり、特にエピタキシャル層を
成長させるシリコン基板を効率良く製造する為の製造方
法およびその製造装置に関するものである。
【０００２】
【従来の技術】エピタキシャル層を成長させるシリコン
基板の従来技術の製造方法の一例を図５（Ａ）乃至
（Ｇ）を参照して説明する。
基板の従来技術の製造方法の一例を図５（Ａ）乃至
（Ｇ）を参照して説明する。
【０００３】シリコン単結晶インゴット１１を切断し、
丸め加工を行う工程（Ａ）と、この切断、丸め加工を行
ったシリコン単結晶インゴット１１からウェーハ状のシ
リコン基板１２を切り出すスライス加工工程（Ｂ）と、
このシリコン基板１２の周辺部の角を落とすための面取
り加工（ベベリング）工程（Ｃ）と、面取り加工が行わ
れたシリコン基板１２の凹凸を無くし、平行度を高め、
表面の傷を小にする為の機械研磨（ラッピング）工程
（Ｄ）と、機械研磨時にシリコン基板１２の表面層に形
成されたダメージ層をエッチング除去した後、オートド
ーピングを防止するためのブロッキング膜１３をシリコ
ン基板の全面上に形成するブロッキング膜形成工程
（Ｅ）と、その後、機械的研磨では無くせない表面の傷
を化学的かつ機械的に研磨（化学的機械的研磨：ＣＭＰ
法）をすることでシリコン基板１２の表面を鏡面状にす
るための鏡面研磨（ミラーポリッシュ）工程（Ｆ）と、
この研磨されたシリコン基板１２の表面にエピタキシャ
ルシリコン層１４を形成する工程（Ｇ）とを有して、シ
リコン基板１２上にエピタキシャルシリコン層１４を成
長させた半導体基板（ウエハ）１５を製造している。
丸め加工を行う工程（Ａ）と、この切断、丸め加工を行
ったシリコン単結晶インゴット１１からウェーハ状のシ
リコン基板１２を切り出すスライス加工工程（Ｂ）と、
このシリコン基板１２の周辺部の角を落とすための面取
り加工（ベベリング）工程（Ｃ）と、面取り加工が行わ
れたシリコン基板１２の凹凸を無くし、平行度を高め、
表面の傷を小にする為の機械研磨（ラッピング）工程
（Ｄ）と、機械研磨時にシリコン基板１２の表面層に形
成されたダメージ層をエッチング除去した後、オートド
ーピングを防止するためのブロッキング膜１３をシリコ
ン基板の全面上に形成するブロッキング膜形成工程
（Ｅ）と、その後、機械的研磨では無くせない表面の傷
を化学的かつ機械的に研磨（化学的機械的研磨：ＣＭＰ
法）をすることでシリコン基板１２の表面を鏡面状にす
るための鏡面研磨（ミラーポリッシュ）工程（Ｆ）と、
この研磨されたシリコン基板１２の表面にエピタキシャ
ルシリコン層１４を形成する工程（Ｇ）とを有して、シ
リコン基板１２上にエピタキシャルシリコン層１４を成
長させた半導体基板（ウエハ）１５を製造している。
【０００４】通常、シリコン基板１２は不純物を高濃度
にドープしてＰ型、あるいはＮ型のいずれかの導電型を
備えるように構成されることが多い。そして、シリコン
基板にエピタキシャル成長をさせるために、このシリコ
ン基板１２を１０００〜１２００℃に加熱させる必要が
生じる。高濃度にドープされたシリコン基板を加熱させ
た場合に、ブロッキング膜１３が形成されていないと、
このシリコン基板１２にドープしてあるボロンやリン、
アンチモン、ヒ素等の不純物がシリコン基板１２から飛
び出し、エピタキシャル成長層１４に入りこみ、いわゆ
るオートドーピング現象が生じ、電気特性を変化させて
しまう。
にドープしてＰ型、あるいはＮ型のいずれかの導電型を
備えるように構成されることが多い。そして、シリコン
基板にエピタキシャル成長をさせるために、このシリコ
ン基板１２を１０００〜１２００℃に加熱させる必要が
生じる。高濃度にドープされたシリコン基板を加熱させ
た場合に、ブロッキング膜１３が形成されていないと、
このシリコン基板１２にドープしてあるボロンやリン、
アンチモン、ヒ素等の不純物がシリコン基板１２から飛
び出し、エピタキシャル成長層１４に入りこみ、いわゆ
るオートドーピング現象が生じ、電気特性を変化させて
しまう。
【０００５】その為に、エピタキシャルシリコン基板の
製造工程にはシリコン酸化膜（ＳｉＯ2 ）やシリコン窒
化膜（Ｓｉ3 Ｎ4 ）等のブロッキング膜１３をＣＶＤ法
や熱酸化法、熱窒化法等を用いて形成する工程は必要不
可欠な製造工程となっている。
製造工程にはシリコン酸化膜（ＳｉＯ2 ）やシリコン窒
化膜（Ｓｉ3 Ｎ4 ）等のブロッキング膜１３をＣＶＤ法
や熱酸化法、熱窒化法等を用いて形成する工程は必要不
可欠な製造工程となっている。
【０００６】そして図５に示す従来技術において、ブロ
ッキング膜１３はシリコン基板の半導体素子を形成する
側（素子を形成するエピタキシャル層１４を成長する
側）の面（以下、表面、と称す）１２Ｆおよびその反対
側の面（以下、裏面、と称す）１２Ｂを含む全面に形成
され（図５（Ｅ））、表面１２Ｆ上のブロッキング膜１
３を機械的化学的研磨による鏡面研磨工程で除去し、表
面１２Ｆを露出していた（図５（Ｆ））。
ッキング膜１３はシリコン基板の半導体素子を形成する
側（素子を形成するエピタキシャル層１４を成長する
側）の面（以下、表面、と称す）１２Ｆおよびその反対
側の面（以下、裏面、と称す）１２Ｂを含む全面に形成
され（図５（Ｅ））、表面１２Ｆ上のブロッキング膜１
３を機械的化学的研磨による鏡面研磨工程で除去し、表
面１２Ｆを露出していた（図５（Ｆ））。
【０００７】
【発明が解決しようとする課題】しかしながらこのよう
に鏡面研磨でブロッキング膜を除去する工程では、ブロ
ッキング膜を除去する際に表面にあらたに傷が入る可能
性があるから、この傷も除去して鏡面とするために長い
時間の鏡面研磨を必要とする。
に鏡面研磨でブロッキング膜を除去する工程では、ブロ
ッキング膜を除去する際に表面にあらたに傷が入る可能
性があるから、この傷も除去して鏡面とするために長い
時間の鏡面研磨を必要とする。
【０００８】また平行度をより高めることや工程数削減
のために両面に鏡面研磨による鏡面研磨を施す技術は、
図５（Ｅ）の工程で肝心の裏面のブロッキング膜も除去
されてしまうから図５の方法には適用できない。
のために両面に鏡面研磨による鏡面研磨を施す技術は、
図５（Ｅ）の工程で肝心の裏面のブロッキング膜も除去
されてしまうから図５の方法には適用できない。
【０００９】さらに、図５においてブロッキング膜の形
成前に両面の鏡面研磨を行った場合、両面の鏡面研磨
と、ブロッキング膜を除去する鏡面研磨の２工程の化学
的機械的研磨が必要となるから生産性が向上しない。
成前に両面の鏡面研磨を行った場合、両面の鏡面研磨
と、ブロッキング膜を除去する鏡面研磨の２工程の化学
的機械的研磨が必要となるから生産性が向上しない。
【００１０】したがって本発明の目的は、表面鏡面研磨
を用いることなくシリコン基板の表面および裏面のうち
裏面上のみブロッキング膜を存在させる状態にすること
により、上記問題点を解決した半導体基板の製造方法及
びその製造装置を提供することである。
を用いることなくシリコン基板の表面および裏面のうち
裏面上のみブロッキング膜を存在させる状態にすること
により、上記問題点を解決した半導体基板の製造方法及
びその製造装置を提供することである。
【００１１】
【課題を解決するための手段】本発明の特徴は、シリコ
ン単結晶インゴットからシリコン基板をウェーハ状に切
り出す工程と、前記シリコン基板の角部の面取り加工を
行う工程と、前記面取り加工を施したシリコン基板に機
械研磨を行う工程と、前記機械研磨を施したシリコン基
板の表面および裏面に鏡面研磨を行う工程と、前記鏡面
研磨を施した表面および裏面上にオートドープ防止用の
ブロッキング膜を形成する工程と、前記表面および裏面
のうち表面上のみの前記ブロッキング膜を薬液もしくは
その蒸気により除去する工程と、前記ブロッキング膜の
除去により露出した前記表面上にエピタキシャルシリコ
ン層を形成する工程とを有する半導体基板の製造方法に
ある。ここで、前記裏面の周辺にＯリングを当接して支
持台上に裁置し、真空チャック法により前記シリコン基
板を前記支持台に吸着した状態で前記表面上の前記ブロ
ッキング膜を除去することができる。また、前記ブロッ
キング膜はシリコン酸化膜であり、フッ酸の液もしくは
フッ酸の蒸気によりこの膜を除去することが好ましい。
ン単結晶インゴットからシリコン基板をウェーハ状に切
り出す工程と、前記シリコン基板の角部の面取り加工を
行う工程と、前記面取り加工を施したシリコン基板に機
械研磨を行う工程と、前記機械研磨を施したシリコン基
板の表面および裏面に鏡面研磨を行う工程と、前記鏡面
研磨を施した表面および裏面上にオートドープ防止用の
ブロッキング膜を形成する工程と、前記表面および裏面
のうち表面上のみの前記ブロッキング膜を薬液もしくは
その蒸気により除去する工程と、前記ブロッキング膜の
除去により露出した前記表面上にエピタキシャルシリコ
ン層を形成する工程とを有する半導体基板の製造方法に
ある。ここで、前記裏面の周辺にＯリングを当接して支
持台上に裁置し、真空チャック法により前記シリコン基
板を前記支持台に吸着した状態で前記表面上の前記ブロ
ッキング膜を除去することができる。また、前記ブロッ
キング膜はシリコン酸化膜であり、フッ酸の液もしくは
フッ酸の蒸気によりこの膜を除去することが好ましい。
【００１２】本発明の他の特徴は、シリコン単結晶イン
ゴットからシリコン基板をウェーハ状に切り出す工程
と、前記シリコン基板の角部の面取り加工を行う工程
と、前記面取り加工を施したシリコン基板に機械研磨を
行う工程と、前記機械研磨を施したシリコン基板の表面
および裏面に鏡面研磨を行う工程と、前記鏡面研磨を施
した表面および裏面うち裏面上のみにオートドープ防止
用のブロッキング膜を形成する工程と、その後、表面上
にエピタキシャルシリコン層を形成する工程とを有する
半導体基板の製造方法にある。ここで、前記表面を不活
性ガス雰囲気に晒し、前記裏面をブロッキング膜成長用
のガスに晒し、前記シリコン基板を加熱することにより
前記ブロッキング膜を前記裏面上に形成することができ
る。
ゴットからシリコン基板をウェーハ状に切り出す工程
と、前記シリコン基板の角部の面取り加工を行う工程
と、前記面取り加工を施したシリコン基板に機械研磨を
行う工程と、前記機械研磨を施したシリコン基板の表面
および裏面に鏡面研磨を行う工程と、前記鏡面研磨を施
した表面および裏面うち裏面上のみにオートドープ防止
用のブロッキング膜を形成する工程と、その後、表面上
にエピタキシャルシリコン層を形成する工程とを有する
半導体基板の製造方法にある。ここで、前記表面を不活
性ガス雰囲気に晒し、前記裏面をブロッキング膜成長用
のガスに晒し、前記シリコン基板を加熱することにより
前記ブロッキング膜を前記裏面上に形成することができ
る。
【００１３】本発明の別の特徴は、反応室と、処理する
シリコン基板よりわずかに小さい直径の開口を有し前記
反応室を上部室と下部室に分離するウェーハ支持用サセ
プタと、前記上部室に不活性ガスを導入する第１のガス
導入管と、前記下部室に成長ガスを導入する第２のガス
導入管と、前記上部室から前記不活性ガスを導出する第
１のガス導出管と、前記下部室から前記成長ガスを導出
する第２のガス導出管と、加熱手段とを具備し、前記シ
リコン基板を前記開口が閉鎖されるように裁置すること
により前記開口から前記下部室側に露出した前記シリコ
ン基板の表面上に前記成長ガスによる膜を形成すること
を可能とした半導体基板の製造装置にある。ここで、前
記成長ガスによる膜はシリコン酸化膜もしくはシリコン
窒化膜であることが好ましい。
シリコン基板よりわずかに小さい直径の開口を有し前記
反応室を上部室と下部室に分離するウェーハ支持用サセ
プタと、前記上部室に不活性ガスを導入する第１のガス
導入管と、前記下部室に成長ガスを導入する第２のガス
導入管と、前記上部室から前記不活性ガスを導出する第
１のガス導出管と、前記下部室から前記成長ガスを導出
する第２のガス導出管と、加熱手段とを具備し、前記シ
リコン基板を前記開口が閉鎖されるように裁置すること
により前記開口から前記下部室側に露出した前記シリコ
ン基板の表面上に前記成長ガスによる膜を形成すること
を可能とした半導体基板の製造装置にある。ここで、前
記成長ガスによる膜はシリコン酸化膜もしくはシリコン
窒化膜であることが好ましい。
【００１４】
【発明の実施の形態】以下図面を参照して本発明を説明
する。
する。
【００１５】図１は本発明の第１の実施の形態の半導体
基板の製造方法を示す一部斜視図を含む断面図である。
基板の製造方法を示す一部斜視図を含む断面図である。
【００１６】シリコン単結晶インゴット１１を切断し、
丸め加工を行う工程（Ａ）と、この切断、丸め加工を行
ったシリコン単結晶インゴット１１からウェーハ状のシ
リコン基板１２を切り出すスライス加工工程（Ｂ），
（Ｃ）と、このシリコン基板１２の周辺部の角を落とす
ための面取り加工工程（Ｄ）と、面取り加工が行われた
シリコン基板１２の凹凸を無くし、平行度を高める為の
機械研磨工程（Ｅ）と、シリコン基板１２の表面層に機
械研磨工程において発生したダメージ層をエッチング
し、このダメージ層を除去した後、化学的機械的研磨法
によりこのシリコン基板１２の表面１２Ｆおよび裏面１
２Ｂの両面を鏡面にする（両面ミラポリッシュ）工程
（Ｆ）を行う。
丸め加工を行う工程（Ａ）と、この切断、丸め加工を行
ったシリコン単結晶インゴット１１からウェーハ状のシ
リコン基板１２を切り出すスライス加工工程（Ｂ），
（Ｃ）と、このシリコン基板１２の周辺部の角を落とす
ための面取り加工工程（Ｄ）と、面取り加工が行われた
シリコン基板１２の凹凸を無くし、平行度を高める為の
機械研磨工程（Ｅ）と、シリコン基板１２の表面層に機
械研磨工程において発生したダメージ層をエッチング
し、このダメージ層を除去した後、化学的機械的研磨法
によりこのシリコン基板１２の表面１２Ｆおよび裏面１
２Ｂの両面を鏡面にする（両面ミラポリッシュ）工程
（Ｆ）を行う。
【００１７】その後、熱酸化法や、熱窒化法、ＣＶＤ法
等によりシリコン酸化膜やシリコン窒化膜のブロッキン
グ膜１３をシリコン基板の１２の表面１２Ｆおよびい裏
面１２Ｂを含む全面に形成する工程（Ｇ）を行う。この
時、シリコン基板１２の表面側は既に機械的化学的研磨
により鏡面状態になっているため、シリコン基板の支持
治具との接触部分は、シリコン基板の裏面側、若しくは
周辺部分でなくてはならない。又ブロッキング膜１３は
裏面からのオートドーピング現象を抑制するために、少
なくともＳｉ基板１２の裏面側には形成されている必要
がある。
等によりシリコン酸化膜やシリコン窒化膜のブロッキン
グ膜１３をシリコン基板の１２の表面１２Ｆおよびい裏
面１２Ｂを含む全面に形成する工程（Ｇ）を行う。この
時、シリコン基板１２の表面側は既に機械的化学的研磨
により鏡面状態になっているため、シリコン基板の支持
治具との接触部分は、シリコン基板の裏面側、若しくは
周辺部分でなくてはならない。又ブロッキング膜１３は
裏面からのオートドーピング現象を抑制するために、少
なくともＳｉ基板１２の裏面側には形成されている必要
がある。
【００１８】次にブロッキング膜１３で覆われたシリコ
ン基板１２の裏面側を支持台上に乗せる。この支持台
は、Ｏリング等が具備されており、真空チャック法によ
り密閉されている。この後、フッ化水素酸等の薬液を用
いて、ブロッキング膜１３を除去する。この時、ブロッ
キング膜を除去する方法としては、薬液の蒸気を吹き付
ける事で除去する方法と、薬液そのものに浸す事で除去
する方法等がある。この除去の際に、シリコン基板１２
の裏面側は、Ｏリングにより支持台に密閉されており、
ブロッキング膜１３の除去用薬液によって裏面側のブロ
ッキング膜１３が除去されることは無い（Ｈ）。
ン基板１２の裏面側を支持台上に乗せる。この支持台
は、Ｏリング等が具備されており、真空チャック法によ
り密閉されている。この後、フッ化水素酸等の薬液を用
いて、ブロッキング膜１３を除去する。この時、ブロッ
キング膜を除去する方法としては、薬液の蒸気を吹き付
ける事で除去する方法と、薬液そのものに浸す事で除去
する方法等がある。この除去の際に、シリコン基板１２
の裏面側は、Ｏリングにより支持台に密閉されており、
ブロッキング膜１３の除去用薬液によって裏面側のブロ
ッキング膜１３が除去されることは無い（Ｈ）。
【００１９】次にブロッキング膜１３を除去することに
より露出したシリコン基板１２の表面にエピタキシャル
シリコン層１４を形成する工程（Ｈ）を有して、シリコ
ン基板１２上にエピタキシャルシリコン層１４を成長さ
せた半導体基板（ウエハ）１５が得られる。
より露出したシリコン基板１２の表面にエピタキシャル
シリコン層１４を形成する工程（Ｈ）を有して、シリコ
ン基板１２上にエピタキシャルシリコン層１４を成長さ
せた半導体基板（ウエハ）１５が得られる。
【００２０】図２は図１（Ｈ）の工程における製造装置
の概略図である。シリコン基板１２の裏面１２Ｂの周辺
部にＯリング２３が当接し、真空系に接続されたパイプ
２２を有する支持台２１上に裁置され、パイプ２２を通
して空間２７が減圧されることによりシリコン基板１２
がＯリング２３を介して支持台２１に吸着している。チ
ャンバー２４にはガス導入管２５およびガス排出管２６
が設けられており、ガス導入管２５からフッ化水素酸等
のエッチングガスを導入しチャンバー内をその雰囲気に
することにシリコン基板１２の表面１２Ｆ上のブロッキ
ング膜１３をエッチング除去して表面１２Ｆを露出す
る。この際に裏面１２Ｂ上のブロッキング膜１３は減圧
状態の空間２７に面しておりエッチングガスに晒されな
いからそのまま残存する。
の概略図である。シリコン基板１２の裏面１２Ｂの周辺
部にＯリング２３が当接し、真空系に接続されたパイプ
２２を有する支持台２１上に裁置され、パイプ２２を通
して空間２７が減圧されることによりシリコン基板１２
がＯリング２３を介して支持台２１に吸着している。チ
ャンバー２４にはガス導入管２５およびガス排出管２６
が設けられており、ガス導入管２５からフッ化水素酸等
のエッチングガスを導入しチャンバー内をその雰囲気に
することにシリコン基板１２の表面１２Ｆ上のブロッキ
ング膜１３をエッチング除去して表面１２Ｆを露出す
る。この際に裏面１２Ｂ上のブロッキング膜１３は減圧
状態の空間２７に面しておりエッチングガスに晒されな
いからそのまま残存する。
【００２１】図３は本発明の第２の実施の形態の半導体
基板の製造方法を示す一部斜視図を含む断面図である。
基板の製造方法を示す一部斜視図を含む断面図である。
【００２２】図３の（Ａ）から（Ｆ）の工程は、図１の
（Ａ）から（Ｆ）の工程とそれぞれ同様であるから重複
する説明は省略する。
（Ａ）から（Ｆ）の工程とそれぞれ同様であるから重複
する説明は省略する。
【００２３】この第２の実施の形態では図３（Ｇ）の工
程において、シリコン基板１２の表面１２Ｆおよび裏面
１２Ｂのうち裏面１２Ｂ上のみにブロッキング膜１３を
形成する。
程において、シリコン基板１２の表面１２Ｆおよび裏面
１２Ｂのうち裏面１２Ｂ上のみにブロッキング膜１３を
形成する。
【００２４】次に図３（Ｈ）の工程において、裏面１２
Ｂがブロッキング膜１３で覆われたシリコン基板１２の
表面１２Ｆ上にエピタキシャル層１４を成長して、両面
が鏡面研磨されたエピタキシャルシリコン基板（ウエ
ハ）１５が得られる。
Ｂがブロッキング膜１３で覆われたシリコン基板１２の
表面１２Ｆ上にエピタキシャル層１４を成長して、両面
が鏡面研磨されたエピタキシャルシリコン基板（ウエ
ハ）１５が得られる。
【００２５】図４は、図３のブロッキング膜１３をシリ
コン基板１２の裏面１２Ｂのみに形成する成膜装置の実
施の形態を示す図である。
コン基板１２の裏面１２Ｂのみに形成する成膜装置の実
施の形態を示す図である。
【００２６】この装置は、反応室３１と、処理するシリ
コン基板１２よりわずかに小さい直径の開口３２を有し
反応室３１を上部室３５と下部室３６に分離するウエハ
支持用サセプタ３３と、上部室３５に不活性ガスを導入
する第１のガス導入管３７と、下部室３６にシリコン酸
化膜やシリコン窒化膜を成長するための成長ガスを導入
する第２のガス導入管３８と、上部室３５から不活性ガ
スを導出する第１のガス導出管３９と、下部室３６から
成長ガスを導出する第２のガス導出管４０と、加熱手段
としてのヒーター４１とを備えている。
コン基板１２よりわずかに小さい直径の開口３２を有し
反応室３１を上部室３５と下部室３６に分離するウエハ
支持用サセプタ３３と、上部室３５に不活性ガスを導入
する第１のガス導入管３７と、下部室３６にシリコン酸
化膜やシリコン窒化膜を成長するための成長ガスを導入
する第２のガス導入管３８と、上部室３５から不活性ガ
スを導出する第１のガス導出管３９と、下部室３６から
成長ガスを導出する第２のガス導出管４０と、加熱手段
としてのヒーター４１とを備えている。
【００２７】シリコン基板１２の裏面１２Ｂの周辺部を
開口３２の周辺のウエハ支持用サセプタ３３の部分で支
持して開口３２が閉鎖されるようにシリコン基板１２を
裁置することにより、開口３２から下部室３１の側に露
出したシリコン基板１２の裏面１２Ｂの主面部分に成長
ガスによるブロッキング膜を形成する。
開口３２の周辺のウエハ支持用サセプタ３３の部分で支
持して開口３２が閉鎖されるようにシリコン基板１２を
裁置することにより、開口３２から下部室３１の側に露
出したシリコン基板１２の裏面１２Ｂの主面部分に成長
ガスによるブロッキング膜を形成する。
【００２８】この図４の成長装置はウエハの裏面の周辺
部のみでシリコン基板１２を支え、このシリコン基板１
２の裏面側のみに成膜することを特徴としている為に、
シリコン基板１２の表面側に支持治具等の接触部分がな
く、従ってシリコン基板１２の表面側に傷やゴミ等の付
着を防ぐ事が可能となる。すなわち図４は、両面が鏡面
研磨されたエピタキシャル基板を効率良く製造するため
の製造装置である。
部のみでシリコン基板１２を支え、このシリコン基板１
２の裏面側のみに成膜することを特徴としている為に、
シリコン基板１２の表面側に支持治具等の接触部分がな
く、従ってシリコン基板１２の表面側に傷やゴミ等の付
着を防ぐ事が可能となる。すなわち図４は、両面が鏡面
研磨されたエピタキシャル基板を効率良く製造するため
の製造装置である。
【００２９】ここで、ウエハ支持用サセプタ３３はシリ
コン基板１２への金属不純物等の付着を防ぐ意味で、石
英製若しくは、シリコンカーバイト製であることが望ま
しい。また、加熱用ヒーター４１は、ランプ加熱方式
や、抵抗加熱方式を用いる事が望ましく、製造装置の上
部に設置し、シリコン基板１２の表面側から加熱する方
法と、製造装置下部に設置し、シリコン基板１２の裏面
側から加熱する方法と、製造装置の上部及び下部の両方
に設置し、シリコン基板１２の両面から加熱する方法の
何れかの方法で加熱することが望ましい。この何れかの
方法により、加熱された状態で、ガス導入管３８よりブ
ロッキング膜形成用の成長ガスを流し、ブロッキング膜
を形成する。この際に、ガス導入管３７からは、窒素や
アルゴン等の不活性ガスを流し、製造装置上部の圧力が
製造装置下部側の圧力よりも高くさせる。これにより、
ブロッキング膜成長時に成長ガスがサセプタ３３とシリ
コン基板１２の隙間から製造装置の上部室３５に入り、
シリコン基板１２の表面１２Ｆにブロッキング膜が形成
されることを防ぐ事が出来る。
コン基板１２への金属不純物等の付着を防ぐ意味で、石
英製若しくは、シリコンカーバイト製であることが望ま
しい。また、加熱用ヒーター４１は、ランプ加熱方式
や、抵抗加熱方式を用いる事が望ましく、製造装置の上
部に設置し、シリコン基板１２の表面側から加熱する方
法と、製造装置下部に設置し、シリコン基板１２の裏面
側から加熱する方法と、製造装置の上部及び下部の両方
に設置し、シリコン基板１２の両面から加熱する方法の
何れかの方法で加熱することが望ましい。この何れかの
方法により、加熱された状態で、ガス導入管３８よりブ
ロッキング膜形成用の成長ガスを流し、ブロッキング膜
を形成する。この際に、ガス導入管３７からは、窒素や
アルゴン等の不活性ガスを流し、製造装置上部の圧力が
製造装置下部側の圧力よりも高くさせる。これにより、
ブロッキング膜成長時に成長ガスがサセプタ３３とシリ
コン基板１２の隙間から製造装置の上部室３５に入り、
シリコン基板１２の表面１２Ｆにブロッキング膜が形成
されることを防ぐ事が出来る。
【００３０】
【発明の効果】以上説明したように本発明は、両面が鏡
面研磨されたシリコン基板の両面にブロッキング膜を形
成して表面側のみのブロッキング膜をエッチング除去す
る方法、もしくは両面が鏡面研磨されたシリコン基板の
裏面側のみにブロッキング膜を形成する方法であるか
ら、表面のブロッキング膜を研磨により除去する必要が
ない。したがって、シリコン基板上にシリコンエピタキ
シャル層を形成したエピタキシャル基板（ウエハ）を短
縮化、簡素化された製造工程により容易製造することが
可能となる。
面研磨されたシリコン基板の両面にブロッキング膜を形
成して表面側のみのブロッキング膜をエッチング除去す
る方法、もしくは両面が鏡面研磨されたシリコン基板の
裏面側のみにブロッキング膜を形成する方法であるか
ら、表面のブロッキング膜を研磨により除去する必要が
ない。したがって、シリコン基板上にシリコンエピタキ
シャル層を形成したエピタキシャル基板（ウエハ）を短
縮化、簡素化された製造工程により容易製造することが
可能となる。
【図１】本発明の第１の実施の形態の半導体基板の製造
方法を工程順に示した図である。
方法を工程順に示した図である。
【図２】本発明の第１の実施の形態の半導体基板の製造
方法に用いる製造装置を例示した図である。
方法に用いる製造装置を例示した図である。
【図３】本発明の第２の実施の形態の半導体基板の製造
方法を工程順に示した図である。
方法を工程順に示した図である。
【図４】本発明の第２の実施の形態の半導体基板の製造
方法に用いる製造装置を例示した図である。
方法に用いる製造装置を例示した図である。
【図５】従来技術の半導体基板の製造方法を工程順に示
した図である。
した図である。
【符号の説明】 １１ シリコン単結晶インゴット １２ シリコン基板 １２Ｆ シリコン基板の表面 １２Ｂ シリコン基板の裏面 １３ ブロッキング膜 １４ エピタキシャルシリコン層 １５ エピタキシャルシリコン基板（半導体ウエハ） ２１ 支持台 ２２ パイプ ２３ Ｏリング ２４ チャンバー ２５ ガス導入管 ２６ ガス排出管 ２７ 空間 ３１ 反応室 ３２ 開口 ３３ ウエハ支持用サセプタ ３５ 上部室 ３６ 下部室 ３７ 第１のガス導入管 ３８ 第２のガス導入管 ３９ 第１のガス導出管 ４０ 第２のガス導出管 ４１ ヒーター
Claims (7)
- 【請求項１】 シリコン単結晶インゴットからシリコン
基板をウェーハ状に切り出す工程と、 前記シリコン基板の角部の面取り加工を行う工程と、 前記面取り加工を施したシリコン基板に機械研磨を行う
工程と、 前記機械研磨を施したシリコン基板の両主面に鏡面研磨
を行う工程と、 前記鏡面研磨を施した両主面上にオートドープ防止用の
ブロッキング膜を形成する工程と、 前記両主面のうち素子を形成する側の主面上の前記ブロ
ッキング膜を薬液もしくはその蒸気により除去する工程
と、 前記ブロッキング膜の除去により露出した前記素子を形
成する側の主面上にエピタキシャルシリコン層を形成す
る工程とを有することを特徴とする半導体基板の製造方
法。 - 【請求項２】 前記素子を形成する側の主面と反対側の
主面の周辺にＯリングを当接して支持台上に裁置し、真
空チャック法により前記シリコン基板を前記支持台に吸
着した状態で前記素子を形成する側の主面上の前記ブロ
ッキング膜を除去することを特徴とする請求項１記載の
半導体基板の製造方法。 - 【請求項３】 前記ブロッキング膜はシリコン酸化膜で
あり、フッ酸の液もしくはフッ酸の蒸気によりこの膜を
除去することを特徴とする請求項１記載の半導体基板の
製造方法。 - 【請求項４】 シリコン単結晶インゴットからシリコン
基板をウェーハ状に切り出す工程と、 前記シリコン基板の角部の面取り加工を行う工程と、 前記面取り加工を施したシリコン基板に機械研磨を行う
工程と、 前記機械研磨を施したシリコン基板の両主面に鏡面研磨
を行う工程と、 前記鏡面研磨を施した両主面のうち素子を形成する側と
反対側の主面上のみにオートドープ防止用のブロッキン
グ膜を形成する工程と、 その後、素子を形成する側の主面上にエピタキシャルシ
リコン層を形成する工程とを有することを特徴とする半
導体基板の製造方法。 - 【請求項５】 前記シリコン基板の素子を形成する側の
主面を不活性ガス雰囲気に晒し、前記シリコン基板の素
子を形成する側と反対側の主面をブロッキング膜成長用
のガスに晒し、前記シリコン基板を加熱することにより
前記ブロッキング膜を前記反対側の主面上に形成するこ
とを特徴とする請求項４記載の半導体基板の製造方法。 - 【請求項６】 反応室と、処理するシリコン基板よりわ
ずかに小さい直径の開口を有し前記反応室を上部室と下
部室に分離するウェーハ支持用サセプタと、前記上部室
に不活性ガスを導入する第１のガス導入管と、前記下部
室に成長ガスを導入する第２のガス導入管と、前記上部
室から前記不活性ガスを導出する第１のガス導出管と、
前記下部室から前記成長ガスを導出する第２のガス導出
管と、加熱手段とを具備し、前記シリコン基板を前記開
口が閉鎖されるように裁置することにより前記開口から
前記下部室側に露出した前記シリコン基板の主面部分に
前記成長ガスによる膜を形成することを可能としたこと
を特徴とする半導体基板の製造装置。 - 【請求項７】 前記成長ガスにより形成されるガスはシ
リコン酸化膜もしくはシリコン窒化膜であることを特徴
とする請求項６記載の半導体基板の製造装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8263324A JP3055471B2 (ja) | 1996-10-03 | 1996-10-03 | 半導体基板の製造方法及びその製造装置 |
| US08/912,469 US6013564A (en) | 1996-10-03 | 1997-08-18 | Method of manufacturing semiconductor wafer without mirror polishing after formation of blocking film |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8263324A JP3055471B2 (ja) | 1996-10-03 | 1996-10-03 | 半導体基板の製造方法及びその製造装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10106955A true JPH10106955A (ja) | 1998-04-24 |
| JP3055471B2 JP3055471B2 (ja) | 2000-06-26 |
Family
ID=17387899
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8263324A Expired - Lifetime JP3055471B2 (ja) | 1996-10-03 | 1996-10-03 | 半導体基板の製造方法及びその製造装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6013564A (ja) |
| JP (1) | JP3055471B2 (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002208590A (ja) * | 2001-01-10 | 2002-07-26 | Mitsubishi Electric Corp | 半導体製造装置及び半導体装置の製造方法 |
| KR20020083132A (ko) * | 2001-04-25 | 2002-11-01 | 닛뽕덴끼 가부시끼가이샤 | 반도체 장치의 제조 방법 |
| WO2005048331A1 (ja) * | 2003-11-14 | 2005-05-26 | Shin-Etsu Handotai Co., Ltd. | シリコンエピタキシャルウェーハの製造方法 |
| JP2006120865A (ja) * | 2004-10-21 | 2006-05-11 | Sumco Corp | 半導体基板の製造方法及び半導体基板 |
| US7214271B2 (en) | 2001-09-27 | 2007-05-08 | Shin-Etsu Handotai Co., Ltd. | Silicon single crystal wafer process apparatus, silicon single crystal wafer, and manufacturing method of silicon epitaxial wafer |
| JP2009200501A (ja) * | 2009-03-13 | 2009-09-03 | Fujitsu Microelectronics Ltd | 半導体装置の製造方法 |
| US8216921B2 (en) | 2008-09-19 | 2012-07-10 | Covalent Materials Corporation | Method for production of silicon wafer for epitaxial substrate and method for production of epitaxial substrate |
| JP2013182910A (ja) * | 2012-02-29 | 2013-09-12 | Sumco Corp | シリコンウェーハの表面に形成された酸化膜の除去方法 |
| US8980749B1 (en) | 2013-10-24 | 2015-03-17 | Rohm And Haas Electronic Materials Cmp Holdings, Inc. | Method for chemical mechanical polishing silicon wafers |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020127766A1 (en) * | 2000-12-27 | 2002-09-12 | Memc Electronic Materials, Inc. | Semiconductor wafer manufacturing process |
| KR20030035152A (ko) | 2001-10-30 | 2003-05-09 | 주식회사 하이닉스반도체 | 반도체웨이퍼 제조방법 |
| DE102005034120B4 (de) * | 2005-07-21 | 2013-02-07 | Siltronic Ag | Verfahren zur Herstellung einer Halbleiterscheibe |
| DE102006020823B4 (de) * | 2006-05-04 | 2008-04-03 | Siltronic Ag | Verfahren zur Herstellung einer polierten Halbleiterscheibe |
| JP5795461B2 (ja) * | 2009-08-19 | 2015-10-14 | 株式会社Sumco | エピタキシャルシリコンウェーハの製造方法 |
| CN109216155A (zh) * | 2017-07-04 | 2019-01-15 | 上海新昇半导体科技有限公司 | 一种晶片背面密封的方法 |
| CN109216157A (zh) * | 2017-07-04 | 2019-01-15 | 上海新昇半导体科技有限公司 | 晶片背面密封的方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3511727A (en) * | 1967-05-08 | 1970-05-12 | Motorola Inc | Vapor phase etching and polishing of semiconductors |
| US4398410A (en) * | 1981-07-17 | 1983-08-16 | Bee Line Company | Automotive frame and body correcting equipment |
| WO1995004372A1 (en) * | 1993-07-30 | 1995-02-09 | Semitool, Inc. | Methods for processing semiconductors to reduce surface particles |
-
1996
- 1996-10-03 JP JP8263324A patent/JP3055471B2/ja not_active Expired - Lifetime
-
1997
- 1997-08-18 US US08/912,469 patent/US6013564A/en not_active Expired - Fee Related
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002208590A (ja) * | 2001-01-10 | 2002-07-26 | Mitsubishi Electric Corp | 半導体製造装置及び半導体装置の製造方法 |
| JP4545955B2 (ja) * | 2001-01-10 | 2010-09-15 | ルネサスエレクトロニクス株式会社 | 半導体製造装置及び半導体装置の製造方法 |
| KR20020083132A (ko) * | 2001-04-25 | 2002-11-01 | 닛뽕덴끼 가부시끼가이샤 | 반도체 장치의 제조 방법 |
| US7214271B2 (en) | 2001-09-27 | 2007-05-08 | Shin-Etsu Handotai Co., Ltd. | Silicon single crystal wafer process apparatus, silicon single crystal wafer, and manufacturing method of silicon epitaxial wafer |
| JP4682508B2 (ja) * | 2003-11-14 | 2011-05-11 | 信越半導体株式会社 | シリコンエピタキシャルウェーハの製造方法 |
| JP2005150364A (ja) * | 2003-11-14 | 2005-06-09 | Shin Etsu Handotai Co Ltd | シリコンエピタキシャルウェーハの製造方法 |
| WO2005048331A1 (ja) * | 2003-11-14 | 2005-05-26 | Shin-Etsu Handotai Co., Ltd. | シリコンエピタキシャルウェーハの製造方法 |
| JP2006120865A (ja) * | 2004-10-21 | 2006-05-11 | Sumco Corp | 半導体基板の製造方法及び半導体基板 |
| JP4492293B2 (ja) * | 2004-10-21 | 2010-06-30 | 株式会社Ｓｕｍｃｏ | 半導体基板の製造方法 |
| US8216921B2 (en) | 2008-09-19 | 2012-07-10 | Covalent Materials Corporation | Method for production of silicon wafer for epitaxial substrate and method for production of epitaxial substrate |
| JP2009200501A (ja) * | 2009-03-13 | 2009-09-03 | Fujitsu Microelectronics Ltd | 半導体装置の製造方法 |
| JP2013182910A (ja) * | 2012-02-29 | 2013-09-12 | Sumco Corp | シリコンウェーハの表面に形成された酸化膜の除去方法 |
| US8980749B1 (en) | 2013-10-24 | 2015-03-17 | Rohm And Haas Electronic Materials Cmp Holdings, Inc. | Method for chemical mechanical polishing silicon wafers |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3055471B2 (ja) | 2000-06-26 |
| US6013564A (en) | 2000-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3055471B2 (ja) | 半導体基板の製造方法及びその製造装置 | |
| JP4723446B2 (ja) | エピタキシャルシリコンウェハおよびエピタキシャルシリコンウェハの製造方法 | |
| US8287649B2 (en) | Vertical boat for heat treatment and method for heat treatment of silicon wafer using the same | |
| JPH0817163B2 (ja) | エピタキシャルウェーハの製造方法 | |
| JP3454033B2 (ja) | シリコンウェーハおよびその製造方法 | |
| CN110060959B (zh) | 贴合晶片的制造方法 | |
| TWI788399B (zh) | 磊晶晶圓之製造方法 | |
| US6211088B1 (en) | Manufacturing method for semiconductor gas-phase epitaxial wafer | |
| JP5347791B2 (ja) | 半導体エピタキシャルウエーハの製造方法 | |
| JP3324573B2 (ja) | 半導体装置の製造方法および製造装置 | |
| JP4344517B2 (ja) | 半導体基板及びその製造方法 | |
| JP2002231634A (ja) | シリコンエピタキシャルウェーハ及びシリコンエピタキシャルウェーハの製造方法 | |
| JPH09266212A (ja) | シリコンウエーハおよびその製造方法 | |
| JP3488804B2 (ja) | Ｃｖｄ装置及びｃｖｄ装置用のサセプタ | |
| JP3693470B2 (ja) | 保護膜付きシリコンウェーハの製造方法およびその製造装置 | |
| JP3473654B2 (ja) | 半導体鏡面ウェーハの製造方法 | |
| JPH10242439A (ja) | 張り合わせシリコンウェーハおよびその製造方法 | |
| JPH09167763A (ja) | 基板支持治具 | |
| JP2004335528A (ja) | シリコンエピタキシャルウェーハ及びシリコンエピタキシャルウェーハの製造方法 | |
| JP6834932B2 (ja) | 貼り合わせウェーハ用の支持基板の製造方法および貼り合わせウェーハの製造方法 | |
| JP2004221435A (ja) | 半導体ウエーハの製造方法及び半導体ウエーハ | |
| JPH11238780A (ja) | 半導体シリコンウエーハ搬送保持具およびこれを用いた半導体プロセス装置 | |
| JP2010021441A (ja) | エピタキシャル基板ウェーハ | |
| JP2023108951A (ja) | シリコンエピタキシャルウェーハの製造方法 | |
| JPH05235004A (ja) | 半導体基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000314 |