JP2004221435A - 半導体ウエーハの製造方法及び半導体ウエーハ - Google Patents
半導体ウエーハの製造方法及び半導体ウエーハ Download PDFInfo
- Publication number
- JP2004221435A JP2004221435A JP2003008851A JP2003008851A JP2004221435A JP 2004221435 A JP2004221435 A JP 2004221435A JP 2003008851 A JP2003008851 A JP 2003008851A JP 2003008851 A JP2003008851 A JP 2003008851A JP 2004221435 A JP2004221435 A JP 2004221435A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- heat treatment
- semiconductor wafer
- semiconductor
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Element Separation (AREA)
Abstract
【課題】ウエーハ裏面にキズがなく、所望のDZ層を有するとともに優れたゲッタリング能力を有する半導体ウエーハを製造する半導体ウエーハの製造方法、及び製造された半導体ウエーハを提供する。
【解決手段】第1のウエーハと第2のウエーハとを貼り合わせて半導体ウエーハを製造する半導体ウエーハの製造方法において、前記第1のウエーハに研磨を行った後に第1の熱処理を行って表面に無欠陥層を形成し、前記第2のウエーハに第2の熱処理を行ってウエーハ内に酸素析出物を形成した後に少なくとも一方の面の研磨を行い、その後前記第1のウエーハの無欠陥層を形成した面と前記第2のウエーハの研磨をした面とを貼り合わせ、得られた貼り合わせウエーハの第1のウエーハ側の面を保持して結合熱処理を行った後、第1のウエーハを薄膜化することを特徴とする半導体ウエーハの製造方法。
【選択図】 図1
【解決手段】第1のウエーハと第2のウエーハとを貼り合わせて半導体ウエーハを製造する半導体ウエーハの製造方法において、前記第1のウエーハに研磨を行った後に第1の熱処理を行って表面に無欠陥層を形成し、前記第2のウエーハに第2の熱処理を行ってウエーハ内に酸素析出物を形成した後に少なくとも一方の面の研磨を行い、その後前記第1のウエーハの無欠陥層を形成した面と前記第2のウエーハの研磨をした面とを貼り合わせ、得られた貼り合わせウエーハの第1のウエーハ側の面を保持して結合熱処理を行った後、第1のウエーハを薄膜化することを特徴とする半導体ウエーハの製造方法。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
本発明は、シリコンウエーハ等の半導体ウエーハの製造方法に関し、特にウエーハ表面に無欠陥層(DZ層)が形成され、かつウエーハバルク中に酸素析出物が形成されている半導体ウエーハの製造方法、及びその方法で製造された半導体ウエーハに関する。
【0002】
【従来の技術】
従来、半導体単結晶シリコン(以下単にシリコンということがある)等からなる半導体ウエーハは、例えば、図7に示すような製造工程に従って製造が行われる。
【0003】
具体的には、一般に単結晶育成工程でチョクラルスキー(Czochralski;CZ)法や浮遊帯域溶融(Floating Zone;FZ)法等を使用して単結晶インゴットを成長させ、得られた単結晶インゴットをスライス工程で薄円板状に切断してウエーハを作製した後、ウエーハの割れ・欠けを防止するためにウエーハ外周部を面取りする面取り工程、ウエーハを平坦化するラッピング工程、面取り及びラッピングが施されたウエーハに残留する加工歪みを除去するエッチング工程、ウエーハ表面を鏡面化する研磨(ポリッシング)工程、研磨されたウエーハを洗浄して付着した研磨剤や異物を除去する洗浄工程を経ることにより半導体ウエーハが製造される。また、このような半導体ウエーハの製造工程では、同じ工程を多段で行ったり、工程順を入れ換えたりすることができる。
【0004】
このようにして製造された鏡面研磨ウエーハは、更にその品質を向上させるために熱処理工程が行われることがある。例えば、この熱処理工程は、ウエーハ表面におけるDZ層の形成、バルク中に酸素析出物を形成することによるゲッタリング層(BMD層)の形成、酸化膜の形成、不純物拡散等の目的で行われ、非常に重要なプロセスである。
【0005】
このような熱処理工程で用いられる熱処理炉としては、近年のウエーハの大口径化に伴い、ウエーハを水平に積層した状態で熱処理を行う縦型の熱処理炉が主に用いられている。また、この縦型熱処理炉内には、多数の半導体ウエーハをセットするための熱処理用ボートが設置されている。
【0006】
図5に、縦型熱処理炉の一例を示す概略説明図を示す。熱処理炉30の反応室11の内部には熱処理用ボート12が設置されており、この熱処理用ボート12に載置されたウエーハ13は、反応室11の周囲に設けられたヒータ14によって加熱される。また、反応室11にはガス導入管15を介して雰囲気ガスを導入し、熱処理炉30の上方からガスを流してウエーハ13の周囲を通過させ、ガス排気管16から外部に排出する。このとき、使用する雰囲気ガスは熱処理の目的によって異なるが、主としてH2、N2、O2、Ar等が用いられる。また、不純物拡散の場合には、これらのガスを不純物化合物ガスのキャリアガスとしても使用する。
【0007】
このような縦型熱処理炉に設置される熱処理用ボートに関して、半導体ウエーハを保持するためのウエーハ載置部の形態として種々の形状が用いられている。例えば図4に示したように、支柱18が連結部19によって結合されている熱処理用ボート17では、各支柱の同じ高さにウエーハ載置部となる溝20が形成されており、これらの複数の溝20のそれぞれに熱処理を行う半導体ウエーハを保持することができる。
【0008】
また、その他の熱処理用ボートの例としては、例えば図6に示した熱処理用ボート21のように、支柱22にウエーハ23を保持するための突起状の支持部24を設けたものや、その他にも支柱に種々の形状のウエーハ載置部を設けた熱処理用ボートが用いられている。これらの熱処理用ボートは通常、石英(SiO2)、炭化珪素(SiC)、シリコン(Si)等の材料で作られており、またそのウエーハ載置部は熱処理用ボートの支柱に対してほぼ垂直にウエーハを保持できるように形成されていることが多い。
【0009】
このような熱処理炉を用いて半導体ウエーハにDZ層及びBMD層を形成するような熱処理工程等では、例えば1000℃以上の温度で熱処理が行われる。このような高温での熱処理では、通常SiC製の熱処理用ボートが用いられる。
【0010】
この半導体ウエーハにDZ層及びBMD層を形成するための熱処理工程において例えば図6に示すような熱処理用ボート21を用いた場合、半導体ウエーハは熱処理用ボート21の支持部24によってウエーハ裏面の数箇所で保持されて水平に保たれる。このとき、熱処理用ボート(特に、ウエーハ載置部)と熱処理するウエーハとの硬さの違いや、ウエーハの自重による応力、及び熱処理用ボートとウエーハとの熱膨張係数の違い等の影響でウエーハ裏面の保持部分にキズが生じる場合があった。
【0011】
このようなキズが例えばウエーハ裏面に肉眼で確認できるキズとして残存している場合、その後のデバイス工程において露光装置で処理を行う際にフォーカスエラーの原因となり、デバイス歩留まりを低下させるという問題があった。したがって、このようなウエーハ裏面に生じるキズを除去することが望まれており、種々の方法が検討されている。
【0012】
また、上記のように半導体ウエーハに熱処理を行ってウエーハ表層にDZ層を形成するとともに、バルク中に酸素析出物を形成してゲッタリング能力を高めるときには、例えば半導体ウエーハに多段階で熱処理を施すことによって、酸素の外方拡散と酸素の析出とを制御することが行われてきた。
【0013】
しかしながら、従来では、上記のように半導体ウエーハを熱処理用ボートに保持して熱処理工程を行うことによって1枚の半導体ウエーハにDZ層とBMD層とを形成しているため、酸素の外方拡散と酸素析出の相反する性質を同時にかつ精密に制御しなければならなかった。そのため、半導体ウエーハにDZ層及びBMDをバランス良く形成することは非常に難しく、所望のDZ層を有するとともに優れたゲッタリング能力を有する半導体ウエーハを製造することは極めて困難であった。
【0014】
このような問題に対して、特開平4−180628号公報では、高密度の微小欠陥を有する厚いシリコンウエーハ上に初期酸素濃度が低くかつ結晶欠陥のない薄いシリコンウエーハを貼り合わせた半導体ウエーハを開示している。しかしながら、このような半導体ウエーハを製造する際に、例えば酸素析出熱処理や2枚のシリコンウエーハを貼り合わせる際に行う結合熱処理等を行った場合、上記と同様にウエーハの裏面にキズが発生してしまい、結果的にデバイス歩留まりの低下を招くという問題があった。
【0015】
【特許文献1】
特開平4−180628号公報
【0016】
【発明が解決しようとする課題】
そこで本発明は上記問題点に鑑みてなされたものであり、本発明の目的は、ウエーハ裏面にキズがなく、所望のDZ層を有するとともに優れたゲッタリング能力を有する半導体ウエーハを製造する半導体ウエーハの製造方法、及び製造された半導体ウエーハを提供することにある。
【0017】
【課題を解決するための手段】
上記目的を達成するために、本発明によれば、第1のウエーハと第2のウエーハとを貼り合わせて半導体ウエーハを製造する半導体ウエーハの製造方法において、前記第1のウエーハに研磨を行った後に第1の熱処理を行って表面に無欠陥層を形成し、前記第2のウエーハに第2の熱処理を行ってウエーハ内に酸素析出物を形成した後に少なくとも一方の面の研磨を行い、その後前記第1のウエーハの無欠陥層を形成した面と前記第2のウエーハの研磨をした面とを貼り合わせ、得られた貼り合わせウエーハの第1のウエーハ側の面を保持して結合熱処理を行った後、第1のウエーハを薄膜化することを特徴とする半導体ウエーハの製造方法が提供される(請求項1)。
【0018】
このように、それぞれ別途に作製された第1のウエーハと第2のウエーハとを貼り合わせ、その貼り合わせウエーハの第1のウエーハ側の面を保持して結合熱処理を行った後、第1のウエーハを薄膜化することによって、ウエーハ裏面にキズがなく、ウエーハ表面にDZ層が形成されていて、かつウエーハバルク中に十分な酸素析出物が形成された優れたゲッタリング能力を有する半導体ウエーハを製造することができる。
【0019】
このとき、前記第2のウエーハの第2の熱処理後に行う研磨を両面研磨とすることが好ましい(請求項2)。
第2の熱処理ではウエーハにキズがつきにくいものの、このように、第2の熱処理が行われた第2のウエーハに両面研磨を行うことによって、両面に完全にキズがない状態の第2のウエーハを容易にかつ効率的に得ることができる。
【0020】
また、前記第1のウエーハと第2のウエーハとを貼り合わせる前に、第1のウエーハをフッ酸で洗浄することが好ましい(請求項3)。
このように、第1のウエーハと第2のウエーハとを貼り合わせる前に第1のウエーハをフッ酸で洗浄することによって、第1のウエーハに第1の熱処理を行った際にウエーハ表面に形成された酸化膜を除去することができ、第1のウエーハと第2のウエーハとを直接接合することができる。
【0021】
この場合、前記結合熱処理を、1000℃以上の温度で少なくとも10分以上行うことが好ましい(請求項4)。
このようにして結合熱処理を行うことによって、第1のウエーハと第2のウエーハの結合強度を高め、第1のウエーハと第2のウエーハとが確実に結合して一体化した半導体ウエーハを製造することができる。
【0022】
また、前記第1の熱処理を、不活性ガス雰囲気中、1100℃以上の温度で少なくとも10分以上行うことが好ましい(請求項5)。
このようにして第1の熱処理を行うことによって、第1のウエーハの表面にDZ層を確実に形成し、またそのDZ層の幅を拡大させたり、所望の大きさに制御することが可能となる。
【0023】
さらに、前記第2の熱処理を、昇温速度を10℃/min以下にして、不活性ガス雰囲気中、1000℃以下の温度で少なくとも10分以上行うことが好ましい(請求項6)。
このようにして第2の熱処理を行うことによって、第2のウエーハ内に酸素析出物を十分に形成して、所望のBMD密度を有する第2のウエーハを作製することができる。
【0024】
また、本発明の半導体ウエーハの製造方法では、前記第1のウエーハとして、窒素濃度が1×1013〜5×1015/cm3で、初期酸素濃度が8×1017/cm3以下である半導体ウエーハを用いることが好ましい(請求項7)。
このような窒素濃度及び初期酸素濃度を有する半導体ウエーハを第1のウエーハとして用いることによって、第1のウエーハ表面にDZ層を容易に形成することができる。
【0025】
さらに、前記第2のウエーハとして、初期酸素濃度が1×1018/cm3以上である半導体ウエーハを用いることが好ましい(請求項8)。
このような初期酸素濃度を有する半導体ウエーハを第2のウエーハとして用いることによって、第2のウエーハ内に十分に酸素析出物を形成することができ、所望のBMD密度を有する第2のウエーハを容易に作製することができる。
【0026】
さらにこのとき、前記第2のウエーハの抵抗率を、前記第1のウエーハの抵抗率よりも小さくすることが好ましい(請求項9)。
このように第2のウエーハの抵抗率を第1のウエーハよりも小さくすることによって、製造した半導体ウエーハのゲッタリング能力を一層向上させることができ、より高品質の半導体ウエーハを得ることができる。
【0027】
そして、本発明の半導体ウエーハの製造方法で製造された半導体ウエーハは、ウエーハ裏面にキズがなく、ウエーハ表面に所望のDZ層を有しかつウエーハバルク中に十分に酸素析出物が形成されて優れたゲッタリング能力を有する高品質の半導体ウエーハとすることができる(請求項10)。そして、このように裏面にキズがなく、所望のDZ層と優れたゲッタリング能力を有する半導体ウエーハであれば、その後この半導体ウエーハにデバイス形成を行っても歩留まりを低下させずに高品質の半導体デバイスを作製することができる。
また一方、本発明の半導体ウエーハにエピタキシャル成長を行った場合、優れたゲッタリング能力を有するエピタキシャルウエーハを容易に製造することができる。したがって、本発明の半導体ウエーハはエピタキシャル成長用基板としても非常に有効な半導体ウエーハとなる。
【0028】
【発明の実施の形態】
以下、本発明について実施の形態を説明するが、本発明はこれらに限定されるものではない。
従来の半導体ウエーハの製造では、ウエーハに研磨工程を行った後に熱処理用ボート等でウエーハ裏面を保持して熱処理を行うことによって、ウエーハ表面にDZ層を形成し、またバルク中に酸素析出物を形成して、ウエーハの品質を向上させている。しかしながら、このような熱処理を半導体ウエーハに行った際に、熱処理用ボートに保持されているウエーハ裏面にキズを発生させていた。このような裏面にキズが生じている半導体ウエーハは、その後のデバイス工程において露光の際にフォーカスエラー等を生じさせてしまうため、デバイス歩留まりを低下させる原因の一つになっていた。
【0029】
そこで、本発明者は、2枚のウエーハを貼り合わせて半導体ウエーハを製造する際に、DZ層の形成や酸素析出物の形成のための熱処理、また貼り合わせたウエーハの結合強度を高めるための結合熱処理を行った際にウエーハに生じるキズを、ウエーハの研磨や貼り合わせたウエーハの薄膜化を利用することによって容易に除去できること見出し、鋭意検討を重ねることによって本発明を完成させた。
【0030】
すなわち、本発明の半導体ウエーハの製造方法は、第1のウエーハと第2のウエーハとを貼り合わせて半導体ウエーハを製造する半導体ウエーハの製造方法において、前記第1のウエーハに研磨を行った後に第1の熱処理を行って表面に無欠陥層を形成し、前記第2のウエーハに第2の熱処理を行ってウエーハ内に酸素析出物を形成した後に少なくとも一方の面の研磨を行い、その後前記第1のウエーハの無欠陥層を形成した面と前記第2のウエーハの研磨をした面とを貼り合わせ、得られた貼り合わせウエーハの第1のウエーハ側の面を熱処理用ボート等のウエーハ載置部に保持して結合熱処理を行った後、第1のウエーハを薄膜化することに特徴を有するものである。
【0031】
以下、本発明に係る半導体ウエーハの製造方法について図面を参照しながら具体的に説明する。図1に本発明の半導体ウエーハの製造方法の一例を表す概略説明図を示し、また図2にそのフロー図を示す。
【0032】
先ず、貼り合わせるための第1のウエーハと第2のウエーハの2枚の半導体ウエーハを作製する。
本発明で用いられる第1のウエーハ1は、少なくとも一方の面に研磨が行われた後、第1の熱処理を行って表面4(研磨された面)にDZ層3を形成することによって作製される。このとき、第1のウエーハ1の裏面5には第一の熱処理を行った際にキズ6が発生することになる。
【0033】
この第1のウエーハについては、DZ層は第1の熱処理でウエーハ表面に形成されるので、第1の熱処理を行った後にウエーハの研磨を行うとDZ層の厚さが研磨の際の研磨代により減少し、場合によってはDZ層がなくなってしまうことがある。したがって、第1の熱処理はウエーハを研磨した後に行われる必要がある。
【0034】
上記以外の第1のウエーハの作製工程については特に限定されるものではなく、例えば図7に示したような従来の半導体ウエーハの製造方法に従って半導体ウエーハに研磨工程まで施した後、得られたウエーハにDZ層を形成する第1の熱処理を行うことによって、表面にDZ層が形成された第1のウエーハを作製することができる。
【0035】
このとき、第1のウエーハとして、窒素濃度が1×1013〜5×1015/cm3で、初期酸素濃度が8×1017/cm3(JEIDA)以下である半導体ウエーハを用いることが好ましい。このように半導体ウエーハに窒素をドープすることによって、シリコン単結晶製造時に導入されるいわゆるグローンイン(Grown−in)欠陥の発生を抑制する効果が得られるが、窒素濃度が1×1013/cm3未満の場合にはこの欠陥抑制効果を十分に得ることができず、また窒素濃度が5×1015/cm3を超える場合ではCZ単結晶を引き上げる際に単結晶化を妨げてしまい、生産性の低下を招く恐れがある。また、ウエーハの初期酸素濃度が8×1017/cm3以下であれば、ウエーハ内での酸素析出が低くなるため、ウエーハ表面にDZ層を容易に形成することができる。なお、本明細書中に記載されている酸素濃度の値は、(社)日本電子工業振興協会(JEIDA)で標準化されている方法に準じ測定した値である(JEIDAは、現在統合されて(社)電子情報技術産業協会となっている)。
【0036】
また、第1のウエーハとして、窒素をドープしないでグローンイン欠陥の発生を抑制したウエーハを用いても良い。例えば、シリコン単結晶には、ベイカンシイ(Vacancy、以下Vと略記することがある)と呼ばれるシリコン原子の不足から発生する凹部、穴のようなものが多い領域(V領域)と、インタースティシアルシリコン(Interstitial−Si、以下Iと略記することがある)と呼ばれるシリコン原子が余分に存在し、転位や余分なシリコン原子の塊が多い領域(I領域)があり、そのV領域とI領域の間には、原子の不足や余分が無い(少ない)ニュートラル(Neutral、以下Nと略記することがある)領域が存在している。グローンイン欠陥はVやIが過飽和な状態の時に発生するものであり、多少の原子の偏りがあっても飽和以下であれば、欠陥としては存在しないことがわかっている。このようなN領域のシリコン単結晶を用いたウエーハでもDZ層を形成しやすく、第1のウエーハとして使用することができる。
【0037】
また、上記第1の熱処理としては、不活性ガス雰囲気中、例えば900℃以上シリコン融点以下の温度とすることができるが、1100℃以上の温度で少なくとも10分以上、好ましくは60分程度行われることが望ましい。第1の熱処理の熱処理温度を1100℃以上とすることで効果的に外方拡散を生じさせ、DZ層を十分に形成することができる。また、熱処理時間が10分より短い場合、DZ層を十分に形成できない可能性がある。したがって、上記のような条件で第1の熱処理を行うことによって、第1のウエーハの表面にDZ層を確実に形成し、さらにそのDZ層の幅を拡大させたり、また所望の厚さに制御することが可能となる。
【0038】
次に、本発明で用いられる第2のウエーハ2は、第2の熱処理を行ってウエーハ内に酸素析出物を形成した後、ウエーハの表面7と裏面8の少なくとも一方の面を研磨することによって作製される。この熱処理では、熱処理用ボートとして石英を用いることもできるので比較的キズは発生しにくいが、このとき、第2のウエーハ2に行われる研磨が両面研磨であれば、ウエーハ両面にキズのない第2のウエーハを容易に得ることができるため好ましい。また、その他に、第2のウエーハの少なくとも一方の面に研磨を行い、他方の面に平面研削やその他従来のウエーハ製造においてウエーハ裏面に行われている処理等を行うことによって、両面にキズのない第2のウエーハを作製することもできる。さらに、第2の熱処理において保持面とした面を片面研磨することによって、キズを除去するとともに、この面を貼り合わせ面とすることもできる。
【0039】
このような第2のウエーハにおいては、酸素析出物はウエーハ内部に形成されるため、第2の熱処理で酸素析出物を形成した後、第2のウエーハに研磨を行ってもウエーハ内部に形成したBMD層が除去されることはない。また、このように第2の熱処理後に研磨等を行うことによって、第2の熱処理でキズが生じた場合でも容易に除去でき、ウエーハ両面にキズがない第2のウエーハを得ることができる。
【0040】
また、上記以外の第2のウエーハの作製工程については特に限定されるものではない。例えば、第2の熱処理は、図7に示す半導体ウエーハの製造工程において研磨工程前に行われるのであれば、スライス工程から研磨工程間の何れの工程間で実施しても良い。
【0041】
このとき、第2のウエーハとして、初期酸素濃度が1×1018/cm3(JEIDA)以上である半導体ウエーハを用いることが好ましい。このようにウエーハの酸素濃度が1×1018/cm3以上であれば、ウエーハ内に酸素析出物を十分に形成することができ、所望のBMD密度を有する第2のウエーハを容易に作製することができる
【0042】
また、上記第2の熱処理条件としては、どの程度のBMD密度を有するウエーハを得るのかによって適宜設定する必要があるが、例えば、昇温速度を1℃/min〜20℃/minとして600℃〜1100℃で10分から10時間程度行えば良い。なるべく多く析出させるには、昇温速度は10℃/min以下、特に好ましくは5℃/min以下とゆっくり昇温し、不活性ガス雰囲気中、1000℃以下の温度で10分以上、好ましくは60分以上、特に好ましくは120分以上と長時間で熱処理を行う。この第2の熱処理においては、酸素析出核が消滅しないような状態で酸素析出物を十分に成長させる必要がある。熱処理温度が1000℃を超えると、ウエーハバルク中に形成した酸素析出核が溶解して消滅してしまい十分なBMD密度を得ることが困難となり、昇温速度が速い場合、及び熱処理時間が短い場合も、酸素析出物を十分に成長させることができないことがある。したがって、上記のような熱処理条件で第2の熱処理を行うことによって、第2のウエーハ内に酸素析出物を十分に形成して、所望のBMD密度を有する第2のウエーハを作製することが可能となる。
尚、第1の熱処理及び第2の熱処理は上記の熱処理条件に限定されるものではなく、熱処理温度等を変化させたり、また多段階で熱処理を行うこともでき、所望する半導体ウエーハの品質に応じて適宜熱処理条件を設定することができる。
【0043】
上記のようにして第1のウエーハと第2のウエーハを作製した後、図1に示したように、第1のウエーハ1のDZ層3を形成した面と第2のウエーハ2の研磨した面とを貼り合わせて貼り合わせウエーハ9を作製し、その後この得られた貼り合わせウエーハ9の第1のウエーハ側の面(キズ6が形成されている面)を保持して結合熱処理を行う。
【0044】
この第一のウエーハと第二のウエーハとを貼り合わせる方法については特に限定されるものではないが、例えば、第1のウエーハと第2のウエーハとを貼り合わせる前に、第1のウエーハをフッ酸で洗浄することができる。このように第1のウエーハと第2のウエーハとを貼り合わせる前に第1のウエーハをフッ酸で洗浄することによって、第1の熱処理を行った際に第1のウエーハの表面に形成された酸化膜を除去することができ、第1のウエーハと第2のウエーハとを直接接合することができる。その際、第1のウエーハと第2のウエーハとの接合界面に気泡等が形成されないようにする。
【0045】
尚、第2のウエーハについては、第2の熱処理でウエーハに形成された酸化膜はその後の研磨で除去することができるが、もし第2のウエーハに研磨を行った後でもウエーハ裏面に酸化膜が形成されている場合等では、必要に応じて第2のウエーハをフッ酸で洗浄することもできる。
尚、上記のような第1のウエーハにフッ酸による洗浄を行わずに、第1のウエーハと第2のウエーハとを酸化膜を介して貼り合わせることによって、SOI(Silicon on insulator)構造を有するSOIウエーハを製造することも可能である。
【0046】
また、2つのウエーハを貼り合わせて得られた貼り合わせウエーハに結合熱処理を行う際、この貼り合わせウエーハの第1のウエーハ側の面を熱処理用ボートの載置部等で保持して結合熱処理を行うことによって、図1に示したように、既にキズ6が形成されている貼り合わせウエーハ9の表面(第1のウエーハ側の面)に新たにキズが形成されることになるものの、熱処理用ボートと全く接触していないウエーハ裏面(第2のウエーハ側の面)にはキズが生じることはない。この貼り合わせウエーハ9の表面に形成されている傷は、その後の第1のウエーハを薄膜化する際に除去することができる。
【0047】
このように高温でウエーハを熱処理した場合は、熱処理用ボートと接触している側の面を、その後研磨するなどしてキズを除去すれば良い。特に1000℃以上で熱処理する第1の熱処理や結合熱処理では、熱処理用ボートとしてSiC等を用いるためウエーハにキズがつきやすい。従って、熱処理の際にウエーハを保持した側を、熱処理後に研磨等により薄膜化するようにする。
【0048】
このような結合熱処理において、その熱処理条件については特に限定されるものではなく、1000℃〜1350℃程度で10分以上行うことができる。このように結合熱処理を1000℃以上の温度で行うとウエーハを強固に結合することができる。また、熱処理時間が10分より短い場合、ウエーハ間の結合強度を十分に高めることができないため、その後結合界面で剥離が生じる恐れがある。したがって、結合熱処理は、例えば不活性ガス雰囲気中、1000℃以上の温度で少なくとも10分以上、好ましくは60分程度行うことが望ましく、それによって、第1のウエーハと第2のウエーハとの結合強度を高めて、第1のウエーハと第2のウエーハとが確実に結合して一体化したウエーハを得ることができる。
【0049】
このようにして貼り合わせウエーハに結合熱処理を行った後、第1のウエーハをDZ層が現れる深さまで薄膜化することによって半導体ウエーハ10を得ることができる。このとき、第1のウエーハを薄膜化する方法については特に限定されるものではなく、例えば、研削・研磨やウエットエッチング、ドライエッチング等を行うことによって薄膜化することができる。
【0050】
このようにして半導体ウエーハを製造することによって、ウエーハ裏面にキズがなく、ウエーハ表面にDZ層を有し、かつウエーハバルク中に十分な酸素析出物が形成されて優れたゲッタリング能力を有する半導体ウエーハを得ることができる。さらに、本発明では上記のように第1のウエーハと第2のウエーハとを別々に作製してそれらを貼り合わせるので、半導体ウエーハに形成されるDZ層の幅及びBMD密度を精密に制御することができ、所望のDZ幅とゲッタリング能力を有する半導体ウエーハを容易に製造することができる。
【0051】
そして、このように裏面にキズがなく、所望のDZ層と優れたゲッタリング能力を有する半導体ウエーハであれば、その後この半導体ウエーハにデバイス形成を行っても歩留まりを低下させずに、高品質の半導体デバイスを作製することができる。さらに、このような半導体ウエーハにエピタキシャル成長を行った場合でも、優れたゲッタリング能力を有するエピタキシャルウエーハを容易に製造することができるため、本発明の半導体ウエーハはエピタキシャル成長用基板としても非常に有効な半導体ウエーハとなる。
【0052】
さらに、本発明の半導体ウエーハの製造方法では、第2のウエーハの抵抗率を第1のウエーハの抵抗率よりも小さくすることが好ましい。このように第2のウエーハの抵抗率を第1のウエーハよりも小さくすることによって、製造した半導体ウエーハのゲッタリング能力を一層向上させることができ、より高品質の半導体ウエーハとすることができる。
【0053】
【実施例】
以下、実施例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
(実施例)
先ず、第1のウエーハを作製するために、直径200mm、窒素濃度が5×1014/cm3、初期酸素濃度が8×1017/cm3(JEIDA)、抵抗率が12Ω・cmのシリコン単結晶インゴットを作製した後、図3に示したようにスライス工程、面取り工程、ラッピング工程、エッチング工程、研磨工程を順次行い、その後得られたシリコンウエーハにDZ層を形成するために第1の熱処理を行った。このとき、熱処理装置として、図6に示した熱処理用ボート21を設置した縦型の熱処理炉を使用し、シリコンウエーハに16μm程度の厚さを有するDZ層を形成するために、Arガス雰囲気中、1100℃で60分間の熱処理を行って、第1のウエーハを作製した。
【0054】
このようにして作製した第1のウエーハについて、ウエーハの厚さとウエーハ表面に形成したDZ層の幅を測定した結果、ウエーハ厚さが775μm、DZ層の幅が16μmであることが確認された。また、この第1のウエーハの裏面を顕微鏡で観察したところ、ウエーハを保持していた部分にPV値が約15μm程度のキズが複数観察された。
【0055】
次に、第2のウエーハを作製するために、直径200mm、初期酸素濃度が1×1018/cm3(JEIDA)、抵抗率が10Ω・cmのシリコン単結晶インゴットを作製し、続いて図3に示したようにスライス工程、面取り工程、ラッピング工程、エッチング工程を順次行った後、得られたシリコンウエーハの内部に酸素析出物を形成するために第2の熱処理を行った。
【0056】
このとき、熱処理装置として、上記第1の熱処理で用いたものと同じ縦型の熱処理炉を使用した。そして、昇温速度を10℃/minに設定し、Arガス雰囲気中、先ず650℃で60分間保持して酸素析出核の形成を行い、その後950℃まで昇温して60分間保持することによって酸素析出物を成長させた。
【0057】
第2の熱処理後、シリコンウエーハの両面に鏡面研磨を行うことによって、第2のウエーハを作製した。このようにして作製した第2のウエーハの厚さを測定した結果、ウエーハ厚さが750μmであった。また、この第2のウエーハの両面を顕微鏡で観察したところ、熱処理用ボートの影響で発生するようなキズは観察されなかった。
【0058】
次に、作製した第1のウエーハを15%のフッ酸溶液に浸漬して洗浄を行い、ウエーハ表面に存在する酸化膜を除去した。続いて、第1のウエーハの無欠陥層を形成した面と第2のウエーハの一方の面とを貼り合わせることによって貼り合わせウエーハを作製し、その後結合熱処理を行った。結合熱処理は、貼り合わせウエーハの第1のウエーハ側の面を熱処理ボートに保持して、Arガス雰囲気中、1100℃で60分間行われた。
【0059】
結合熱処理後、第1のウエーハを研削・研磨により760μm除去して薄膜化し、15μmのDZ層を有する半導体ウエーハを製造した。得られた半導体ウエーハの表裏面を顕微鏡で観察した結果、熱処理の際に生じるようなキズは観察されなかった。また、製造した半導体ウエーハのBMD密度を測定したところ、2.5×105/cm2であり、ゲッタリング能力が非常に優れている半導体ウエーハであることがわかった。
【0060】
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は単なる例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
【0061】
例えば、上記実施の形態では、第1のウエーハと第2のウエーハを直接貼り合わせて製造した半導体ウエーハについて主に説明を行っているが、本発明はこれに限定されるものではなく、第1のウエーハと第2のウエーハを酸化膜を介して貼り合わせて製造したSOIウエーハにも同様に適用することができる。
また、熱処理装置も熱処理用ボートを用いたバッチ式のものに限らず、ウエーハ裏面を保持し1枚ずつ熱処理する枚葉式の熱処理装置を用いても良い。
【0062】
【発明の効果】
以上説明したように、本発明によれば、ウエーハ裏面にキズがなく、ウエーハ表面に所望のDZ層が形成され、かつウエーハバルク中に十分に酸素析出物が形成されて優れたゲッタリング能力を有する半導体ウエーハを製造することができる。
【図面の簡単な説明】
【図1】本発明の半導体ウエーハの製造方法の一例を示す概略説明図である。
【図2】本発明の半導体ウエーハの製造方法の一例を示すフロー図である。
【図3】実施例で行われた半導体ウエーハの製造方法を示すフロー図である。
【図4】熱処理用ボートの構成の一例を示す概略図である。
【図5】縦型の熱処理炉の構成を示す概略図である。
【図6】熱処理用ボートの構成の別の例を示す概略図である。
【図7】従来の半導体ウエーハの製造方法を示すフロー図である。
【符号の説明】
1…第1のウエーハ、 2…第2のウエーハ、
3…無欠陥層(DZ層)、 4…第1のウエーハの表面(研磨された面)、
5…第1のウエーハの裏面、 6…キズ、
7…第2のウエーハの表面、 8…第2のウエーハの裏面、
9…貼り合わせウエーハ、 10…半導体ウエーハ。
【発明の属する技術分野】
本発明は、シリコンウエーハ等の半導体ウエーハの製造方法に関し、特にウエーハ表面に無欠陥層(DZ層)が形成され、かつウエーハバルク中に酸素析出物が形成されている半導体ウエーハの製造方法、及びその方法で製造された半導体ウエーハに関する。
【0002】
【従来の技術】
従来、半導体単結晶シリコン(以下単にシリコンということがある)等からなる半導体ウエーハは、例えば、図7に示すような製造工程に従って製造が行われる。
【0003】
具体的には、一般に単結晶育成工程でチョクラルスキー(Czochralski;CZ)法や浮遊帯域溶融(Floating Zone;FZ)法等を使用して単結晶インゴットを成長させ、得られた単結晶インゴットをスライス工程で薄円板状に切断してウエーハを作製した後、ウエーハの割れ・欠けを防止するためにウエーハ外周部を面取りする面取り工程、ウエーハを平坦化するラッピング工程、面取り及びラッピングが施されたウエーハに残留する加工歪みを除去するエッチング工程、ウエーハ表面を鏡面化する研磨(ポリッシング)工程、研磨されたウエーハを洗浄して付着した研磨剤や異物を除去する洗浄工程を経ることにより半導体ウエーハが製造される。また、このような半導体ウエーハの製造工程では、同じ工程を多段で行ったり、工程順を入れ換えたりすることができる。
【0004】
このようにして製造された鏡面研磨ウエーハは、更にその品質を向上させるために熱処理工程が行われることがある。例えば、この熱処理工程は、ウエーハ表面におけるDZ層の形成、バルク中に酸素析出物を形成することによるゲッタリング層(BMD層)の形成、酸化膜の形成、不純物拡散等の目的で行われ、非常に重要なプロセスである。
【0005】
このような熱処理工程で用いられる熱処理炉としては、近年のウエーハの大口径化に伴い、ウエーハを水平に積層した状態で熱処理を行う縦型の熱処理炉が主に用いられている。また、この縦型熱処理炉内には、多数の半導体ウエーハをセットするための熱処理用ボートが設置されている。
【0006】
図5に、縦型熱処理炉の一例を示す概略説明図を示す。熱処理炉30の反応室11の内部には熱処理用ボート12が設置されており、この熱処理用ボート12に載置されたウエーハ13は、反応室11の周囲に設けられたヒータ14によって加熱される。また、反応室11にはガス導入管15を介して雰囲気ガスを導入し、熱処理炉30の上方からガスを流してウエーハ13の周囲を通過させ、ガス排気管16から外部に排出する。このとき、使用する雰囲気ガスは熱処理の目的によって異なるが、主としてH2、N2、O2、Ar等が用いられる。また、不純物拡散の場合には、これらのガスを不純物化合物ガスのキャリアガスとしても使用する。
【0007】
このような縦型熱処理炉に設置される熱処理用ボートに関して、半導体ウエーハを保持するためのウエーハ載置部の形態として種々の形状が用いられている。例えば図4に示したように、支柱18が連結部19によって結合されている熱処理用ボート17では、各支柱の同じ高さにウエーハ載置部となる溝20が形成されており、これらの複数の溝20のそれぞれに熱処理を行う半導体ウエーハを保持することができる。
【0008】
また、その他の熱処理用ボートの例としては、例えば図6に示した熱処理用ボート21のように、支柱22にウエーハ23を保持するための突起状の支持部24を設けたものや、その他にも支柱に種々の形状のウエーハ載置部を設けた熱処理用ボートが用いられている。これらの熱処理用ボートは通常、石英(SiO2)、炭化珪素(SiC)、シリコン(Si)等の材料で作られており、またそのウエーハ載置部は熱処理用ボートの支柱に対してほぼ垂直にウエーハを保持できるように形成されていることが多い。
【0009】
このような熱処理炉を用いて半導体ウエーハにDZ層及びBMD層を形成するような熱処理工程等では、例えば1000℃以上の温度で熱処理が行われる。このような高温での熱処理では、通常SiC製の熱処理用ボートが用いられる。
【0010】
この半導体ウエーハにDZ層及びBMD層を形成するための熱処理工程において例えば図6に示すような熱処理用ボート21を用いた場合、半導体ウエーハは熱処理用ボート21の支持部24によってウエーハ裏面の数箇所で保持されて水平に保たれる。このとき、熱処理用ボート(特に、ウエーハ載置部)と熱処理するウエーハとの硬さの違いや、ウエーハの自重による応力、及び熱処理用ボートとウエーハとの熱膨張係数の違い等の影響でウエーハ裏面の保持部分にキズが生じる場合があった。
【0011】
このようなキズが例えばウエーハ裏面に肉眼で確認できるキズとして残存している場合、その後のデバイス工程において露光装置で処理を行う際にフォーカスエラーの原因となり、デバイス歩留まりを低下させるという問題があった。したがって、このようなウエーハ裏面に生じるキズを除去することが望まれており、種々の方法が検討されている。
【0012】
また、上記のように半導体ウエーハに熱処理を行ってウエーハ表層にDZ層を形成するとともに、バルク中に酸素析出物を形成してゲッタリング能力を高めるときには、例えば半導体ウエーハに多段階で熱処理を施すことによって、酸素の外方拡散と酸素の析出とを制御することが行われてきた。
【0013】
しかしながら、従来では、上記のように半導体ウエーハを熱処理用ボートに保持して熱処理工程を行うことによって1枚の半導体ウエーハにDZ層とBMD層とを形成しているため、酸素の外方拡散と酸素析出の相反する性質を同時にかつ精密に制御しなければならなかった。そのため、半導体ウエーハにDZ層及びBMDをバランス良く形成することは非常に難しく、所望のDZ層を有するとともに優れたゲッタリング能力を有する半導体ウエーハを製造することは極めて困難であった。
【0014】
このような問題に対して、特開平4−180628号公報では、高密度の微小欠陥を有する厚いシリコンウエーハ上に初期酸素濃度が低くかつ結晶欠陥のない薄いシリコンウエーハを貼り合わせた半導体ウエーハを開示している。しかしながら、このような半導体ウエーハを製造する際に、例えば酸素析出熱処理や2枚のシリコンウエーハを貼り合わせる際に行う結合熱処理等を行った場合、上記と同様にウエーハの裏面にキズが発生してしまい、結果的にデバイス歩留まりの低下を招くという問題があった。
【0015】
【特許文献1】
特開平4−180628号公報
【0016】
【発明が解決しようとする課題】
そこで本発明は上記問題点に鑑みてなされたものであり、本発明の目的は、ウエーハ裏面にキズがなく、所望のDZ層を有するとともに優れたゲッタリング能力を有する半導体ウエーハを製造する半導体ウエーハの製造方法、及び製造された半導体ウエーハを提供することにある。
【0017】
【課題を解決するための手段】
上記目的を達成するために、本発明によれば、第1のウエーハと第2のウエーハとを貼り合わせて半導体ウエーハを製造する半導体ウエーハの製造方法において、前記第1のウエーハに研磨を行った後に第1の熱処理を行って表面に無欠陥層を形成し、前記第2のウエーハに第2の熱処理を行ってウエーハ内に酸素析出物を形成した後に少なくとも一方の面の研磨を行い、その後前記第1のウエーハの無欠陥層を形成した面と前記第2のウエーハの研磨をした面とを貼り合わせ、得られた貼り合わせウエーハの第1のウエーハ側の面を保持して結合熱処理を行った後、第1のウエーハを薄膜化することを特徴とする半導体ウエーハの製造方法が提供される(請求項1)。
【0018】
このように、それぞれ別途に作製された第1のウエーハと第2のウエーハとを貼り合わせ、その貼り合わせウエーハの第1のウエーハ側の面を保持して結合熱処理を行った後、第1のウエーハを薄膜化することによって、ウエーハ裏面にキズがなく、ウエーハ表面にDZ層が形成されていて、かつウエーハバルク中に十分な酸素析出物が形成された優れたゲッタリング能力を有する半導体ウエーハを製造することができる。
【0019】
このとき、前記第2のウエーハの第2の熱処理後に行う研磨を両面研磨とすることが好ましい(請求項2)。
第2の熱処理ではウエーハにキズがつきにくいものの、このように、第2の熱処理が行われた第2のウエーハに両面研磨を行うことによって、両面に完全にキズがない状態の第2のウエーハを容易にかつ効率的に得ることができる。
【0020】
また、前記第1のウエーハと第2のウエーハとを貼り合わせる前に、第1のウエーハをフッ酸で洗浄することが好ましい(請求項3)。
このように、第1のウエーハと第2のウエーハとを貼り合わせる前に第1のウエーハをフッ酸で洗浄することによって、第1のウエーハに第1の熱処理を行った際にウエーハ表面に形成された酸化膜を除去することができ、第1のウエーハと第2のウエーハとを直接接合することができる。
【0021】
この場合、前記結合熱処理を、1000℃以上の温度で少なくとも10分以上行うことが好ましい(請求項4)。
このようにして結合熱処理を行うことによって、第1のウエーハと第2のウエーハの結合強度を高め、第1のウエーハと第2のウエーハとが確実に結合して一体化した半導体ウエーハを製造することができる。
【0022】
また、前記第1の熱処理を、不活性ガス雰囲気中、1100℃以上の温度で少なくとも10分以上行うことが好ましい(請求項5)。
このようにして第1の熱処理を行うことによって、第1のウエーハの表面にDZ層を確実に形成し、またそのDZ層の幅を拡大させたり、所望の大きさに制御することが可能となる。
【0023】
さらに、前記第2の熱処理を、昇温速度を10℃/min以下にして、不活性ガス雰囲気中、1000℃以下の温度で少なくとも10分以上行うことが好ましい(請求項6)。
このようにして第2の熱処理を行うことによって、第2のウエーハ内に酸素析出物を十分に形成して、所望のBMD密度を有する第2のウエーハを作製することができる。
【0024】
また、本発明の半導体ウエーハの製造方法では、前記第1のウエーハとして、窒素濃度が1×1013〜5×1015/cm3で、初期酸素濃度が8×1017/cm3以下である半導体ウエーハを用いることが好ましい(請求項7)。
このような窒素濃度及び初期酸素濃度を有する半導体ウエーハを第1のウエーハとして用いることによって、第1のウエーハ表面にDZ層を容易に形成することができる。
【0025】
さらに、前記第2のウエーハとして、初期酸素濃度が1×1018/cm3以上である半導体ウエーハを用いることが好ましい(請求項8)。
このような初期酸素濃度を有する半導体ウエーハを第2のウエーハとして用いることによって、第2のウエーハ内に十分に酸素析出物を形成することができ、所望のBMD密度を有する第2のウエーハを容易に作製することができる。
【0026】
さらにこのとき、前記第2のウエーハの抵抗率を、前記第1のウエーハの抵抗率よりも小さくすることが好ましい(請求項9)。
このように第2のウエーハの抵抗率を第1のウエーハよりも小さくすることによって、製造した半導体ウエーハのゲッタリング能力を一層向上させることができ、より高品質の半導体ウエーハを得ることができる。
【0027】
そして、本発明の半導体ウエーハの製造方法で製造された半導体ウエーハは、ウエーハ裏面にキズがなく、ウエーハ表面に所望のDZ層を有しかつウエーハバルク中に十分に酸素析出物が形成されて優れたゲッタリング能力を有する高品質の半導体ウエーハとすることができる(請求項10)。そして、このように裏面にキズがなく、所望のDZ層と優れたゲッタリング能力を有する半導体ウエーハであれば、その後この半導体ウエーハにデバイス形成を行っても歩留まりを低下させずに高品質の半導体デバイスを作製することができる。
また一方、本発明の半導体ウエーハにエピタキシャル成長を行った場合、優れたゲッタリング能力を有するエピタキシャルウエーハを容易に製造することができる。したがって、本発明の半導体ウエーハはエピタキシャル成長用基板としても非常に有効な半導体ウエーハとなる。
【0028】
【発明の実施の形態】
以下、本発明について実施の形態を説明するが、本発明はこれらに限定されるものではない。
従来の半導体ウエーハの製造では、ウエーハに研磨工程を行った後に熱処理用ボート等でウエーハ裏面を保持して熱処理を行うことによって、ウエーハ表面にDZ層を形成し、またバルク中に酸素析出物を形成して、ウエーハの品質を向上させている。しかしながら、このような熱処理を半導体ウエーハに行った際に、熱処理用ボートに保持されているウエーハ裏面にキズを発生させていた。このような裏面にキズが生じている半導体ウエーハは、その後のデバイス工程において露光の際にフォーカスエラー等を生じさせてしまうため、デバイス歩留まりを低下させる原因の一つになっていた。
【0029】
そこで、本発明者は、2枚のウエーハを貼り合わせて半導体ウエーハを製造する際に、DZ層の形成や酸素析出物の形成のための熱処理、また貼り合わせたウエーハの結合強度を高めるための結合熱処理を行った際にウエーハに生じるキズを、ウエーハの研磨や貼り合わせたウエーハの薄膜化を利用することによって容易に除去できること見出し、鋭意検討を重ねることによって本発明を完成させた。
【0030】
すなわち、本発明の半導体ウエーハの製造方法は、第1のウエーハと第2のウエーハとを貼り合わせて半導体ウエーハを製造する半導体ウエーハの製造方法において、前記第1のウエーハに研磨を行った後に第1の熱処理を行って表面に無欠陥層を形成し、前記第2のウエーハに第2の熱処理を行ってウエーハ内に酸素析出物を形成した後に少なくとも一方の面の研磨を行い、その後前記第1のウエーハの無欠陥層を形成した面と前記第2のウエーハの研磨をした面とを貼り合わせ、得られた貼り合わせウエーハの第1のウエーハ側の面を熱処理用ボート等のウエーハ載置部に保持して結合熱処理を行った後、第1のウエーハを薄膜化することに特徴を有するものである。
【0031】
以下、本発明に係る半導体ウエーハの製造方法について図面を参照しながら具体的に説明する。図1に本発明の半導体ウエーハの製造方法の一例を表す概略説明図を示し、また図2にそのフロー図を示す。
【0032】
先ず、貼り合わせるための第1のウエーハと第2のウエーハの2枚の半導体ウエーハを作製する。
本発明で用いられる第1のウエーハ1は、少なくとも一方の面に研磨が行われた後、第1の熱処理を行って表面4(研磨された面)にDZ層3を形成することによって作製される。このとき、第1のウエーハ1の裏面5には第一の熱処理を行った際にキズ6が発生することになる。
【0033】
この第1のウエーハについては、DZ層は第1の熱処理でウエーハ表面に形成されるので、第1の熱処理を行った後にウエーハの研磨を行うとDZ層の厚さが研磨の際の研磨代により減少し、場合によってはDZ層がなくなってしまうことがある。したがって、第1の熱処理はウエーハを研磨した後に行われる必要がある。
【0034】
上記以外の第1のウエーハの作製工程については特に限定されるものではなく、例えば図7に示したような従来の半導体ウエーハの製造方法に従って半導体ウエーハに研磨工程まで施した後、得られたウエーハにDZ層を形成する第1の熱処理を行うことによって、表面にDZ層が形成された第1のウエーハを作製することができる。
【0035】
このとき、第1のウエーハとして、窒素濃度が1×1013〜5×1015/cm3で、初期酸素濃度が8×1017/cm3(JEIDA)以下である半導体ウエーハを用いることが好ましい。このように半導体ウエーハに窒素をドープすることによって、シリコン単結晶製造時に導入されるいわゆるグローンイン(Grown−in)欠陥の発生を抑制する効果が得られるが、窒素濃度が1×1013/cm3未満の場合にはこの欠陥抑制効果を十分に得ることができず、また窒素濃度が5×1015/cm3を超える場合ではCZ単結晶を引き上げる際に単結晶化を妨げてしまい、生産性の低下を招く恐れがある。また、ウエーハの初期酸素濃度が8×1017/cm3以下であれば、ウエーハ内での酸素析出が低くなるため、ウエーハ表面にDZ層を容易に形成することができる。なお、本明細書中に記載されている酸素濃度の値は、(社)日本電子工業振興協会(JEIDA)で標準化されている方法に準じ測定した値である(JEIDAは、現在統合されて(社)電子情報技術産業協会となっている)。
【0036】
また、第1のウエーハとして、窒素をドープしないでグローンイン欠陥の発生を抑制したウエーハを用いても良い。例えば、シリコン単結晶には、ベイカンシイ(Vacancy、以下Vと略記することがある)と呼ばれるシリコン原子の不足から発生する凹部、穴のようなものが多い領域(V領域)と、インタースティシアルシリコン(Interstitial−Si、以下Iと略記することがある)と呼ばれるシリコン原子が余分に存在し、転位や余分なシリコン原子の塊が多い領域(I領域)があり、そのV領域とI領域の間には、原子の不足や余分が無い(少ない)ニュートラル(Neutral、以下Nと略記することがある)領域が存在している。グローンイン欠陥はVやIが過飽和な状態の時に発生するものであり、多少の原子の偏りがあっても飽和以下であれば、欠陥としては存在しないことがわかっている。このようなN領域のシリコン単結晶を用いたウエーハでもDZ層を形成しやすく、第1のウエーハとして使用することができる。
【0037】
また、上記第1の熱処理としては、不活性ガス雰囲気中、例えば900℃以上シリコン融点以下の温度とすることができるが、1100℃以上の温度で少なくとも10分以上、好ましくは60分程度行われることが望ましい。第1の熱処理の熱処理温度を1100℃以上とすることで効果的に外方拡散を生じさせ、DZ層を十分に形成することができる。また、熱処理時間が10分より短い場合、DZ層を十分に形成できない可能性がある。したがって、上記のような条件で第1の熱処理を行うことによって、第1のウエーハの表面にDZ層を確実に形成し、さらにそのDZ層の幅を拡大させたり、また所望の厚さに制御することが可能となる。
【0038】
次に、本発明で用いられる第2のウエーハ2は、第2の熱処理を行ってウエーハ内に酸素析出物を形成した後、ウエーハの表面7と裏面8の少なくとも一方の面を研磨することによって作製される。この熱処理では、熱処理用ボートとして石英を用いることもできるので比較的キズは発生しにくいが、このとき、第2のウエーハ2に行われる研磨が両面研磨であれば、ウエーハ両面にキズのない第2のウエーハを容易に得ることができるため好ましい。また、その他に、第2のウエーハの少なくとも一方の面に研磨を行い、他方の面に平面研削やその他従来のウエーハ製造においてウエーハ裏面に行われている処理等を行うことによって、両面にキズのない第2のウエーハを作製することもできる。さらに、第2の熱処理において保持面とした面を片面研磨することによって、キズを除去するとともに、この面を貼り合わせ面とすることもできる。
【0039】
このような第2のウエーハにおいては、酸素析出物はウエーハ内部に形成されるため、第2の熱処理で酸素析出物を形成した後、第2のウエーハに研磨を行ってもウエーハ内部に形成したBMD層が除去されることはない。また、このように第2の熱処理後に研磨等を行うことによって、第2の熱処理でキズが生じた場合でも容易に除去でき、ウエーハ両面にキズがない第2のウエーハを得ることができる。
【0040】
また、上記以外の第2のウエーハの作製工程については特に限定されるものではない。例えば、第2の熱処理は、図7に示す半導体ウエーハの製造工程において研磨工程前に行われるのであれば、スライス工程から研磨工程間の何れの工程間で実施しても良い。
【0041】
このとき、第2のウエーハとして、初期酸素濃度が1×1018/cm3(JEIDA)以上である半導体ウエーハを用いることが好ましい。このようにウエーハの酸素濃度が1×1018/cm3以上であれば、ウエーハ内に酸素析出物を十分に形成することができ、所望のBMD密度を有する第2のウエーハを容易に作製することができる
【0042】
また、上記第2の熱処理条件としては、どの程度のBMD密度を有するウエーハを得るのかによって適宜設定する必要があるが、例えば、昇温速度を1℃/min〜20℃/minとして600℃〜1100℃で10分から10時間程度行えば良い。なるべく多く析出させるには、昇温速度は10℃/min以下、特に好ましくは5℃/min以下とゆっくり昇温し、不活性ガス雰囲気中、1000℃以下の温度で10分以上、好ましくは60分以上、特に好ましくは120分以上と長時間で熱処理を行う。この第2の熱処理においては、酸素析出核が消滅しないような状態で酸素析出物を十分に成長させる必要がある。熱処理温度が1000℃を超えると、ウエーハバルク中に形成した酸素析出核が溶解して消滅してしまい十分なBMD密度を得ることが困難となり、昇温速度が速い場合、及び熱処理時間が短い場合も、酸素析出物を十分に成長させることができないことがある。したがって、上記のような熱処理条件で第2の熱処理を行うことによって、第2のウエーハ内に酸素析出物を十分に形成して、所望のBMD密度を有する第2のウエーハを作製することが可能となる。
尚、第1の熱処理及び第2の熱処理は上記の熱処理条件に限定されるものではなく、熱処理温度等を変化させたり、また多段階で熱処理を行うこともでき、所望する半導体ウエーハの品質に応じて適宜熱処理条件を設定することができる。
【0043】
上記のようにして第1のウエーハと第2のウエーハを作製した後、図1に示したように、第1のウエーハ1のDZ層3を形成した面と第2のウエーハ2の研磨した面とを貼り合わせて貼り合わせウエーハ9を作製し、その後この得られた貼り合わせウエーハ9の第1のウエーハ側の面(キズ6が形成されている面)を保持して結合熱処理を行う。
【0044】
この第一のウエーハと第二のウエーハとを貼り合わせる方法については特に限定されるものではないが、例えば、第1のウエーハと第2のウエーハとを貼り合わせる前に、第1のウエーハをフッ酸で洗浄することができる。このように第1のウエーハと第2のウエーハとを貼り合わせる前に第1のウエーハをフッ酸で洗浄することによって、第1の熱処理を行った際に第1のウエーハの表面に形成された酸化膜を除去することができ、第1のウエーハと第2のウエーハとを直接接合することができる。その際、第1のウエーハと第2のウエーハとの接合界面に気泡等が形成されないようにする。
【0045】
尚、第2のウエーハについては、第2の熱処理でウエーハに形成された酸化膜はその後の研磨で除去することができるが、もし第2のウエーハに研磨を行った後でもウエーハ裏面に酸化膜が形成されている場合等では、必要に応じて第2のウエーハをフッ酸で洗浄することもできる。
尚、上記のような第1のウエーハにフッ酸による洗浄を行わずに、第1のウエーハと第2のウエーハとを酸化膜を介して貼り合わせることによって、SOI(Silicon on insulator)構造を有するSOIウエーハを製造することも可能である。
【0046】
また、2つのウエーハを貼り合わせて得られた貼り合わせウエーハに結合熱処理を行う際、この貼り合わせウエーハの第1のウエーハ側の面を熱処理用ボートの載置部等で保持して結合熱処理を行うことによって、図1に示したように、既にキズ6が形成されている貼り合わせウエーハ9の表面(第1のウエーハ側の面)に新たにキズが形成されることになるものの、熱処理用ボートと全く接触していないウエーハ裏面(第2のウエーハ側の面)にはキズが生じることはない。この貼り合わせウエーハ9の表面に形成されている傷は、その後の第1のウエーハを薄膜化する際に除去することができる。
【0047】
このように高温でウエーハを熱処理した場合は、熱処理用ボートと接触している側の面を、その後研磨するなどしてキズを除去すれば良い。特に1000℃以上で熱処理する第1の熱処理や結合熱処理では、熱処理用ボートとしてSiC等を用いるためウエーハにキズがつきやすい。従って、熱処理の際にウエーハを保持した側を、熱処理後に研磨等により薄膜化するようにする。
【0048】
このような結合熱処理において、その熱処理条件については特に限定されるものではなく、1000℃〜1350℃程度で10分以上行うことができる。このように結合熱処理を1000℃以上の温度で行うとウエーハを強固に結合することができる。また、熱処理時間が10分より短い場合、ウエーハ間の結合強度を十分に高めることができないため、その後結合界面で剥離が生じる恐れがある。したがって、結合熱処理は、例えば不活性ガス雰囲気中、1000℃以上の温度で少なくとも10分以上、好ましくは60分程度行うことが望ましく、それによって、第1のウエーハと第2のウエーハとの結合強度を高めて、第1のウエーハと第2のウエーハとが確実に結合して一体化したウエーハを得ることができる。
【0049】
このようにして貼り合わせウエーハに結合熱処理を行った後、第1のウエーハをDZ層が現れる深さまで薄膜化することによって半導体ウエーハ10を得ることができる。このとき、第1のウエーハを薄膜化する方法については特に限定されるものではなく、例えば、研削・研磨やウエットエッチング、ドライエッチング等を行うことによって薄膜化することができる。
【0050】
このようにして半導体ウエーハを製造することによって、ウエーハ裏面にキズがなく、ウエーハ表面にDZ層を有し、かつウエーハバルク中に十分な酸素析出物が形成されて優れたゲッタリング能力を有する半導体ウエーハを得ることができる。さらに、本発明では上記のように第1のウエーハと第2のウエーハとを別々に作製してそれらを貼り合わせるので、半導体ウエーハに形成されるDZ層の幅及びBMD密度を精密に制御することができ、所望のDZ幅とゲッタリング能力を有する半導体ウエーハを容易に製造することができる。
【0051】
そして、このように裏面にキズがなく、所望のDZ層と優れたゲッタリング能力を有する半導体ウエーハであれば、その後この半導体ウエーハにデバイス形成を行っても歩留まりを低下させずに、高品質の半導体デバイスを作製することができる。さらに、このような半導体ウエーハにエピタキシャル成長を行った場合でも、優れたゲッタリング能力を有するエピタキシャルウエーハを容易に製造することができるため、本発明の半導体ウエーハはエピタキシャル成長用基板としても非常に有効な半導体ウエーハとなる。
【0052】
さらに、本発明の半導体ウエーハの製造方法では、第2のウエーハの抵抗率を第1のウエーハの抵抗率よりも小さくすることが好ましい。このように第2のウエーハの抵抗率を第1のウエーハよりも小さくすることによって、製造した半導体ウエーハのゲッタリング能力を一層向上させることができ、より高品質の半導体ウエーハとすることができる。
【0053】
【実施例】
以下、実施例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
(実施例)
先ず、第1のウエーハを作製するために、直径200mm、窒素濃度が5×1014/cm3、初期酸素濃度が8×1017/cm3(JEIDA)、抵抗率が12Ω・cmのシリコン単結晶インゴットを作製した後、図3に示したようにスライス工程、面取り工程、ラッピング工程、エッチング工程、研磨工程を順次行い、その後得られたシリコンウエーハにDZ層を形成するために第1の熱処理を行った。このとき、熱処理装置として、図6に示した熱処理用ボート21を設置した縦型の熱処理炉を使用し、シリコンウエーハに16μm程度の厚さを有するDZ層を形成するために、Arガス雰囲気中、1100℃で60分間の熱処理を行って、第1のウエーハを作製した。
【0054】
このようにして作製した第1のウエーハについて、ウエーハの厚さとウエーハ表面に形成したDZ層の幅を測定した結果、ウエーハ厚さが775μm、DZ層の幅が16μmであることが確認された。また、この第1のウエーハの裏面を顕微鏡で観察したところ、ウエーハを保持していた部分にPV値が約15μm程度のキズが複数観察された。
【0055】
次に、第2のウエーハを作製するために、直径200mm、初期酸素濃度が1×1018/cm3(JEIDA)、抵抗率が10Ω・cmのシリコン単結晶インゴットを作製し、続いて図3に示したようにスライス工程、面取り工程、ラッピング工程、エッチング工程を順次行った後、得られたシリコンウエーハの内部に酸素析出物を形成するために第2の熱処理を行った。
【0056】
このとき、熱処理装置として、上記第1の熱処理で用いたものと同じ縦型の熱処理炉を使用した。そして、昇温速度を10℃/minに設定し、Arガス雰囲気中、先ず650℃で60分間保持して酸素析出核の形成を行い、その後950℃まで昇温して60分間保持することによって酸素析出物を成長させた。
【0057】
第2の熱処理後、シリコンウエーハの両面に鏡面研磨を行うことによって、第2のウエーハを作製した。このようにして作製した第2のウエーハの厚さを測定した結果、ウエーハ厚さが750μmであった。また、この第2のウエーハの両面を顕微鏡で観察したところ、熱処理用ボートの影響で発生するようなキズは観察されなかった。
【0058】
次に、作製した第1のウエーハを15%のフッ酸溶液に浸漬して洗浄を行い、ウエーハ表面に存在する酸化膜を除去した。続いて、第1のウエーハの無欠陥層を形成した面と第2のウエーハの一方の面とを貼り合わせることによって貼り合わせウエーハを作製し、その後結合熱処理を行った。結合熱処理は、貼り合わせウエーハの第1のウエーハ側の面を熱処理ボートに保持して、Arガス雰囲気中、1100℃で60分間行われた。
【0059】
結合熱処理後、第1のウエーハを研削・研磨により760μm除去して薄膜化し、15μmのDZ層を有する半導体ウエーハを製造した。得られた半導体ウエーハの表裏面を顕微鏡で観察した結果、熱処理の際に生じるようなキズは観察されなかった。また、製造した半導体ウエーハのBMD密度を測定したところ、2.5×105/cm2であり、ゲッタリング能力が非常に優れている半導体ウエーハであることがわかった。
【0060】
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は単なる例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
【0061】
例えば、上記実施の形態では、第1のウエーハと第2のウエーハを直接貼り合わせて製造した半導体ウエーハについて主に説明を行っているが、本発明はこれに限定されるものではなく、第1のウエーハと第2のウエーハを酸化膜を介して貼り合わせて製造したSOIウエーハにも同様に適用することができる。
また、熱処理装置も熱処理用ボートを用いたバッチ式のものに限らず、ウエーハ裏面を保持し1枚ずつ熱処理する枚葉式の熱処理装置を用いても良い。
【0062】
【発明の効果】
以上説明したように、本発明によれば、ウエーハ裏面にキズがなく、ウエーハ表面に所望のDZ層が形成され、かつウエーハバルク中に十分に酸素析出物が形成されて優れたゲッタリング能力を有する半導体ウエーハを製造することができる。
【図面の簡単な説明】
【図1】本発明の半導体ウエーハの製造方法の一例を示す概略説明図である。
【図2】本発明の半導体ウエーハの製造方法の一例を示すフロー図である。
【図3】実施例で行われた半導体ウエーハの製造方法を示すフロー図である。
【図4】熱処理用ボートの構成の一例を示す概略図である。
【図5】縦型の熱処理炉の構成を示す概略図である。
【図6】熱処理用ボートの構成の別の例を示す概略図である。
【図7】従来の半導体ウエーハの製造方法を示すフロー図である。
【符号の説明】
1…第1のウエーハ、 2…第2のウエーハ、
3…無欠陥層(DZ層)、 4…第1のウエーハの表面(研磨された面)、
5…第1のウエーハの裏面、 6…キズ、
7…第2のウエーハの表面、 8…第2のウエーハの裏面、
9…貼り合わせウエーハ、 10…半導体ウエーハ。
Claims (10)
- 第1のウエーハと第2のウエーハとを貼り合わせて半導体ウエーハを製造する半導体ウエーハの製造方法において、前記第1のウエーハに研磨を行った後に第1の熱処理を行って表面に無欠陥層を形成し、前記第2のウエーハに第2の熱処理を行ってウエーハ内に酸素析出物を形成した後に少なくとも一方の面の研磨を行い、その後前記第1のウエーハの無欠陥層を形成した面と前記第2のウエーハの研磨をした面とを貼り合わせ、得られた貼り合わせウエーハの第1のウエーハ側の面を保持して結合熱処理を行った後、第1のウエーハを薄膜化することを特徴とする半導体ウエーハの製造方法。
- 前記第2のウエーハの第2の熱処理後に行う研磨を両面研磨とすることを特徴とする請求項1に記載の半導体ウエーハの製造方法。
- 前記第1のウエーハと第2のウエーハとを貼り合わせる前に、第1のウエーハをフッ酸で洗浄することを特徴とする請求項1または請求項2に記載の半導体ウエーハの製造方法。
- 前記結合熱処理を、1000℃以上の温度で少なくとも10分以上行うことを特徴とする請求項1ないし請求項3のいずれか一項に記載の半導体ウエーハの製造方法。
- 前記第1の熱処理を、不活性ガス雰囲気中、1100℃以上の温度で少なくとも10分以上行うことを特徴とする請求項1ないし請求項4のいずれか一項に記載の半導体ウエーハの製造方法。
- 前記第2の熱処理を、昇温速度を10℃/min以下にして、不活性ガス雰囲気中、1000℃以下の温度で少なくとも10分以上行うことを特徴とする請求項1ないし請求項5のいずれか一項に記載の半導体ウエーハの製造方法。
- 前記第1のウエーハとして、窒素濃度が1×1013〜5×1015/cm3で、初期酸素濃度が8×1017/cm3以下である半導体ウエーハを用いることを特徴とする請求項1ないし請求項6のいずれか一項に記載の半導体ウエーハの製造方法。
- 前記第2のウエーハとして、初期酸素濃度が1×1018/cm3以上である半導体ウエーハを用いることを特徴とする請求項1ないし請求項7のいずれか一項に記載の半導体ウエーハの製造方法。
- 前記第2のウエーハの抵抗率を、前記第1のウエーハの抵抗率よりも小さくすることを特徴とする請求項1ないし請求項8のいずれか一項に記載の半導体ウエーハの製造方法。
- 請求項1ないし請求項9のいずれか一項に記載の半導体ウエーハの製造方法で製造された半導体ウエーハ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003008851A JP2004221435A (ja) | 2003-01-16 | 2003-01-16 | 半導体ウエーハの製造方法及び半導体ウエーハ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003008851A JP2004221435A (ja) | 2003-01-16 | 2003-01-16 | 半導体ウエーハの製造方法及び半導体ウエーハ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004221435A true JP2004221435A (ja) | 2004-08-05 |
Family
ID=32898517
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003008851A Pending JP2004221435A (ja) | 2003-01-16 | 2003-01-16 | 半導体ウエーハの製造方法及び半導体ウエーハ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004221435A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100738460B1 (ko) | 2005-12-23 | 2007-07-11 | 주식회사 실트론 | 나노 에스오아이 웨이퍼의 제조방법 |
JP2007322298A (ja) * | 2006-06-02 | 2007-12-13 | Dainippon Printing Co Ltd | 加速度センサおよびその製造方法 |
JP2010251471A (ja) * | 2009-04-14 | 2010-11-04 | Sumco Corp | シリコンウェーハおよびその製造方法 |
US8890291B2 (en) | 2009-03-25 | 2014-11-18 | Sumco Corporation | Silicon wafer and manufacturing method thereof |
-
2003
- 2003-01-16 JP JP2003008851A patent/JP2004221435A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100738460B1 (ko) | 2005-12-23 | 2007-07-11 | 주식회사 실트론 | 나노 에스오아이 웨이퍼의 제조방법 |
JP2007322298A (ja) * | 2006-06-02 | 2007-12-13 | Dainippon Printing Co Ltd | 加速度センサおよびその製造方法 |
US8890291B2 (en) | 2009-03-25 | 2014-11-18 | Sumco Corporation | Silicon wafer and manufacturing method thereof |
US9243345B2 (en) | 2009-03-25 | 2016-01-26 | Sumco Corporation | Silicon wafer and manufacturing method thereof |
JP2010251471A (ja) * | 2009-04-14 | 2010-11-04 | Sumco Corp | シリコンウェーハおよびその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7763541B2 (en) | Process for regenerating layer transferred wafer | |
KR100296365B1 (ko) | 실리콘단결정웨이퍼의열처리방법과그열처리장치및실리콘단결정웨이퍼와그제조방법 | |
KR101076493B1 (ko) | 실리콘 웨이퍼의 제조방법 | |
EP1758154A1 (en) | Silicon wafer manufacturing method and silicon wafer | |
JP5682471B2 (ja) | シリコンウェーハの製造方法 | |
KR101313462B1 (ko) | 실리콘 웨이퍼의 열처리 방법 | |
KR20060040733A (ko) | 웨이퍼의 제조방법 | |
TWI680512B (zh) | 矽晶圓之研磨方法、矽晶圓之製造方法及矽晶圓 | |
JP2010287885A (ja) | シリコンウェーハおよびその製造方法 | |
US6709957B2 (en) | Method of producing epitaxial wafers | |
JP2005060168A (ja) | ウエーハの製造方法 | |
JP5590644B2 (ja) | シリコンウェーハの熱処理方法 | |
JP2004221435A (ja) | 半導体ウエーハの製造方法及び半導体ウエーハ | |
JP2003059933A (ja) | シリコンエピタキシャルウエーハの製造方法およびシリコンエピタキシャルウエーハ | |
JP5338559B2 (ja) | シリコンエピタキシャルウェーハの製造方法 | |
JP2007073594A (ja) | エピタキシャルシリコンウェーハの製造方法 | |
JPH09266212A (ja) | シリコンウエーハおよびその製造方法 | |
JP4078822B2 (ja) | シリコンウェーハの製造方法 | |
JP2002134516A (ja) | シリコンウェーハおよびその製造方法 | |
JP2003068744A (ja) | シリコンウエーハの製造方法及びシリコンウエーハ並びにsoiウエーハ | |
JP5583070B2 (ja) | シリコンウェーハの熱処理方法 | |
JP7342789B2 (ja) | シリコンウェーハおよびシリコンウェーハの製造方法 | |
KR20030056659A (ko) | 실리콘 웨이퍼의 게터링 방법 | |
JP2002134521A (ja) | シリコン半導体基板の熱処理方法 | |
JP2001185554A (ja) | 半導体ウェーハ及びその製造方法 |