KR101313462B1 - 실리콘 웨이퍼의 열처리 방법 - Google Patents

실리콘 웨이퍼의 열처리 방법 Download PDF

Info

Publication number
KR101313462B1
KR101313462B1 KR1020127001166A KR20127001166A KR101313462B1 KR 101313462 B1 KR101313462 B1 KR 101313462B1 KR 1020127001166 A KR1020127001166 A KR 1020127001166A KR 20127001166 A KR20127001166 A KR 20127001166A KR 101313462 B1 KR101313462 B1 KR 101313462B1
Authority
KR
South Korea
Prior art keywords
temperature
sec
silicon wafer
heat treatment
less
Prior art date
Application number
KR1020127001166A
Other languages
English (en)
Other versions
KR20120024970A (ko
Inventor
다케시 센다
히로미치 이소가이
에이지 도요다
구미코 무라야마
고지 아라키
다츠히코 아오키
하루오 스도
고지 이즈노메
스스무 마에다
가즈히코 가시마
Original Assignee
글로벌웨어퍼스 재팬 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 글로벌웨어퍼스 재팬 가부시키가이샤 filed Critical 글로벌웨어퍼스 재팬 가부시키가이샤
Publication of KR20120024970A publication Critical patent/KR20120024970A/ko
Application granted granted Critical
Publication of KR101313462B1 publication Critical patent/KR101313462B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation

Abstract

RTP시의 슬립의 발생을 억제하면서, Grown-in 결함의 저감력을 향상시킬 수 있고, 또한 RTP후 얻어지는 실리콘 웨이퍼의 표면 거칠기도 개선할 수 있는 실리콘 웨이퍼의 열처리 방법을 제공한다. 실리콘 웨이퍼에 대하여, 희가스 분위기 중, 제1 승온 속도로 1300℃ 이상 실리콘의 융점 이하인 제1 온도(T1)까지 급속 승온시켜, 제1 온도(T1)를 유지한 후, 제1 강온 속도로 400℃ 이상 800℃ 이하인 제2 온도(T2)까지 급속 강온시키고, 계속해서, 희가스 분위기로부터 산소 가스를 20 vol.% 이상 100 vol.% 이하 함유하는 산소 함유 분위기로 전환한 후, 제2 승온 속도로 제2 온도(T2)로부터 1250℃ 이상 실리콘의 융점 이하인 제3 온도(T3)까지 급속 승온시켜, 제3 온도(T3)에서 유지한 후, 제2 강온 속도로 제3 온도(T3)로부터 급속 강온시킨다.

Description

실리콘 웨이퍼의 열처리 방법{METHOD FOR HEAT TREATING SILICON WAFER}
본 발명은, 초크랄스키법으로 육성한 실리콘 단결정 잉곳으로부터 슬라이스된 실리콘 웨이퍼에 대하여 열처리를 행하는 실리콘 웨이퍼의 열처리 방법에 관한 것이다.
최근의 반도체 디바이스의 고집적화에 따라, 그 기판으로서 이용되는 실리콘 웨이퍼에 대한 품질 요구가 엄격해지고 있다. 특히, 실리콘 웨이퍼의 디바이스 활성 영역에서의 Grown-in 결함의 저감화가 강하게 요구되고 있다.
이러한 Grown-in 결함을 저감하는 방법으로서, 실리콘 웨이퍼에 고온의 열처리를 실시하는 기술이 일반적으로 알려져 있다.
그 일례로서, 수소 및/또는 불활성 가스 분위기하, 1000℃ 이상 1350℃ 이하의 온도에서 50시간 이하의 열처리를 행한 후, 800℃ 이상 1350℃ 이하의 온도 범위에서 50시간 이하의 산화 열처리를 행하는 기술이 알려져 있다(예컨대, 특허문헌 1).
또한, 실리콘 단결정 웨이퍼에 비산화성 분위기하에서 1100℃∼1300℃의 온도의 열처리를 1분 이상 가하고, 700℃ 미만의 온도에서 냉각시키지 않고 연속하여 산화성 분위기에서 700℃∼1300℃의 온도의 열처리를 1분 이상 가함으로써, 표면에 실리콘 산화막이 형성된 실리콘 단결정 웨이퍼를 제작하는 기술이 알려져 있다(예컨대, 특허문헌 2).
또한, 최근에 웨이퍼 표층부가 매우 결함이 적은 실리콘 웨이퍼를 높은 생산성으로 간단히 제작하는 기술로서, 실리콘 웨이퍼에 급속 가열ㆍ급속 냉각 열처리(RTP: Rapid Thermal Process)를 실시하는 기술이 알려져 있다.
그 일례로서, 산소 농도가 11∼17×1017 atoms/㎤(ASTMF121-79)인 실리콘 단결정에서 채취한 기판용 소재를 이용하여, 질소를 90% 이상 함유하는 분위기에서 승온시켜 1100℃∼1280℃에서 0초∼600초 가열한 후, 산소를 10% 이상 함유하는 분위기로 변경하여 100℃/초∼25℃/초의 냉각 속도로 강온시키는 기술이 알려져 있다(예컨대, 특허문헌 3).
그 밖의 일례로서, RTP 장치내의 온도를 제1 온도(예컨대, 1120℃∼1180℃)까지 소정의 제1 온도 상승율로 급격하게 증가시켜, 제1 온도에서 일정 시간 유지하고, 다음으로 제2 온도(예컨대, 800℃)까지 소정의 제1 온도 하강율로 급격하게 감소시켜, 제2 온도에서 일정 시간 유지한 후, 제1 온도보다 높은 제3 온도(예컨대, 1200℃∼1230℃)까지 소정의 제2 온도 상승율로 급격하게 증가시켜, 제3 온도에서 일정 시간 유지하는 기술이 알려져 있다(예컨대, 특허문헌 4).
[특허문헌 1] 일본 특허 공개 평 제11-260677호 공보 [특허문헌 2] 일본 특허 공개 제2001-144275호 공보 [특허문헌 3] 일본 특허 공개 제2003-115491호 공보 [특허문헌 4] 일본 특허 공개 제2005-86195호 공보
그러나, 특허문헌 1, 2에 기재된 열처리 기술은, 열처리 시간이 장시간이 되기 때문에, 생산성이 나쁘고, 또한 열처리시에 슬립이 발생하기 쉽다고 하는 문제가 있기 때문에, 바람직한 것은 아니었다.
또한, 특허문헌 3에 기재된 열처리 기술은, 질소를 90% 이상 함유하는 분위기중에서 행하기 때문에, 실리콘 웨이퍼의 표면에 질화막이 형성되어 버리고, 그 질화막을 제거하기 위해 새롭게 에칭 공정 등을 늘려야 하여, 제조 공정이 증가하기 때문에 바람직한 것은 아니었다.
또한, 특허문헌 4에 기재된 열처리 기술은, 실리콘 웨이퍼의 표면 부근 영역에 존재하는 산소 석출물의 핵의 제거, 실리콘 웨이퍼의 벌크 영역에 존재하는 산소 석출물의 핵형성의 가속화 및 그 성장을 목적으로 하는 것이며, 실리콘 웨이퍼의 디바이스 활성 영역에서의 Grown-in 결함의 저감에는 한계가 있는 것이었다.
본 발명은, 전술한 사정을 감안하여 이루어진 것으로, 급속 가열ㆍ급속 냉각 열처리시의 슬립의 발생을 억제하면서 Grown-in 결함의 저감력을 향상시킬 수 있고, 또한 급속 가열ㆍ급속 냉각 열처리후, 얻어지는 실리콘 웨이퍼의 표면 거칠기도 개선할 수 있는 실리콘 웨이퍼의 열처리 방법을 제공하는 것을 목적으로 한다.
본 발명에 따른 실리콘 웨이퍼의 열처리 방법은, 초크랄스키법으로 육성한 실리콘 단결정 잉곳으로부터 슬라이스된 실리콘 웨이퍼에 대하여, 희가스 분위기중, 제1 승온 속도로 1300℃ 이상 실리콘의 융점 이하인 제1 온도까지 급속 승온시켜, 상기 제1 온도를 유지한 후, 제1 강온 속도로 400℃ 이상 800℃ 이하인 제2 온도까지 급속 강온시키는 제1 열처리 공정과, 상기 제1 열처리 공정에 계속해서, 상기 희가스 분위기로부터 산소 가스를 20 vol.% 이상 100 vol.% 이하 함유하는 산소 함유 분위기로 전환한 후, 제2 승온 속도로 상기 제2 온도로부터 1250℃ 이상 실리콘의 융점 이하인 제3 온도까지 급속 승온시켜, 상기 제3 온도에서 유지한 후, 제2 강온 속도로 상기 제3 온도로부터 급속 강온시키는 제2 열처리 공정을 포함한 것을 특징으로 한다.
상기 제1 온도는 1300℃ 이상 1380℃ 이하이고, 상기 제3 온도는 1250℃ 이상 1380℃ 이하인 것이 바람직하다.
본 발명에 의하면, 급속 가열ㆍ급속 냉각 열처리시의 슬립의 발생을 억제하면서 Grown-in 결함의 저감력을 향상시킬 수 있고, 또한 급속 가열ㆍ급속 냉각 열처리후, 얻어지는 실리콘 웨이퍼의 표면 거칠기도 개선할 수 있는 실리콘 웨이퍼의 열처리 방법이 제공된다.
따라서, 본 발명에 따른 열처리를 실시한 실리콘 웨이퍼는, 디바이스 프로세스에서의 수율의 향상에 크게 기여하는 것이다.
도 1은 본 발명의 실리콘 웨이퍼의 열처리 방법에 이용되는 RTP 장치의 일례의 개요를 도시하는 단면도이다.
도 2는 본 발명에 따른 실리콘 웨이퍼의 열처리 방법에 적용되는 급속 가열ㆍ급속 냉각 열처리의 열처리 시퀀스를 도시하는 개념도이다.
도 3은 본 발명의 LSTD 밀도가 저감되는 메커니즘을 설명하기 위한 개념도이다.
도 4는 시험 3의 각 조건에서의 마이크로러프니스(microroughness)의 결과도이다.
도 5는 시험 5에서의 급속 가열ㆍ급속 냉각 열처리후의 각 조건에서의 총슬립 길이의 발생 상황을 도시하는 결과도이다.
도 6은 시험 6에서의 급속 가열ㆍ급속 냉각 열처리후의 각 조건에서의 총슬립 길이의 발생 상황을 도시하는 결과도이다.
이하, 본 발명의 적합한 실시형태에 관해 도면을 참조하여 설명한다.
도 1은, 본 발명의 실리콘 웨이퍼의 열처리 방법에 이용되는 RTP 장치의 일례의 개요를 도시하는 단면도이다.
본 발명의 실리콘 웨이퍼의 열처리 방법에 이용되는 RTP 장치(10)는, 도 1에 도시한 바와 같이, 분위기 가스 도입구(20a) 및 분위기 가스 배출구(20b)를 갖춘 반응관(20)과, 반응관(20)의 상부에 이격되어 배치된 복수의 램프(30)와, 반응관(20) 내의 반응 공간(25)에 웨이퍼(W)를 지지하는 웨이퍼 지지부(40)를 구비한다. 웨이퍼 지지부(40)는, 웨이퍼(W)의 외측 둘레부를 지지하는 환상의 서셉터(40a)와, 서셉터(40a)를 지지하는 스테이지(40b)를 구비한다. 반응관(20)은, 예컨대 석영으로 구성되어 있다. 램프(30)는, 예컨대 할로겐 램프로 구성되어 있다. 서셉터(40a)는, 예컨대 실리콘으로 구성되어 있다. 스테이지(40b)는, 예컨대 석영으로 구성되어 있다.
도 1에 도시하는 RTP 장치(10)를 이용하여 웨이퍼(W)에 대하여 RTP를 행하는 경우는, 반응관(20)에 설치된 도시하지 않은 웨이퍼 도입구로부터 웨이퍼(W)를 반응 공간(25) 내에 도입하여, 웨이퍼 지지부(40)의 서셉터(40a) 상에 웨이퍼(W)를 지지하고, 분위기 가스 도입구(20a)로부터 후술하는 분위기 가스를 도입하고, 도시하지 않은 회전 수단에 의해 웨이퍼(W)를 회전시키면서, 램프(30)에 의해 웨이퍼(W) 표면에 대하여 램프 조사를 함으로써 행한다. 이 RTP 장치(10)에서의 반응 공간(25) 내의 온도 제어는, 웨이퍼 지지부(40)의 스테이지(40b)에 매립된 복수의 방사 온도계(50)에 의해 웨이퍼(W)의 하부의 웨이퍼 직경 방향에서의 웨이퍼 면내 다점(예컨대 9점)의 평균 온도를 측정하고, 그 측정된 온도에 기초하여 복수의 할로겐 램프(30)를 제어(각 램프의 개별적인 ON-OFF 제어나, 발광하는 광의 발광 강도의 제어 등)한다.
다음으로, 본 발명에 따른 실리콘 웨이퍼의 열처리 방법에 관해 도면을 참조하여 설명한다.
본 발명에 따른 실리콘 웨이퍼의 열처리 방법은, 초크랄스키법으로 육성한 실리콘 단결정 잉곳으로부터 슬라이스된 실리콘 웨이퍼에 대하여, 소정의 제조 조건으로 RTP를 행한다.
초크랄스키법에 의한 실리콘 단결정 잉곳의 육성은 주지의 방법으로 행한다.
즉, 석영 도가니에 충전한 다결정 실리콘을 가열하여 실리콘 융액으로 하고, 이 실리콘 융액의 액면 상측으로부터 종결정을 접촉시켜, 종결정과 석영 도가니를 회전시키면서 인상하고, 원하는 직경까지 확대하여 직통부(直胴部)를 육성함으로써 실리콘 단결정 잉곳을 제조한다.
이렇게 하여 얻어진 실리콘 단결정 잉곳은, 주지의 방법으로 실리콘 웨이퍼로 가공된다.
즉, 실리콘 단결정 잉곳을 내측 둘레날 또는 와이어쏘우 등에 의해 웨이퍼형으로 슬라이스한 후, 외측 둘레부의 모따기, 랩핑, 에칭, 연마 등의 가공 공정을 거쳐, 실리콘 웨이퍼를 제조한다. 여기서 기재된 가공 공정은 예시적인 것이며, 본 발명은 이 가공 공정에만 한정되는 것은 아니다.
다음으로, 제조된 실리콘 웨이퍼에 대하여, 소정의 제조 조건으로 RTP를 행한다.
도 2는, 본 발명에 따른 실리콘 웨이퍼의 열처리 방법에 적용되는 RTP의 열처리 시퀀스를 도시하는 개념도이다.
본 발명에 따른 실리콘 웨이퍼의 열처리 방법에 적용되는 RTP에서의 열처리 시퀀스는, 원하는 온도 T0(예컨대 500℃)로 유지된 도 1에 도시한 바와 같은 RTP 장치(10)의 반응관(20) 내에 상기 제조된 실리콘 웨이퍼를 설치하고, 제1 가스 분위기중, 제1 승온 속도(ΔTu1)로 제1 온도(T1)까지 급속 승온시켜, 상기 제1 온도(T1)를 소정 시간(t1) 유지한 후, 제1 강온 속도(ΔTd1)로 제2 온도(T2)까지 급속 강온시켜, 제2 온도(T2)를 유지하는 제1 열처리 공정과, 이 제1 열처리 공정에 계속해서, 상기 제2 온도(T2)에서 상기 제1 가스 분위기로부터 제2 가스 분위기로 전환하고, 또한 제2 온도(T2)를 유지한 후, 제2 승온 속도(ΔTu2)로 제2 온도(T2)로부터 제3 온도(T3)까지 급속 승온시켜, 제3 온도(T3)를 소정 시간(t2) 유지한 후, 제2 강온 속도(ΔTd2)로 제3 온도(T3)로부터 급속 강온시키는 제2 열처리 공정을 포함한다. 상기 제2 온도(T2)에서의 유지는 소정 시간(t3)으로 행한다.
상기 제1 열처리 공정에서의 제1 가스 분위기는 희가스인 것이 바람직하다.
상기 제1 가스 분위기로서 질소 가스를 이용한 경우에는, RTP에 있어서 실리콘 웨이퍼의 표면에 질화막이 형성되어 버리기 때문에 바람직하지 않다. 또한, 상기 제1 가스 분위기로서 수소 가스를 이용한 경우에는, 후술하는 가스 분위기의 전환시에 있어, 제2 가스 분위기에 포함되는 산소 가스와 혼합될 가능성이 있어, 폭발의 위험성이 있기 때문에 바람직하지 않다.
상기 희가스로는, 다른 가스가 포함되지 않는 가스 분위기(희가스 100%)인 것이 보다 바람직하다.
예컨대, 상기 희가스 분위기중에 산소가 포함되어 있는 경우에는, 제1 열처리 공정에 있어서, 실리콘 웨이퍼 표면의 산소 농도가 증가하기 때문에, 그 표면에 존재하는 COP의 내벽에 형성된 내벽 산화막에 포함되는 산소가 실리콘 웨이퍼 내에 용해되기 어렵게 되므로, 실리콘 웨이퍼 표면의 Grown-in 결함의 저감력을 향상시키는 것이 어렵다.
상기 희가스 분위기에는 아르곤 가스가 적합하게 이용된다.
제1 온도(T1)는, 1300℃ 이상 실리콘의 융점 이하인 것이 바람직하다. 또, 여기서 말하는 제1 온도(T1)는, 도 1에 도시한 바와 같은 RTP 장치(10) 내에 웨이퍼(W)를 설치한 경우에 있어서, 웨이퍼(W)의 하부의 웨이퍼 직경 방향에서의 웨이퍼 면내 다점(본 실시형태에서는 9점)의 평균 온도를 말한다.
상기 제1 온도(T1)가 1300℃ 미만인 경우에는, RTP에서의 Grown-in 결함의 저감력을 향상시키는 것이 어렵다.
상기 제1 온도(T1)는, 장치 수명의 관점에서 1300℃ 이상 1380℃ 이하인 것이 보다 바람직하다.
제2 온도(T2)는, 400℃ 이상 800℃ 이하인 것이 바람직하다.
여기서 말하는 제2 온도(T2)는, 제1 온도(T1)와 마찬가지로, 도 1에 도시한 바와 같은 RTP 장치(10) 내에 웨이퍼(W)를 설치한 경우에 있어서, 웨이퍼(W)의 하부의 웨이퍼 직경 방향에서의 웨이퍼 면내 다점(본 실시형태에서는 9점)의 평균 온도를 말한다.
상기 제2 온도(T2)가 400℃ 미만인 경우에는, RTP으로서의 생산성이 나빠지기 때문에 바람직하지 않다. 상기 제2 온도(T2)가 800℃를 넘는 경우에는, 실리콘 웨이퍼의 표면 거칠기가 커지기 때문에 바람직하지 않다.
상기 제2 열처리 공정에서의 제2 가스 분위기는, 산소 가스를 20 vol.% 이상 100 vol.% 이하 함유하는 산소 함유 분위기를 이용하는 것이 바람직하다.
또, 여기서 말하는 「vol.% 함유한다」란, 도 1을 이용하여 설명하면, 반응관(20) 내에 공급할 때의 산소 함유 분위기중에 포함되는 산소 가스의 함유율(vol.%)을 말한다.
상기 산소 가스의 함유율이 20 vol.% 미만인 경우에는, RTP에서의 Grown-in 결함의 저감력을 향상시키는 것이 어렵다.
상기 산소 함유 분위기중에 포함되는 산소 이외의 가스는 희가스인 것이 바람직하다. 또한, 상기 희가스는 아르곤 가스를 적합하게 이용할 수 있다.
상기 제1 가스 분위기로부터 상기 제2 가스 분위기로 전환하는 타이밍은, 상기 제2 온도(T2)에서 행하는 것이 바람직하다. 즉, 상기 가스의 전환을, 800℃을 넘는 온도에서 행하면, 실리콘 웨이퍼의 표면 거칠기가 커진다고 하는 문제가 있기 때문에 바람직하지 않다.
또, 상기 가스의 전환을 800℃ 이하에서 행한다면, 제1 열처리 공정에서의 강온시, 또는, 제2 열처리 공정에서의 승온시에 행해도 좋다. 상기 가스의 전환이 800℃ 이하라 하더라도, 제1 열처리 공정의 승온시나 제2 열처리 공정의 강온시에 행하는 경우에는, Grown-in 결함의 저감력을 향상시키는 것이 어렵다(전자의 경우는 실리콘 웨이퍼 표면의 산소 농도가 증가하기 때문에, 후자의 경우는 도입되는 격자간 실리콘(이하, i-Si라고 함)이 적기 때문에).
제3 온도(T3)는, 1250℃ 이상 실리콘의 융점 이하인 것이 바람직하다.
또, 여기서 말하는 제3 온도(T3)는, 제1 온도(T1)와 마찬가지로, 도 1에 도시한 바와 같은 RTP 장치(10) 내에 웨이퍼(W)를 설치한 경우에 있어서, 웨이퍼(W)의 하부의 웨이퍼 직경 방향에서의 웨이퍼 면내 다점(본 실시형태에서는 9점)의 평균 온도를 말한다.
상기 제3 온도(T3)가 1250℃ 미만인 경우에는, RTP에서의 Grown-in 결함의 저감력을 향상시키는 것이 어렵다.
상기 제3 온도(T3)는, 장치 수명의 관점에서 1300℃ 이상 1380℃ 이하인 것이 보다 바람직하다.
다음으로, 본 발명의 LSTD 밀도가 저감되는 메커니즘에 관해 도 3을 이용하여 고찰한다.
제1 열처리 공정에서, 희가스 분위기중에서 RTP를 행하면, 실리콘 웨이퍼의 표면의 산소는 외측으로 확산되고, 1300℃ 이상 실리콘의 융점 이하인 고온시에 있어서 COP의 내벽 산화막에 포함되는 산소가 실리콘 웨이퍼 내에 용해된다(도 3의 (a)). 이 상태로 제2 열처리 공정에 있어서, 분위기 가스를 산소 가스를 20 vol.% 이상 100 vol.% 이하 함유하는 산소 함유 분위기로 전환함으로써, 실리콘 웨이퍼 내에 급격하게 산소가 고체 용융되고, i-Si가 많이 도입된다(도 3의 (b)). 이 i-Si가, 상기 내벽 산화막이 제거된 COP 내에 메워짐으로써 COP가 소멸하여, 소위 DZ(Denuted Zone)층이 형성된다(도 3의 (c)).
또, 형성된 DZ층에는, 상기 고체 용융 산소(Oi)가 잔존하는 상태가 된다(도 3의 (c)). 따라서, 상기 DZ층에서의 고체 용융 산소 농도가 높아지므로, RTP후의 열처리(예컨대, 디바이스 공정에서의 열처리)에 있어서, 웨이퍼 이면 등에서 발생한 전위가 상기 고체 용융 산소에 의해 핀닝되기 때문에, 전위의 신장을 억제할 수 있다.
또한, 상기 DZ층은 i-Si의 도입에 의해 격자간 실리콘 과포화의 상태가 되기 때문에, RTP후의 열처리(예컨대, 디바이스 공정에서의 열처리)에 있어서, 상기 DZ층 내에 고체 용융 산소가 재석출되는 것을 방지할 수 있다.
제1 승온 속도(ΔTu1)는, 10℃/sec 이상 150℃/sec 이하인 것이 바람직하다.
상기 제1 승온 속도(ΔTu1)가 10℃/sec 미만인 경우에는, 생산성이 나쁘다고 하는 문제가 있다. 또한, 상기 제1 승온 속도(ΔTu1)가 150℃/sec를 넘는 경우에는, 지나치게 급격한 온도 변화에 견딜 수 없어 실리콘 웨이퍼에 슬립이 발생하는 문제가 있다.
제1 온도(T1)를 유지하는 시간(t1)은, 1 sec 이상 60 sec 이하인 것이 바람직하다. 이것에 의해, 생산성이 높은 RTP를 실현할 수 있다.
제1 강온 속도(ΔTd1)는, 20℃/sec 이상 150℃/sec 이하인 것이 바람직하다.
제1 강온 속도(ΔTd1)가 20℃/sec 미만인 경우는, RTP에서의 Grown-in 결함의 저감력을 향상시키는 것이 어렵다. 제1 강온 속도(ΔTd1)가 150℃/sec를 넘는 경우에는, 지나치게 급격한 온도 변화에 견딜 수 없어 실리콘 웨이퍼에 슬립이 발생하는 문제가 있다.
제2 온도(T2)를 유지하는 시간(t3)은, 1 sec 이상 60 sec 이하인 것이 바람직하다. 이것에 의해, 생산성이 높은 RTP를 실현할 수 있다.
제2 승온 속도(ΔTu2)는, 20℃/sec 이상 150℃/sec 이하인 것이 바람직하다.
상기 제2 승온 속도(ΔTu2)가 20℃/sec 미만인 경우에는, RTP에서의 Grown-in 결함의 저감력을 향상시키는 것이 어렵다. 또한, 상기 제2 승온 속도(ΔTu2)가 150℃/sec를 넘는 경우에는, 지나치게 급격한 온도 변화에 견딜 수 없어 실리콘 웨이퍼에 슬립이 발생하는 문제가 있다.
제3 온도(T3)를 유지하는 시간(t2)은, 1 sec 이상 60 sec 이하인 것이 바람직하다. 이것에 의해, 생산성이 높은 RTP를 실현할 수 있다.
제2 강온 속도(ΔTd2)는, 10℃/sec 이상 150℃/sec 이하인 것이 바람직하다.
제2 강온 속도(ΔTd2)가 10℃/sec 미만인 경우는, 생산성이 나쁘다고 하는 문제가 있다. 제2 강온 속도(ΔTd2)가 150℃/sec를 넘는 경우에는, 지나치게 급격한 온도 변화에 견딜 수 없어 실리콘 웨이퍼에 슬립이 발생한다고 하는 문제가 있다.
실시예
다음으로, 실시예에 의해 본 발명의 효과에 관해 구체적으로 설명하지만, 본 발명은 하기의 실시예에 한정되는 것은 아니다.
(시험 1)
CZ법에 의해, P형, 결정면 방위(001), 고체 용융 산소 농도[Oi] 1.2×1018 atoms/㎤(1970-1979년도판 Old ASTM에 의한 환산 계수로부터의 산출치), 저항 23 Ω/cm∼25 Ω/cm인 실리콘 단결정 잉곳을 제작했다.
이 때, 질화규소막으로 피막된 실리콘 웨이퍼를 투입하는 질소 도핑 처리를 하고, 인상 속도를 평균 1.2 mm/min로 조정하고, 실리콘 단결정의 육성시에 전위 클러스터가 발생하지 않도록, 인상 속도 V와, 1300℃에서의 결정축 방향의 온도 구배 G를 제어함으로써 V/G를 제어하면서 인상했다.
다음으로, 얻어진 실리콘 단결정 잉곳을 와이어쏘우에 의해 웨이퍼형으로 절단하고, 베벨 가공, 랩핑, 에칭, 연마를 하여, 양면 연마된, 직경이 300 mm인 실리콘 웨이퍼를 제작했다.
다음으로, 도 1에 도시한 바와 같은 RTP 장치(10)를 이용하여, 도 2에 도시한 바와 같은 열처리 시퀀스로 제1 온도(T1) 및 제3 온도(T3)를 각각 할당하여, 상기 제작한 실리콘 웨이퍼의 RTP를 행했다.
그 밖의 공통 조건은 하기와 같다.
ㆍ제1 가스 분위기: 아르곤 100 vol.%
ㆍ제2 가스 분위기: 산소 100 vol.%
ㆍT0: 500℃
ㆍT2: 600℃
ㆍΔTu1: 50℃/sec
ㆍΔTd1: 50℃/sec
ㆍΔTu2: 25℃/sec
ㆍΔTd2: 25℃/sec
ㆍt1: 15 sec
ㆍt2: 15 sec
ㆍt3: 15 sec
다음으로, RTP를 행한 실리콘 웨이퍼에 대하여 LSTD 밀도를 측정했다. LSTD 밀도는, 레이텍스사 제조 MO601을 이용하고, 레이저 파장을 680 nm, 진입 깊이를 5 ㎛로 조정하여 측정했다. 또한, RTP를 행하지 않은 연마후의 실리콘 웨이퍼의 LSTD 밀도에서도 측정하여, 이것을 참고예로 했다.
또한, RTP를 행한 실리콘 웨이퍼에 대하여 총슬립 길이를 평가했다. 이 평가는 웨이퍼 전체를 X선 토포그래피(리가쿠사 제조 XRT300, 004 회절)로 측정하고, 웨이퍼 전체에서 확인된 복수의 슬립의 각각의 길이를 측정하여, 모든 슬립의 길이의 합계치를 총슬립 길이로서 평가했다.
표 1에, 시험 1의 각 조건에서의 LSTD 밀도의 결과도를 나타낸다.
[표 1]
Figure 112012003773838-pct00001
표 1에 나타낸 바와 같이, 제1 온도(T1)가 1300℃ 이상이고, 제3 온도(T3)가 1250℃ 이상에서, LSTD 밀도가 크게 감소하는 것이 보였다.
또한, 총슬립 길이에 관해서는, 모든 조건에서 슬립의 발생은 보이지 않고 0 mm였다.
(시험 2)
시험 1과 동일한 방법으로 양면 연마된, 직경이 300 mm인 실리콘 웨이퍼를 제작했다.
다음으로, 도 1에 나타낸 바와 같은 RTP 장치(10)를 이용하여, 도 2에 나타낸 바와 같은 열처리 시퀀스로, 제2 가스 분위기의 산소 함유량을 10%부터 100%의 범위로 각각 할당하여, 상기 제작한 실리콘 웨이퍼의 RTP를 행했다. 또, 제2 가스 분위기의 산소 이외의 가스로는 아르곤 가스를 이용했다.
또, 그 밖의 공통 조건은 하기와 같다.
ㆍ제1 가스 분위기: 아르곤 100 vol.%
ㆍT0: 500℃
ㆍT2: 600℃
ㆍT1, T3: 1300℃
ㆍΔTu1: 50℃/sec
ㆍΔTd1: 50℃/sec
ㆍΔTu2: 25℃/sec
ㆍΔTd2: 25℃/sec
ㆍt1: 15 sec
ㆍt2: 15 sec
ㆍt3: 15 sec
다음으로, 급속 가열ㆍ급속 냉각 열처리를 행한 실리콘 웨이퍼에 대하여, 시험 1과 동일한 방법으로 LSTD 밀도 및 총슬립 길이를 평가했다.
표 2에, 시험 2의 각 조건에서의 LSTD 밀도의 결과도를 나타낸다.
[표 2]
Figure 112012003773838-pct00002
표 2에 나타낸 바와 같이, 제2 가스 분위기의 산소 함유량(%)이 20 vol.% 이상 100 vol.% 이하에서, LSTD 밀도가 크게 감소하는 것이 보였다.
또한, 총슬립 길이에 관해서는, 모든 조건에서 슬립의 발생은 보이지 않고 0 mm였다.
(시험 3)
시험 1과 동일한 방법으로 양면 연마된 직경이 300 mm인 실리콘 웨이퍼를 제작했다.
다음으로, 도 1에 나타낸 바와 같은 RTP 장치(10)를 이용하여, 도 2에 나타낸 바와 같은 열처리 시퀀스로, 제2 온도(T2)를 300℃부터 900℃의 범위로 각각 할당하여, 상기 제작한 실리콘 웨이퍼의 RTP를 행했다.
또, 그 밖의 공통 조건은 하기와 같다.
ㆍ제1 가스 분위기: 아르곤 100 vol.%
ㆍ제2 가스 분위기: 산소 100 vol.%
ㆍT0: 500℃
ㆍT1, T3: 1300℃
ㆍΔTu1: 50℃/sec
ㆍΔTd1: 50℃/sec
ㆍΔTu2: 25℃/sec
ㆍΔTd2: 25℃/sec
ㆍt1: 15 sec
ㆍt2: 15 sec
ㆍt3: 15 sec
다음으로, RTP를 행한 실리콘 웨이퍼에 대하여 표면 거칠기를 측정했다. AFM(원자간력 현미경: Atomic Force Microscopy)를 이용하여, 측정 범위 3 ㎛×3 ㎛에서 평가했다. 또한, 시험 1과 동일한 방법으로 총슬립 길이도 평가했다.
도 4는, 시험 3의 각 조건에서의 마이크로러프니스의 결과도이다.
도 4의 횡축은 제2 온도(T2 )(℃)이고, 종축은 표면 거칠기: RMS(nm)이다.
표 1에 나타낸 바와 같이, 제2 온도(T2)(℃)가 800℃ 이하에서, 표면 거칠기가 크게 감소하는 것이 보였다.
또한, 총슬립 길이에 관해서는, 모든 조건에서 슬립의 발생은 보이지 않고 0 mm였다.
(시험 4)
시험 1과 동일한 방법으로 양면 연마된, 직경이 300 mm인 실리콘 웨이퍼를 제작했다.
다음으로, 도 1에 나타낸 바와 같은 RTP 장치(10)를 이용하여, 도 2에 나타낸 바와 같은 열처리 시퀀스로, 제1 분위기로부터 제2 분위기에서의 전환 타이밍을 할당하여, 상기 제작한 실리콘 웨이퍼의 RTP를 행했다.
그 밖의 공통 조건은 실시예 1과 동일하다.
다음으로, RTP를 행한 실리콘 웨이퍼에 대하여, 시험 1과 동일한 방법으로 LSTD 밀도를, 시험 3과 동일한 방법으로 표면 거칠기를 각각 측정했다.
표 3에, 시험 4의 각 조건에서의 LSTD 밀도 및 표면 거칠기의 결과를 나타낸다.
[표 3]
Figure 112012003773838-pct00003
표 2에 나타낸 바와 같이, 제1 온도(T1) 유지시 및 제3 온도(T3 ) 유지시에 가스 전환을 행한 경우에는, LSTD 밀도도 높고, 표면 거칠기도 악화하는 경향이 보였다.
(시험 5)
시험 1과 동일한 방법으로 양면 연마된, 직경이 300 mm인 실리콘 웨이퍼를 제작했다.
다음으로, 도 1에 나타낸 바와 같은 RTP 장치(10)를 이용하여, 제1 열처리 공정에서의 강온 속도(ΔTd1)를 할당하여, 상기 제작한 실리콘 웨이퍼의 RTP를 행했다. RTP에서의 제조 조건은 하기와 같다.
ㆍ제1 가스 분위기: 아르곤 100 vol.%
ㆍ제2 가스 분위기: 산소 100 vol.%
ㆍT0: 500℃
ㆍT1, T3: 1300℃
ㆍT2: 600℃
ㆍΔTu1: 75℃/sec
ㆍΔTd1: 10℃/sec∼170℃/sec에서의 범위에서 합계 15 조건
ㆍΔTu2: 25℃/sec
ㆍΔTd2: 25℃/sec
ㆍt1: 15 sec
ㆍt2: 15 sec
ㆍt3: 15 sec
다음으로, RTP를 행한 실리콘 웨이퍼에 대하여, 시험 1과 동일한 방법으로 총슬립 길이를 평가했다.
도 5는, 시험 5에서의 RTP후의 각 조건에서의 총슬립 길이의 발생 상황을 도시하는 결과도이다.
도 5에 나타낸 바와 같이, 제1 열처리 공정에서의 제1 강온 속도(ΔTd1)가 150℃/sec를 넘으면 총슬립 길이가 급격하게 증가하는 경향이 보였다.
또한, 제1 강온 속도(ΔTd1)가 20℃/sec 미만의 경우에는, LSTD 밀도의 저감 효과가 낮은 것이 확인되었다. 이것은, 제1 강온 속도(ΔTd1)가 느리기 때문에, 실리콘 결정중의 산소가 다시 COP의 내벽에 모여 내벽 산화막을 형성해 버려, 제2 열처리 공정에 있어서 i-Si를 주입하더라도 COP가 소멸되기 어려워지기 때문이라고 생각된다.
따라서, 본 발명에서는, LSTD 밀도의 저감 효과가 높고 슬립이 발생하지 않는 제1 열처리 공정에서의 제1 강온 속도(ΔTd1)는, 20℃/sec 이상 150℃/sec 이하인 것이 바람직하다는 것이 확인된다.
또, 이상의 결과 중 상한치(150℃/sec 이하)에 관해서는, 제2 열처리 공정에서의 제2 강온 속도(ΔTd2)에도 동일하게 적용할 수 있는 것으로 생각된다.
(시험 6)
시험 1과 동일한 방법으로 양면 연마된, 직경이 300 mm인 실리콘 웨이퍼를 제작했다.
다음으로, 도 1에 나타낸 바와 같은 RTP 장치(10)를 이용하여, 제2 열처리 공정에서의 승온 속도(ΔTu2)를 할당하여, 상기 제작한 실리콘 웨이퍼의 RTP를 행했다. RTP에서의 제조 조건은 하기와 같다.
ㆍ제1 가스 분위기: 아르곤 100 vol.%
ㆍ제2 가스 분위기: 산소 100 vol.%
ㆍT0: 500℃
ㆍT1, T3: 1300℃
ㆍT2: 600℃
ㆍΔTu1: 75℃/sec
ㆍΔTd1: 25℃/sec
ㆍΔTu2: 10℃/sec∼170℃/sec에서의 범위에서 합계 15 조건
ㆍΔTd2: 25℃/sec
ㆍt1: 15 sec
ㆍt2: 15 sec
ㆍt3: 15 sec
다음으로, RTP를 행한 실리콘 웨이퍼에 대하여, 시험 1과 동일한 방법으로 총슬립 길이를 평가했다.
도 6은, 시험 6에서의 RTP후의 각 조건에서의 총슬립 길이의 발생 상황을 도시하는 결과도이다.
도 6에 나타낸 바와 같이, 제2 열처리 공정에서의 제2 승온 속도(ΔTu2)가 150℃/sec를 넘으면 총슬립 길이가 급격하게 증가하는 경향이 보인다.
또한, 제2 승온 속도(ΔTu2)가 20℃/sec 미만인 경우에는, 마찬가지로 LSTD 밀도의 저감 효과가 낮은 것이 확인되었다. 이것은, 제2 승온 속도(ΔTu2)가 느리기 때문에, Si 결정중의 산소가 다시 COP의 내벽에 모여 내벽 산화막을 형성해 버려, 제2 열처리 공정에 있어서 격자간 Si를 주입하더라도 COP가 소멸되기 어려워지기 때문이라고 생각된다.
따라서, 본 발명에서는, LSTD 밀도의 저감 효과가 높고 슬립이 발생하지 않는 제2 열처리 공정에서의 제2 승온 속도(ΔTu2)는, 20℃/sec 이상 150℃/sec 이하인 것이 바람직하다는 것이 확인된다.
또, 이상의 결과 중 상한치(150℃/sec 이하)에 관해서는, 제1 열처리 공정에서의 제1 승온 속도(ΔTu1)에도 동일하게 적용할 수 있는 것으로 생각된다.
10: RTP 장치 20: 반응관
30: 램프 40: 웨이퍼 지지부

Claims (5)

  1. 초크랄스키법으로 육성한 실리콘 단결정 잉곳으로부터 슬라이스된 실리콘 웨이퍼에 대하여, 희가스 분위기중, 제1 승온 속도로 1300℃ 이상 실리콘의 융점 이하인 제1 온도까지 급속 승온시켜, 상기 제1 온도를 유지한 후, 제1 강온 속도로 400℃ 이상 800℃ 이하인 제2 온도까지 급속 강온시켜, 상기 제2 온도를 유지하는 제1 열처리 공정과,
    상기 제1 열처리 공정에 계속해서, 상기 제2 온도에서, 상기 희가스 분위기로부터 산소 가스를 20 vol.% 이상 100 vol.% 이하 함유하는 산소 함유 분위기로 전환하고, 상기 제2 온도를 유지한 후, 제2 승온 속도로 상기 제2 온도로부터 1250℃ 이상 실리콘의 융점 이하인 제3 온도까지 급속 승온시켜, 상기 제3 온도에서 유지한 후, 제2 강온 속도로 상기 제3 온도로부터 급속 강온시키는 제2 열처리 공정
    을 포함한 것을 특징으로 하는 실리콘 웨이퍼의 열처리 방법.
  2. 제1항에 있어서, 상기 제1 온도는 1300℃ 이상 1380℃ 이하이고, 상기 제3 온도는 1250℃ 이상 1380℃ 이하인 것을 특징으로 하는 실리콘 웨이퍼의 열처리 방법.
  3. 제1항 또는 제2항에 있어서, 상기 제1 강온 속도는 20℃/sec 이상 150℃/sec 이하인 것을 특징으로 하는 실리콘 웨이퍼의 열처리 방법.
  4. 제1항 또는 제2항에 있어서, 상기 제2 승온 속도는 20℃/sec 이상 150℃/sec 이하인 것을 특징으로 하는 실리콘 웨이퍼의 열처리 방법.
  5. 제3항에 있어서, 상기 제2 승온 속도는 20℃/sec 이상 150℃/sec 이하인 것을 특징으로 하는 실리콘 웨이퍼의 열처리 방법.
KR1020127001166A 2009-07-27 2010-05-17 실리콘 웨이퍼의 열처리 방법 KR101313462B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009174024A JP5542383B2 (ja) 2009-07-27 2009-07-27 シリコンウェーハの熱処理方法
JPJP-P-2009-174024 2009-07-27
PCT/JP2010/003294 WO2011013280A1 (ja) 2009-07-27 2010-05-17 シリコンウェーハの熱処理方法

Publications (2)

Publication Number Publication Date
KR20120024970A KR20120024970A (ko) 2012-03-14
KR101313462B1 true KR101313462B1 (ko) 2013-10-01

Family

ID=43528955

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127001166A KR101313462B1 (ko) 2009-07-27 2010-05-17 실리콘 웨이퍼의 열처리 방법

Country Status (5)

Country Link
US (1) US8399341B2 (ko)
JP (1) JP5542383B2 (ko)
KR (1) KR101313462B1 (ko)
CN (1) CN102473614B (ko)
WO (1) WO2011013280A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5583053B2 (ja) * 2011-02-28 2014-09-03 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの熱処理方法
JP2013163598A (ja) * 2012-01-10 2013-08-22 Globalwafers Japan Co Ltd シリコンウェーハの製造方法
CN103835000A (zh) * 2012-11-20 2014-06-04 上海华虹宏力半导体制造有限公司 一种高温改善多晶硅表面粗糙度的方法
JP6565624B2 (ja) * 2015-11-16 2019-08-28 株式会社Sumco シリコンウェーハの品質評価方法およびシリコンウェーハの製造方法
JP7051560B2 (ja) * 2018-04-26 2022-04-11 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの熱処理方法
JP7014694B2 (ja) 2018-10-15 2022-02-01 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの熱処理方法
CN112939616A (zh) * 2021-02-22 2021-06-11 北京北方华创微电子装备有限公司 陶瓷烧结方法及采用该方法制成的陶瓷件

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11260677A (ja) * 1998-01-06 1999-09-24 Sumitomo Metal Ind Ltd 半導体シリコンウェーハ並びにその製造方法と熱処理装置
KR20010080335A (ko) * 1999-08-27 2001-08-22 와다 다다시 접합 ｓｏｉ 웨이퍼의 제조방법 및 접합 ｓｏｉ 웨이퍼
KR20050024994A (ko) * 2003-09-05 2005-03-11 주식회사 하이닉스반도체 실리콘 웨이퍼 및 그 제조방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3731417B2 (ja) * 1999-11-26 2006-01-05 株式会社Ｓｕｍｃｏ 点欠陥の凝集体が存在しないシリコンウェーハの製造方法
JP4154881B2 (ja) 2001-10-03 2008-09-24 株式会社Ｓｕｍｃｏ シリコン半導体基板の熱処理方法
JP4432317B2 (ja) * 2002-12-11 2010-03-17 信越半導体株式会社 シリコンウエーハの熱処理方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11260677A (ja) * 1998-01-06 1999-09-24 Sumitomo Metal Ind Ltd 半導体シリコンウェーハ並びにその製造方法と熱処理装置
KR20010080335A (ko) * 1999-08-27 2001-08-22 와다 다다시 접합 ｓｏｉ 웨이퍼의 제조방법 및 접합 ｓｏｉ 웨이퍼
KR20050024994A (ko) * 2003-09-05 2005-03-11 주식회사 하이닉스반도체 실리콘 웨이퍼 및 그 제조방법
KR100531552B1 (ko) 2003-09-05 2005-11-28 주식회사 하이닉스반도체 실리콘 웨이퍼 및 그 제조방법

Also Published As

Publication number Publication date
JP5542383B2 (ja) 2014-07-09
WO2011013280A1 (ja) 2011-02-03
US20120184091A1 (en) 2012-07-19
CN102473614A (zh) 2012-05-23
CN102473614B (zh) 2014-12-10
US8399341B2 (en) 2013-03-19
KR20120024970A (ko) 2012-03-14
JP2011029429A (ja) 2011-02-10

Similar Documents

Publication Publication Date Title
US7977219B2 (en) Manufacturing method for silicon wafer
KR101390024B1 (ko) 실리콘 웨이퍼의 제조 방법
KR20100014191A (ko) 실리콘 웨이퍼, 실리콘 웨이퍼의 제조방법, 및 실리콘 웨이퍼의 열처리 방법
KR101313462B1 (ko) 실리콘 웨이퍼의 열처리 방법
JP2010040587A (ja) シリコンウェーハの製造方法
KR20130076895A (ko) 실리콘 웨이퍼 및 그 제조방법
US7033962B2 (en) Methods for manufacturing silicon wafer and silicone epitaxial wafer, and silicon epitaxial wafer
CN100452408C (zh) Soi晶片及其制造方法
JP5997552B2 (ja) シリコンウェーハの熱処理方法
KR101472183B1 (ko) 실리콘 웨이퍼의 열처리 방법
JP5944643B2 (ja) シリコンウェーハの熱処理方法
JP2013163597A (ja) シリコンウェーハの製造方法
JP5550180B2 (ja) シリコンウェーハ及びその製造方法
TWI623018B (zh) 矽晶圓的製造方法
JP2010040588A (ja) シリコンウェーハ
JP2010212333A (ja) シリコンウェーハの熱処理方法
JP5583053B2 (ja) シリコンウェーハの熱処理方法
JP6493105B2 (ja) エピタキシャルシリコンウェーハ
JP2014168090A (ja) シリコンウェーハの製造方法
JP5441261B2 (ja) シリコンウェーハの熱処理方法
JP2019192831A (ja) シリコンウェーハの熱処理方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160613

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180612

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190827

Year of fee payment: 7