TWI623018B - 矽晶圓的製造方法 - Google Patents

矽晶圓的製造方法 Download PDF

Info

Publication number
TWI623018B
TWI623018B TW105108987A TW105108987A TWI623018B TW I623018 B TWI623018 B TW I623018B TW 105108987 A TW105108987 A TW 105108987A TW 105108987 A TW105108987 A TW 105108987A TW I623018 B TWI623018 B TW I623018B
Authority
TW
Taiwan
Prior art keywords
wafer
heat
sec
treated
oxygen
Prior art date
Application number
TW105108987A
Other languages
English (en)
Other versions
TW201709265A (zh
Inventor
須藤治生
荒木浩司
青木龍彥
前田進
Original Assignee
環球晶圓日本股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 環球晶圓日本股份有限公司 filed Critical 環球晶圓日本股份有限公司
Publication of TW201709265A publication Critical patent/TW201709265A/zh
Application granted granted Critical
Publication of TWI623018B publication Critical patent/TWI623018B/zh

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02Heat treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress
    • H01L2924/3512Cracking
    • H01L2924/35121Peeling or delaminating

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Thermal Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)

Abstract

提供一種矽晶圓的製造方法,能減少半導體器件形成區域中的COP(晶體原生顆粒)及氧析出核等晶體缺陷,並抑制在器件形成步驟中熱處理時發生之滑移錯位。矽晶圓的製造方法係具備:第1步驟,係在氧化性氣體氛圍中將最高到達溫度設為1300℃以上1380℃以下,對藉由CZ法(丘克拉斯基法)所成長之單晶矽鑄錠切片後之原料矽晶圓進行熱處理;第2步驟,係對在第1步驟所得之熱處理矽晶圓進行剝離處理,將該熱處理矽晶圓表面的氧化膜剝離;以及第3步驟,在非氧化性氣體氛圍中將最高到達溫度設為1200℃以上1380℃以下,將昇溫速度設為1℃/sec以上150℃/sec以下,以從所得之矽晶圓的表面至深度7μm為止的區域之氧濃度的最大值成為1.3×1018atoms/cm3以下之方式對在第2步驟所得之被剝離矽晶圓進行熱處理。

Description

矽晶圓的製造方法
本發明係有關一種由丘克拉斯基(Czochralski,以下亦簡稱為CZ)法成長之單晶矽鑄錠切片後之矽晶圓的熱處理方法。
作為半導體器件(deviece)形成用基板所使用的矽晶圓係被要求在成為器件活性區域的晶圓表層中,降低COP(crystal originated particles;晶體原生顆粒)及LSTD(laser scattering tomography defects;雷射散射斷層缺陷)使其無缺陷。
近年,作為這種矽晶圓的高生產性之製造方法,已知有一種技術,係對至少形成有半導體器件之表面鏡面研磨後的矽晶圓施以急速昇降溫熱處理(RTP:rapid thermal process)。
例如在日本特表2001-509319號公報中記載有一種單晶矽晶圓的熱處理方法,係在含有氧的氛圍中在未滿約5000ppma氧氣分壓下以超過1175℃的溫度將晶圓加熱未滿60秒。在前述熱處理方法中,因為在以氬或氦為主的氛圍中進行RTP,所以可以大幅減少晶圓表層的COP。
然而,在這種以惰性氣體為主要成分的氛圍中的RTP 中,由於氧會從晶圓表層向外部擴散且該晶圓表層的氧濃度會降低,因此在之後的半導體器件形成步驟的熱處理中氧的釘扎(pinning)力會降低。另外,存在此熱處理溫度愈高愈容易發生滑移錯位(slip dislocation)的課題。
針對這種課題,例如在日本特開2010-129918號公報記載有在氧化性氣體的爐內氛圍中在1000℃以上熔點以下的溫度對半導體晶圓進行熱處理,在半導體晶圓的表層的一部分使氧往內部擴散並導入氧後,將半導體晶圓取出至爐外並急速冷卻,藉此在半導體晶圓的表層固定有高的氧固溶度,使表層成為高氧濃度區域部,而可將表層高度強化。
在日本特開2010-129918號公報中所記載的氧化性氣體氛圍中進行RTP的情況,特別是熱處理溫度在1300℃以上時,COP的內壁氧化膜會熔融而能消滅COP,進而可以熔融在晶體成長時產生的氧析出核。然而,為了在氧化性氣體氛圍下進行,晶圓表層的氧濃度高且會殘留氧析出核,從而在之後的半導體器件形成步驟的熱處理中會有於成為器件活性區域之晶圓的表層產生氧析出物(BMD:bulk micro-defects;大量微小缺陷)之虞。
本發明的課題係提供一種矽晶圓的製造方法,能減少在半導體器件形成區域中之COP及氧析出核等晶體缺陷,且即使在器件形成步驟的熱處理中也不會在器件形成區域產生氧析出物,且能抑制發生滑移錯位。
本發明係解決上述先前技術的課題,並包含以下事項。
亦即,本發明之矽晶圓的製造方法係具備:第1步驟,係在氧化性氣體氛圍中將最高到達溫度設為1300℃以上1380℃以下,對由丘克拉斯基法(以下稱為CZ法)所成長之單晶矽鑄錠切片後之原料矽晶圓進行熱處理;第2步驟,係對在第1步驟所得之熱處理矽晶圓進行剝離處理,將該熱處理矽晶圓表面的氧化膜剝離;以及第3步驟,係在非氧化性氣體氛圍中將最高到達溫度設為1200℃以上1380℃以下,將昇溫速度設為1℃/sec以上150℃/sec以下,以從所得之矽晶圓的表面至深度7μm的區域之氧濃度的最大值成為1.3×1018atoms/cm3以下之方式對在第2步驟所得之被剝離矽晶圓進行熱處理。
依據本發明之矽晶圓的製造方法,能有效地消滅單晶矽鑄錠成長時產生的COP及氧析出核。亦即,依據本發明,使用預定氧濃度之原料矽晶圓,並組合地進行在氧化性氣體氛圍中於預定條件下進行熱處理之步驟、將氧化膜剝離之步驟以及在非氧化性氣體氛圍中於預定條件下進行熱處理之步驟,藉此可以獲得充分減少COP及氧析出核等晶體缺陷的矽晶圓。使用此種矽晶圓時,由於即使在器件形成步驟的熱處理中也不會在器件形成區域產生氧析出物且可以抑制滑移錯位,所以可以提供強度優異的半導體器件。
圖1係顯示本發明之矽晶圓的製造方法的流程圖。
圖2係顯示自晶圓表面至深度方向的氧濃度之圖。
本發明之矽晶圓的製造方法係具備:第1步驟(步驟S1、S2),係在氧化性氣體氛圍中,將最高到達溫度設為1300℃以上1380℃以下,對藉由CZ法成長之單晶矽鑄錠切片後之原料矽晶圓進行熱處理;第2步驟(步驟S3),係對在第1步驟所得之熱處理矽晶圓進行剝離處理,將該熱處理矽晶圓表面的氧化膜剝離;以及第3步驟(步驟S4),係在非氧化性氣體氛圍中將最高到達溫度設為1200℃以上1380℃以下,將昇溫速度設為1℃/sec以上150℃/sec以下,以從所得之矽晶圓表面至深度7μm的區域之氧濃度的最大值成為1.3×1018atoms/cm3以下之方式對在第2步驟所得之被剝離矽晶圓進行熱處理。
以下針對上述各要件進行詳細說明。另外,在本說明書中,矽晶圓亦簡稱為晶圓。
第1步驟係下述步驟(步驟S1、S2):在氧化性氣體氛圍中將最高到達溫度設為1300℃以上1380℃以下,對藉由CZ法成長之單晶矽鑄錠切片後之原料矽晶圓進行熱處理。
所謂CZ法係下述方法:將多晶矽填充至石英坩堝並以加熱器加熱、熔融,將成為晶體成長源的小單晶作為晶種(seed crystal)浸漬在矽熔融液的上表面,一邊使石英坩堝及晶種旋轉,一邊將大口徑的晶棒上拉。當藉由CZ法製造單晶矽時,從石英坩堝熔入的氧原子會在高溫下互相集合。因此在CZ法中可以藉由控制坩堝的溫度、石英坩堝以及晶種的旋轉數等,製造含有期望濃度的氧之原料矽晶 圓。本發明所使用的原料矽晶圓,其氧濃度通常為0.8×1018atoms/cm3至1.5×1018atoms/cm3,較佳為0.9×1018atoms/cm3至1.3×1018atoms/cm3。原料矽晶圓中的氧濃度在前述範圍時,可以在後述之第3步驟中有效地降低矽晶圓中的晶體缺陷,且可獲得強度優異的矽晶圓。另外,氧濃度為依據old-ASTM(舊版的美國材料試驗協會標準)規格的換算值。
在氧化性氣體氛圍中將最高到達溫度設為1300℃以上1380℃以下,對所獲得的原料矽晶圓進行熱處理。藉由將最高到達溫度設為前述範圍並進行熱處理,可以有效地消滅單晶矽鑄錠成長時所形成的COP等孔隙(void)缺陷及密度不平均所產生之氧析出核等。在此,認為氧析出核為氧及空洞的複合體,依據熱處理條件會成長成由二氧化矽(SiO2)形成的氧析出物。在最高到達溫度未滿1300℃的情形中,由於矽晶圓中的氧的飽和濃度低,因此COP內壁氧化膜會不易熔融,間隙矽(interstitial silicon)的產生量也會少,因此會有無法充分獲得消滅COP的功效的情況。進而,氧析出核的消滅功效也會有不充分的情況。另一方面,當最高到達溫度超過1380℃時,就會變得容易發生滑移錯位等,並產生例如於晶圓表面上發生異常的缺陷等瑕疵的情況。
在此說明消滅COP及氧析出核時的機理。當施以熱處理時,COP內壁氧化膜亦即二氧化矽(SiO2)的膜會熔融,空洞會在原料矽晶圓內擴散。如此,存在於晶圓內的大量間隙矽會進入此空洞內並消滅空洞。但是,因為熱處理是在氧化性氣體氛圍下進行,在晶圓的最表層(從表面開始深度約1μm) 中由於熱處理中的氧濃度會接近飽和濃度,因此COP的內壁酸化膜會有不易溶解且易殘留COP的傾向。另外,氧析出核係藉由熱處理在晶圓內熔融消滅。
在第1步驟中,進行熱處理時的昇溫速度通常是10℃/sec至150℃/sec,較佳為25℃/sec至75℃/sec。昇溫速度係因應最高到達溫度適當地設定。亦即,當最高到達溫度接近1300℃時,昇溫速度就會降低;當最高到達溫度接近1380℃時,昇溫速度就會提高。當昇溫速度未滿10℃/sec時,會有氧化速率變慢、間隙矽的過飽和度降低,因此有COP消滅不充分的情況;當超過150℃/sec時,會有容易發生滑移錯位的情況。
氧化性氣體雖然沒有特別限制地能使用周知的氣體,但通常都是使用氧。氧化性氣體亦可為由氧及惰性氣體所構成的混合氣體。此時,氧氣體的分壓通常為20%以上未滿100%。氧氣體的分壓未滿20%時,由於氧化速率會變慢、間隙矽的過飽和度會降低,因此會有COP消滅不充分的情況。
另外,氧化性氣體的流量通常為20slm(standard liter per minute;每分鐘標準公升)以上。當氧化性氣體流量未滿20slm時,在腔室中空氣排除或置換的效率會變差,會因為雜質產生污染。
原料矽晶圓係藉由熱處理在最高到達溫度加熱達至1300℃至1380℃後,通常維持5秒60秒,較佳為維持10秒至30秒。藉由將在最高到達溫度的維持時間設定在前述範圍,能降低單晶矽鑄錠成長時所形成的COP及氧析出核。
最高到達溫度在1300℃至1380℃維持預定時間後,矽晶圓會被降溫。此時的降溫速度通常為150℃/sec至25℃/sec,較佳為120℃/sec至50℃/sec。
如上所述,藉由第1步驟,能有效地消滅單晶矽鑄錠成長時所產生的COP及氧析出核。
第2步驟係下述步驟(步驟S3):剝離形成於第1步驟所得之熱處理矽晶圓的正反面(包含端面)之氧化膜。若不剝離氧化膜,在接下來的第3步驟中要降低晶圓表層部的氧濃度會變得非常困難。
熱處理矽晶圓的正反面被氧化,並被由二氧化矽(SiO2)所構成的氧化膜包覆。此氧化膜的厚度雖然也依據氧化性氣體的分壓以及流通時間而不同,但大致約5nm至30nm左右。
形成於熱處理矽晶圓的正反面之氧化膜係藉由例如將晶圓浸漬於稀酸中使其溶解來去除。稀酸只要是可以溶解氧化膜,則沒有特別限制地能使用各種東西,例如可以使用氫氟酸(HF水溶液)。
第3步驟係下述步驟(步驟S4):在非氧化性氣體氛圍中將最高到達溫度設為1200℃以上1380℃以下,以昇溫速度1℃/sec以上150℃/sec以下對第2步驟所得之被剝離矽晶圓進行熱處理。藉由進行第3步驟,可降低於第1步驟中在氧化性氣體氛圍下進行熱處理而上升之矽晶圓表層部的氧濃度,而且也可以消滅殘留於極表層的COP。
在第3步驟中,若最高到達溫度未滿1200℃時,會因 為氧的擴散速度慢,讓矽晶圓表層部的氧濃度降低會花費時間,會有最後的矽晶圓之生產效率降低的情況。另一方面,若最高到達溫度超過1380℃時,會發生晶圓正反面之矽昇華的異常缺陷情況。
第3步驟中之昇溫速度為1℃/sec以上150℃/sec以下,較佳為10℃/sec以上90℃/sec以下,更佳為25℃/sec以上75℃/sec以下。當昇溫速度未滿1℃/sec亦即昇溫速度過小時,在第3步驟中會有伴隨著加溫而在晶圓表層部慢慢地產生氧析出物的情況。另一方面,當昇溫速度超過150℃/sec時,於晶圓發生滑移錯位的危險性會變高。
晶圓係以昇溫速度1℃/sec以上150℃/sec以下昇溫達至最高到達溫度1200℃以上1380℃以下後,為了使表層的氧濃度降低,通常保持原狀地維持1秒至60秒,較佳為維持5秒30秒。
非氧化性氣體只要為不會氧化晶圓的氣體,則沒有特別限制地能使用周知的氣體,但從不形成氮化膜等膜以及不引起其他的化學反應等之點而言,例如可以使用氬。
在第3步驟中,可以藉由進行上述熱處理,降低在第1步驟中上昇之矽晶圓表層部的氧濃度。具體而言如圖2所示,可以使從矽晶圓表面至深度7μm的區域之氧濃度的最大值成為1.3×1018atoms/cm3以下。當氧濃度的最大值超過1.3×1018atoms/cm3時,容易形成氧析出核,在半導體器件形成過程中會有表層部的氧析出核成長而產生氧析出物的缺失之虞。從矽晶圓表面至深度7μm的區域之氧濃度係藉由適當調節 原料矽晶圓中的氧濃度、於第3步驟中之昇溫速度、最高到達溫度以及在最高到達溫度的維持時間來決定。
在最高到達溫度維持預定時間後,矽晶圓有降溫的必要。藉由適當地控制此降溫過程,可以在主體層形成氧析出核並變動其密度。降溫速度通常為150℃/sec以下,較佳為120℃/sec至5℃/sec。相對地,降溫速度快則氧析出核的密度變高,降溫速度慢則氧析出核的密度變低。當降溫速度未滿5℃/sec時,不只生產性會降低,由於到達高溫區域後的熱處理時間變得非常長,故構成裝置的構件會變得高溫,因而會有劣化或破損之虞。另一方面,當降溫速度超過150℃/sec時,晶圓會有產生滑移錯位的情況。
在第3步驟後亦可去除矽晶圓兩面或單面的表面並精製。
雖然沒有特別限定去除方法,但通常使用經由漿料(slurry)以研磨布滑動加工晶圓兩面或單面的方法。另外,也有併用藉由磨石或平面研磨盤進行的研磨加工及化學蝕刻的情況。
藉由如此地精製晶圓,可以去除高溫熱處理時的表面粗糙。
(實施例)
以下將基於本發明的實施例進行更具體的說明,但本發明並不被下述實施例限制。
(矽晶圓的製造方法)
以CZ法控制上拉速度V以及從矽的溶點到1300℃的 溫度範圍中之上拉軸方向的晶體內溫度梯度的平均值G的比V/G值,藉此成長包含空洞優勢區域之單晶矽鑄錠。將前述單晶矽鑄錠切片,將兩面予以鏡面研磨,藉此獲得原料矽晶圓(直徑300mm)。
所得之原料矽晶圓的氧濃度為1.1×1018atoms/cm3,氮濃度為2.5×1014atoms/cm3
(實施例1至10)
作為第1步驟,在氧100%(流量20slm)氛圍下,將昇溫速度設為50℃/sec,將最高到達溫度設為1300℃至1380℃,將最高溫度的維持時間設為30sec,將降溫速度設為120℃/sec,對原料矽晶圓進行熱處理。接著,作為第2步驟,將所得之熱處理矽晶圓以氫氟酸(HF水溶液)洗淨,藉此剝離形成在表面的所有氧化膜。之後,作為第3步驟,在氬100%(流量20slm)氛圍下,將昇溫速度設為1℃/sec至150℃/sec,將最高到達溫度設為1200℃至1380℃,將最高到達溫度的維持時間設為1sec至60sec,將降溫速度設為120℃/sec,以從矽晶圓表面至深度7μm的區域之氧濃度的最大值成為1.3×1018atoms/cm3以下之方式進行熱處理。
藉由SIMS(secondary ion mass spectrometry:二次離子質量分析法)(AMETEK(股)CAMECA事業部製IMS7f),對所得之矽晶圓測定自表面至深度方向的氧濃度,藉由所得之深度方向資料來評價從表面至深度7μm的區域之最大氧濃度。
另外,設想半導體器件形成過程的熱處理,在氮氛圍下以昇溫速度5℃/min、最高到達溫度1000℃、最高到達溫度的維持時間4小時、 降溫速度5℃/min之方式進行熱處理。為了針對前述熱處理後的晶圓評價表層部的氧析出物的發生程度,研磨去除達至第3步驟後自晶圓表面至深度7μm的最大氧濃度位置後,用克萊譚克公司(股)製Surfscan SP2評價≧40nm之LPD(Light Point Defects;光點缺陷)數。進而,以X射線拓樸學((股)RIGAKU製XRT300)來評價發生於此晶圓之滑移長度。
實施例1至10的製造條件及評價結果示於表1。
(比較例1)
除了將第3步驟中之氧濃度的最大值設為1.35×1018atoms/cm3(超過1.3×1018atoms/cm3的濃度)以外,與實施例相同地進行。
(比較例2)
除了將第3步驟中之最高熱處理溫度設為1175℃,將從矽晶圓表面至深度7μm的區域的氧濃度的最大值控制在1.50×1018atoms/cm3之外,與實施例相同地進行。
(比較例3)
除了將第3步驟中之最高熱處理溫度設為1385℃以外,與實施例相同地進行。
(比較例4)
除了將第3步驟中之昇溫速度設為0.5℃/sec以外,與實施例相同地進行。
(比較例5)
除了將第3步驟中之昇溫速度設為155℃/sec以外,與實施例相同地進行。
將比較例1至4的製造條件及評價結果示於表1。
在設想半導體器件形成過程之熱處理後研磨去除晶圓表層5μm後之≧40nm的LPD評價中,確認在實施例1~10及比較例5中,氧析出物的產生量在器件形成步驟中是不會成為問題的程度。另一方面,確認在比較例1、2及4中,LPD數超過10000個,無法控制氧析出核的產生。此外,於比較例2中,確認在第3步驟中將最高熱處理溫度設為1175℃,以從矽晶圓表面至深度7μm的區域的氧濃度的最大值成為1.3×1018atoms/cm3以下之方式進行過熱處理時,使矽晶圓表層部的氧濃度下降會花費時間,最後的矽晶圓生產效率會降低。另外,比較例3的LPD數為2017個,認為因高溫熱處理產生異常的缺陷。
在設想半導體器件形成過程之熱處理後於晶圓產生之滑移評價中,在實施例1~10中幾乎未確認到滑移錯位。另一方面,在比較例5中雖然LPD數比較少,但還是確認到滑移錯位。
如上所述可知,在本發明使用預定氧濃度之原料矽晶圓,包含第1步驟及第3步驟,在預定條件下進行熱處理,藉此能獲得於器件形成區域中充分減少COP及氧析出核等晶體缺陷之矽晶圓。

Claims (1)

  1. 一種矽晶圓的製造方法,係具備:第1步驟,係在氧化性氣體氛圍中將最高到達溫度設為1300℃以上1380℃以下,對藉由丘克拉斯基法所成長之單晶矽鑄錠切片後之原料矽晶圓進行熱處理;第2步驟,係對在第1步驟所得之熱處理矽晶圓進行剝離處理,將該熱處理矽晶圓表面的氧化膜剝離;以及第3步驟,係在非氧化性氣體氛圍中將最高到達溫度設為超過1300℃且在1380℃以下,將昇溫速度設為1℃/sec以上150℃/sec以下,以從所得之矽晶圓的表面至深度7μm的區域之氧濃度的最大值成為未滿1.3×1019atoms/cm3,且以光點缺陷之數目為122個以下之方式對在第2步驟所得之被剝離矽晶圓進行熱處理。
TW105108987A 2015-04-01 2016-03-23 矽晶圓的製造方法 TWI623018B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015-075131 2015-04-01
JP2015075131A JP6317700B2 (ja) 2015-04-01 2015-04-01 シリコンウェーハの製造方法

Publications (2)

Publication Number Publication Date
TW201709265A TW201709265A (zh) 2017-03-01
TWI623018B true TWI623018B (zh) 2018-05-01

Family

ID=57015390

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105108987A TWI623018B (zh) 2015-04-01 2016-03-23 矽晶圓的製造方法

Country Status (5)

Country Link
US (1) US20160293446A1 (zh)
JP (1) JP6317700B2 (zh)
KR (1) KR101823229B1 (zh)
CN (1) CN106048732B (zh)
TW (1) TWI623018B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6978928B2 (ja) * 2017-12-25 2021-12-08 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの評価方法
CN110571172A (zh) * 2019-09-06 2019-12-13 大同新成新材料股份有限公司 一种硅晶圆制造方法及制造装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100290971A1 (en) * 2009-05-15 2010-11-18 Wataru Itou Silicon wafer and method for producing the same
US20110053350A1 (en) * 2008-03-21 2011-03-03 Covalent Materials Corporation Silicon wafer
WO2015027610A1 (zh) * 2013-08-30 2015-03-05 京东方科技集团股份有限公司 电容式触摸屏及显示装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008166517A (ja) * 2006-12-28 2008-07-17 Covalent Materials Corp 半導体基板の製造方法
JP5167654B2 (ja) * 2007-02-26 2013-03-21 信越半導体株式会社 シリコン単結晶ウエーハの製造方法
JP5567259B2 (ja) * 2008-07-28 2014-08-06 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハおよびその製造方法
JP5944643B2 (ja) * 2011-09-28 2016-07-05 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの熱処理方法
CN105900219B (zh) * 2014-01-14 2019-04-26 胜高股份有限公司 硅晶片及其制备方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110053350A1 (en) * 2008-03-21 2011-03-03 Covalent Materials Corporation Silicon wafer
US20100290971A1 (en) * 2009-05-15 2010-11-18 Wataru Itou Silicon wafer and method for producing the same
WO2015027610A1 (zh) * 2013-08-30 2015-03-05 京东方科技集团股份有限公司 电容式触摸屏及显示装置

Also Published As

Publication number Publication date
KR20160118139A (ko) 2016-10-11
JP2016195211A (ja) 2016-11-17
JP6317700B2 (ja) 2018-04-25
US20160293446A1 (en) 2016-10-06
KR101823229B1 (ko) 2018-01-29
CN106048732A (zh) 2016-10-26
TW201709265A (zh) 2017-03-01
CN106048732B (zh) 2018-11-30

Similar Documents

Publication Publication Date Title
US7977219B2 (en) Manufacturing method for silicon wafer
KR101390024B1 (ko) 실리콘 웨이퍼의 제조 방법
TWI625789B (zh) 矽 Wafer manufacturing method
TWI548785B (zh) 矽晶圓及其製造方法
KR101313462B1 (ko) 실리콘 웨이퍼의 열처리 방법
TWI623018B (zh) 矽晶圓的製造方法
JP5590644B2 (ja) シリコンウェーハの熱処理方法
TWI523107B (zh) 矽晶圓之熱處理方法
JP2013163597A (ja) シリコンウェーハの製造方法
JP5997552B2 (ja) シリコンウェーハの熱処理方法
JP5427636B2 (ja) シリコンウェーハの熱処理方法
JP5944643B2 (ja) シリコンウェーハの熱処理方法
JP5583053B2 (ja) シリコンウェーハの熱処理方法
TWI775502B (zh) 製備半導體晶圓的方法
JP7051560B2 (ja) シリコンウェーハの熱処理方法
JP5441261B2 (ja) シリコンウェーハの熱処理方法
JP2024090466A (ja) シリコンウェーハの製造方法
JP2010003764A (ja) シリコンウェーハの製造方法