KR101823229B1 - 실리콘 웨이퍼의 제조 방법 - Google Patents

실리콘 웨이퍼의 제조 방법 Download PDF

Info

Publication number
KR101823229B1
KR101823229B1 KR1020160035935A KR20160035935A KR101823229B1 KR 101823229 B1 KR101823229 B1 KR 101823229B1 KR 1020160035935 A KR1020160035935 A KR 1020160035935A KR 20160035935 A KR20160035935 A KR 20160035935A KR 101823229 B1 KR101823229 B1 KR 101823229B1
Authority
KR
South Korea
Prior art keywords
silicon wafer
heat treatment
temperature
wafer
sec
Prior art date
Application number
KR1020160035935A
Other languages
English (en)
Other versions
KR20160118139A (ko
Inventor
하루오 스도
고지 아라키
다츠히코 아오키
스스무 마에다
Original Assignee
글로벌웨어퍼스 재팬 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 글로벌웨어퍼스 재팬 가부시키가이샤 filed Critical 글로벌웨어퍼스 재팬 가부시키가이샤
Publication of KR20160118139A publication Critical patent/KR20160118139A/ko
Application granted granted Critical
Publication of KR101823229B1 publication Critical patent/KR101823229B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02—Heat treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H01L2924/35121—Peeling or delaminating

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Thermal Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)

Abstract

본 발명은, 반도체 디바이스 형성 영역에 있어서의 COP나 산소 석출핵 등의 결정 결함이 저감되고, 디바이스 형성 공정에 있어서의 열처리시의 슬립 전위의 발생을 억제할 수 있는 실리콘 웨이퍼의 제조 방법을 제공하는 것을 목적으로 한다. CZ법에 의해 육성한 실리콘 단결정 잉곳으로부터 슬라이스된 원료 실리콘 웨이퍼를, 산화성 가스 분위기 중, 최고 도달 온도를 1300℃ 이상 1380℃ 이하로 하여, 열처리를 행하는 제1 공정과, 제1 공정에서 얻어진 열처리 실리콘 웨이퍼에 박리 처리를 행하여, 상기 열처리 실리콘 웨이퍼 표면의 산화막을 박리하는 제2 공정과, 제2 공정에서 얻어진 피박리 실리콘 웨이퍼를, 비산화성 가스 분위기 중, 최고 도달 온도를 1200℃ 이상 1380℃ 이하, 승온 속도를 1℃/sec 이상 150℃/sec 이하로 하여, 얻어지는 실리콘 웨이퍼의 표면으로부터 깊이 7 ㎛까지의 영역의 산소 농도의 최대치가 1.3×1018 atoms/㎤ 이하가 되도록, 열처리를 행하는 제3 공정을 포함하는 실리콘 웨이퍼의 제조 방법.

Description

실리콘 웨이퍼의 제조 방법{MANUFACTURING METHOD OF SILICON WAFER}
본 발명은, 초크랄스키법에 의해 육성한 실리콘 단결정 잉곳으로부터 슬라이스된 실리콘 웨이퍼의 열처리 방법에 관한 것이다.
반도체 디바이스 형성용 기판으로서 이용되는 실리콘 웨이퍼는, 디바이스 활성 영역이 되는 웨이퍼의 표층에 있어서, COP(crystal originated particles)나 LSTD(laser scattering tomography defects) 등을 저감시켜 무결함으로 하는 것이 요구되고 있다.
최근, 이러한 실리콘 웨이퍼의 생산성이 높은 제조 방법으로서, 적어도 반도체 디바이스가 형성되는 표면을 경면 연마한 실리콘 웨이퍼에, 급속 승강온 열처리(RTP: rapid thermal process)를 행하는 기술이 알려져 있다.
예컨대, 일본 특허 공표 제2001-509319호 공보에는, 웨이퍼를, 산소 함유 분위기 중, 약 5000 ppma 미만의 산소 분압 하에 1175℃ 초과의 온도에서 60초 미만 가열하는 단결정 실리콘 웨이퍼의 열처리 방법이 기재되어 있다. 상기 열처리 방법에서는, 아르곤 또는 헬륨을 주로 하는 분위기 중에서 RTP를 행하기 때문에, 웨이퍼 표층의 COP를 대폭 저감시킬 수 있다.
그러나, 이러한 불활성 가스를 주성분으로 하는 분위기 중에서의 RTP에 있어서는, 웨이퍼 표층으로부터 산소가 바깥쪽으로 확산되고, 상기 웨이퍼 표층의 산소 농도가 저하되기 때문에, 이후의 반도체 디바이스 형성 공정에서의 열처리에 있어서, 산소의 피닝력이 저하된다. 또한, 이 열처리 온도가 높을수록, 슬립 전위가 발생하기 쉽다고 하는 과제를 갖고 있었다.
이러한 과제에 대하여, 예컨대, 일본 특허 공개 제2010-129918호 공보에, 산화성 가스의 로(爐) 내 분위기에서, 반도체 웨이퍼에 1000℃ 이상 융점 이하의 온도로 열처리를 행하여, 그 표층의 일부에 산소를 안쪽으로 확산시켜 산소를 도입한 후, 반도체 웨이퍼를 로 밖으로 꺼내어, 급랭시킴으로써, 반도체 웨이퍼의 표층에 높은 산소 고용도가 고정되고, 표층이 높은 산소 농도 영역부가 되어, 표층을 고강도화할 수 있는 것이 기재되어 있다.
일본 특허 공개 제2010-129918호 공보에 기재된 바와 같은 산화성 가스 분위기에서 RTP를 행하는 경우, 특히 열처리 온도가 1300℃ 이상이면, COP의 내벽 산화막을 용해하여, COP를 소멸시킬 수 있고, 또한, 결정 육성시에 발생한 산소 석출핵을 용해할 수 있다. 그러나, 산화성 가스 분위기 하에서 행하기 때문에, 웨이퍼 표층의 산소 농도가 높아 산소 석출핵이 잔존함으로써, 이후의 반도체 디바이스 형성 공정에서의 열처리에 있어서, 디바이스 활성 영역이 되는 웨이퍼의 표층에 산소 석출물(BMD: bulk micro-defects)이 발생할 우려가 있다.
본 발명은, 반도체 디바이스 형성 영역에 있어서의 COP나 산소 석출핵 등의 결정 결함이 저감되고, 디바이스 형성 공정에서의 열처리에 있어서도, 디바이스 형성 영역에 산소 석출물이 발생하지 않고, 또한, 슬립 전위의 발생을 억제할 수 있는 실리콘 웨이퍼의 제조 방법을 제공하는 것을 과제로 한다.
본 발명은, 상기한 종래 기술에 있어서의 과제를 해결하는 것으로서, 이하의 사항으로 이루어진다.
즉, 본 발명의 실리콘 웨이퍼의 제조 방법은, 초크랄스키법(이하 「CZ법」이라고 함)에 의해 육성한 실리콘 단결정 잉곳으로부터 슬라이스된 원료 실리콘 웨이퍼를, 산화성 가스 분위기 중, 최고 도달 온도를 1300℃ 이상 1380℃ 이하로 하여, 열처리를 행하는 제1 공정과, 제1 공정에서 얻어진 열처리 실리콘 웨이퍼에 박리 처리를 행하여, 상기 열처리 실리콘 웨이퍼 표면의 산화막을 박리하는 제2 공정과, 제2 공정에서 얻어진 피박리 실리콘 웨이퍼를, 비산화성 가스 분위기 중, 최고 도달 온도를 1200℃ 이상 1380℃ 이하, 승온 속도를 1℃/sec 이상 150℃/sec 이하로 하여, 얻어지는 실리콘 웨이퍼의 표면으로부터 깊이 7 ㎛까지의 영역의 산소 농도의 최대치가 1.3×1018 atoms/㎤ 이하가 되도록, 열처리를 행하는 제3 공정을 포함하는 것을 특징으로 한다.
본 발명의 실리콘 웨이퍼의 제조 방법에 따르면, 실리콘 단결정 잉곳 육성시에 발생한 COP나 산소 석출핵을 효과적으로 소멸시킬 수 있다. 즉, 본 발명에 따르면, 소정의 산소 농도의 원료 실리콘 웨이퍼를 이용하여, 산화성 가스 분위기 중에서 소정의 조건 하에서 열처리를 행하는 공정과, 산화막을 박리하는 공정과, 비산화성 가스 분위기 중에서 소정의 조건 하에서 열처리를 행하는 공정을 조합하여 행함으로써, COP나 산소 석출핵 등의 결정 결함이 충분히 저감된 실리콘 웨이퍼를 얻을 수 있다. 이러한 실리콘 웨이퍼를 이용하면, 디바이스 형성 공정에서의 열처리에 있어서도, 디바이스 형성 영역에 산소 석출물을 발생시키지 않고, 또한, 슬립 전위의 발생이 억제되기 때문에, 강도가 우수한 반도체 디바이스를 제공할 수 있다.
도 1은 본 발명의 실리콘 웨이퍼의 제조 방법의 흐름도를 나타낸 도면이다.
도 2는 웨이퍼 표면으로부터의 깊이 방향으로의 산소 농도를 나타낸 도면이다.
본 발명의 실리콘 웨이퍼의 제조 방법은, CZ법에 의해 육성한 실리콘 단결정 잉곳으로부터 슬라이스된 원료 실리콘 웨이퍼를, 산화성 가스 분위기 중, 최고 도달 온도를 1300℃ 이상 1380℃ 이하로 하여, 열처리를 행하는 제1 공정(단계 S1, S2)과, 제1 공정에서 얻어진 열처리 실리콘 웨이퍼에 박리 처리를 행하여, 상기 열처리 실리콘 웨이퍼 표면의 산화막을 박리하는 제2 공정(단계 S3)과, 제2 공정에서 얻어진 피박리 실리콘 웨이퍼를, 비산화성 가스 분위기 중, 최고 도달 온도를 1200℃ 이상 1380℃ 이하, 승온 속도를 1℃/sec 이상 150℃/sec 이하로 하여, 얻어지는 실리콘 웨이퍼의 표면으로부터 깊이 7 ㎛까지의 영역의 산소 농도의 최대치가 1.3×1018 atoms/㎤ 이하가 되도록, 열처리를 행하는 제3 공정(단계 S4)을 포함하는 것이다.
이하, 상기한 각 요건에 대해서 상세히 설명한다. 또한, 본 명세서 안에서 실리콘 웨이퍼는 웨이퍼라고도 약칭한다.
제1 공정은, CZ법에 의해 육성한 실리콘 단결정 잉곳으로부터 슬라이스된 원료 실리콘 웨이퍼를, 산화성 가스 분위기 중, 최고 도달 온도를 1300℃ 이상 1380℃ 이하로 하여 열처리를 행하는 공정이다(단계 S1, S2).
CZ법이란, 석영 도가니에 다결정 실리콘을 충전하여, 히터로 가열·융해하고, 그 실리콘 융해액 상면에, 결정 성장의 근원이 되는 작은 단결정을 종결정으로서 침지하고, 석영 도가니 및 종결정을 회전시키면서 대구경의 결정 막대를 인상하는 방법이다. CZ법에 의해, 실리콘 단결정을 제조하면, 석영 도가니에서 용해된 산소 원자가 고온 하에 서로 집합한다. 따라서, CZ법에서는, 도가니의 온도나, 석영 도가니 및 종결정의 회전수 등을 제어함으로써, 산소를 원하는 농도로 포함하는 원료 실리콘 웨이퍼를 제조할 수 있다. 본 발명에서 사용하는 원료 실리콘 웨이퍼는, 그 산소 농도가 통상 0.8∼1.5×1018 atoms/㎤, 바람직하게는 0.9∼1.3×1018 atoms/㎤이다. 원료 실리콘 웨이퍼 중의 산소 농도가 상기 범위에 있을 때, 후술하는 제3 공정에서 실리콘 웨이퍼 중의 결정 결함을 효과적으로 저감할 수 있고, 또한, 강도가 우수한 실리콘 웨이퍼를 얻을 수 있다. 또한, 산소 농도는, old-ASTM 규격에 따른 환산치이다.
이렇게 해서 얻어진 원료 실리콘 웨이퍼에 대하여, 산화성 가스 분위기 중, 최고 도달 온도를 1300℃ 이상 1380℃ 이하로 하여 열처리를 행한다. 최고 도달 온도를 상기 범위로 하여 열처리를 행함으로써, 실리콘 단결정 잉곳의 육성시에 형성된 COP 등의 보이드 결함이나, 불균일한 밀도로 발생한 산소 석출핵을 효과적으로 소멸시킬 수 있다. 여기서, 산소 석출핵은, 산소와 보이드의 복합체라고 생각되고, 열처리 조건에 따라서는, 이산화규소(SiO2)로 형성되는 산소 석출물로 성장한다. 최고 도달 온도가 1300℃ 미만인 경우는, 실리콘 웨이퍼 중의 산소의 포화 농도가 낮기 때문에, COP 내벽 산화막이 용해되기 어렵고, 또한, 격자간 실리콘(Si)의 생성량도 적기 때문에, COP의 소멸 효과가 충분히 얻어지지 않는 경우가 있다. 또한, 산소 석출핵의 소멸 효과도 불충분해지는 경우가 있다. 한편, 최고 도달 온도가 1380℃를 초과하면, 슬립 전위 등이 발생하기 쉬워지거나, 예컨대, 웨이퍼 표면에 특이한 결함이 발생하는 등의 문제가 발생하는 경우가 있다.
여기서, COP나 산소 석출핵이 소멸될 때의 메커니즘을 설명한다. 열처리가 행해지면, COP 내벽 산화막, 즉 이산화규소(SiO2)의 막이 용해되고, 원료 실리콘 웨이퍼 내에 보이드가 확산된다. 그러면, 웨이퍼 내에 존재하는 대량의 격자간 실리콘이 이 보이드 내로 들어가, 보이드가 소멸된다. 단, 열처리는, 산화성 가스 분위기 하에서 행해지기 때문에, 웨이퍼의 극표층(표면에서 깊이 약 1 ㎛)에서는, 열처리 중의 산소 농도가 포화 농도에 가까워지기 때문에, COP의 내벽 산화막이 용해되기 어렵고, COP가 잔류하기 쉬운 경향이 있다. 또한, 산소 석출핵은, 열처리에 의해 웨이퍼 내에서 용해되어 소멸된다.
제1 공정에 있어서, 열처리를 행할 때의 승온 속도는, 통상 10∼150℃/sec, 바람직하게는 25∼75℃/sec이다. 승온 속도는, 최고 도달 온도에 따라 적절히 설정된다. 즉, 최고 도달 온도가 1300℃에 가까우면, 승온 속도는 낮아지고, 최고 도달 온도가 1380℃에 가까우면, 승온 속도는 높아진다. 승온 속도가 10℃/sec 미만이면, 산화 레이트가 느려져서 격자간 실리콘의 과포화도가 저하되기 때문에 COP 소멸이 불충분해지는 경우가 있고, 150℃/sec를 초과하면, 슬립 전위가 발생하기 쉬워지는 경우가 있다.
산화성 가스에는, 공지된 가스를 특별히 제한 없이 사용할 수 있지만, 통상은 산소가 이용된다. 산화성 가스는, 산소 및 불활성 가스로 이루어진 혼합 가스여도 좋다. 이 때, 산소 가스의 분압은, 통상 20% 이상 100% 미만이다. 산소 가스의 분압이 20% 미만인 경우, 산화 레이트가 느려져서 격자간 실리콘의 과포화도가 저하되기 때문에, COP의 소멸이 불충분해지는 경우가 있다.
또한, 산화성 가스 유량은, 통상 20 slm(standard liter per minute) 이상이다. 산화성 가스 유량이 20 slm 미만인 경우, 챔버 내의 공기의 배제 또는 치환 효율이 나빠져, 불순물에 의한 오염을 발생시키는 경우가 있다.
원료 실리콘 웨이퍼는, 열처리에 의해, 최고 도달 온도 1300∼1380℃까지 가열한 후, 통상 5∼60초, 바람직하게는 10∼30초간 유지한다. 최고 도달 온도에서의 유지 시간을 상기 범위로 함으로써, 실리콘 단결정 잉곳 육성시에 발생한 COP나 산소 석출핵을 저감할 수 있다.
최고 도달 온도 1300∼1380℃에서 소정 시간 유지한 후, 실리콘 웨이퍼는 강온된다. 이 때의 강온 속도는, 통상 150∼25℃/sec, 바람직하게는 120∼50℃/sec이다.
상기한 바와 같이, 제1 공정에 의해, 실리콘 단결정 잉곳 육성시에 발생한 COP나 산소 석출핵을 효과적으로 소멸시킬 수 있다.
제2 공정은, 제1 공정에서 얻어진 열처리 실리콘 웨이퍼의 표리면(단부면 포함함)에 형성된 산화막을 박리하는 공정이다(단계 S3). 산화막을 박리하지 않으면, 다음 제3 공정에 있어서, 웨이퍼 표층부의 산소 농도를 저감하는 것이 매우 곤란해진다.
열처리 실리콘 웨이퍼는, 그 표리면이 산화되고, 이산화규소(SiO2)로 이루어진 산화막으로 덮여 있다. 이 산화막의 두께는, 산화성 가스의 분압 및 유통 시간에 따라 다르지만, 대략 5∼30 ㎚ 정도이다.
열처리 실리콘 웨이퍼의 표리면에 형성된 산화막은, 예컨대, 웨이퍼를 희산 중에 침지시켜 용해시킴으로써 제거된다. 희산에는, 산화막을 용해시키는 것이면, 특별히 제한 없이 여러 가지의 것을 사용할 수 있지만, 예컨대, 불화수소산(HF(aq))을 사용할 수 있다.
제3 공정은, 제2 공정에서 얻어진 피박리 실리콘 웨이퍼를, 비산화성 가스 분위기 중, 최고 도달 온도를 1200℃ 이상 1380℃ 이하로 하여, 승온 속도 1℃/sec 이상 150℃/sec 이하에서 열처리를 행하는 공정이다(단계 S4). 제3 공정을 행함으로써, 제1 공정에서 산화성 가스 분위기 하에 열처리를 행함으로써 상승한 웨이퍼 표층부의 산소 농도를 저감할 수 있고, 또한, 극표층에 잔류하고 있는 COP를 소멸시키는 것도 가능하다.
제3 공정에 있어서, 최고 도달 온도가 1200℃ 미만인 경우, 산소의 확산 속도가 느리기 때문에 실리콘 웨이퍼 표층부의 산소 농도를 저하시키는 데 시간이 걸리고, 최종적인 실리콘 웨이퍼의 생산 효율이 저하되는 경우가 있다. 한편, 최고 도달 온도가 1380℃를 초과하면, 웨이퍼 표리면에 Si가 승화한 특이한 결함이 발생하는 경우가 있다.
제3 공정에 있어서의 승온 속도는, 1℃/sec 이상 150℃/sec 이하, 바람직하게는 10℃/sec 이상 90℃/sec 이하, 보다 바람직하게는 25℃/sec 이상 75℃/sec 이하이다. 승온 속도가 1℃/sec 미만, 즉, 승온 속도가 과도하게 작은 경우, 제3 공정 중에 가온에 따라, 웨이퍼 표층부에 산소 석출물이 서서히 발생하는 경우가 있다. 한편, 승온 속도가 150℃/sec를 초과하는 경우, 웨이퍼에 슬립 전위가 발생할 위험성이 높아진다.
웨이퍼는, 승온 속도 1℃/sec 이상 150℃/sec 이하에서, 최고 도달 온도 1200℃ 이상 1380℃ 이하까지 승온한 후, 표층의 산소 농도를 저하시키기 때문에, 그 상태에서 통상은 1∼60초간, 바람직하게는 5∼30초간 유지한다.
비산화성 가스에는, 웨이퍼를 산화하지 않는 가스라면, 특별히 제한 없이 공지된 가스를 사용할 수 있지만, 질화막 등의 막을 형성하거나, 그 밖의 화학 반응을 일으키는 일이 없다는 등의 점에서, 예컨대, 아르곤이 이용된다.
제3 공정에서는, 상기 열처리를 행함으로써, 제1 공정에서 상승한 실리콘 웨이퍼 표층부의 산소 농도를 저감시킬 수 있다. 구체적으로는, 도 2에 도시된 바와 같이, 실리콘 웨이퍼 표면으로부터 깊이 7 ㎛까지의 영역의 산소 농도의 최대치를 1.3×1018 atoms/㎤ 이하로 할 수 있다. 산소 농도의 최대치가 1.3×1018 atoms/㎤를 초과하는 경우, 산소 석출핵이 형성되기 쉽고, 반도체 디바이스 형성 과정에 있어서, 표층부의 산소 석출핵이 성장하여 산소 석출물이 발생하는 문제를 일으킬 우려가 있다. 실리콘 웨이퍼 표면으로부터 깊이 7 ㎛까지의 영역에 있어서의 산소 농도는, 원료 실리콘 웨이퍼 중의 산소 농도나, 제3 공정에서의 승온 속도, 최고 도달 온도, 및 최고 도달 온도에서의 유지 시간을 적절하게 조절함으로써 결정된다.
최고 도달 온도에서 소정 시간 유지한 후, 실리콘 웨이퍼는 강온할 필요가 있다. 이 강온 과정을 적절히 제어함으로써, 벌크층에 산소 석출핵을 형성하거나, 그 밀도를 변동시킬 수 있다. 강온 속도는, 통상 150℃/sec 이하, 바람직하게는 120∼5℃/sec이다. 상대적으로, 강온 속도가 빠르면 산소 석출핵의 밀도가 높아지고, 강온 속도가 느리면, 산소 석출핵의 밀도가 낮아진다. 강온 속도가 5℃/sec 미만인 경우, 생산성이 저하될 뿐만 아니라, 고온 영역에 도달하고 나서의 열처리 시간이 매우 길어지기 때문에, 장치를 구성하는 부재가 고온이 되기 때문에, 열화 또는 파손될 우려가 있다. 한편, 강온 속도가 150℃/sec를 초과하는 경우, 웨이퍼에 슬립 전위가 발생하는 경우가 있다.
제3 공정 후, 실리콘 웨이퍼는, 그 양면 또는 편면의 표면을 제거하여 정제하여도 좋다.
제거 방법에는, 특별히 한정되는 것은 아니지만, 통상, 웨이퍼 양면 또는 편면을, 슬러리를 통해 연마포로 슬라이딩 가공하는 방법이 이용된다. 또한, 지석이나 정반 랩에 의한 연삭 가공 및 케미컬 에칭을 병용하는 경우도 있다.
웨이퍼를 이와 같이 정제함으로써, 고온 열처리시의 면 거칠음을 제거할 수 있다.
실시예
이하, 본 발명을 실시예에 기초하여 더욱 구체적으로 설명하였으나, 본 발명은 하기 실시예에 의해 제한되는 것은 아니다.
[실리콘 웨이퍼의 제조 방법]
CZ법으로, 인상 속도(V)와, 실리콘의 융점∼1300℃까지의 온도 범위에서의 인상축 방향의 결정내 온도 구배의 평균치(G)와의 비(V/G) 값을 제어함으로써, 보이드 우세 영역으로 이루어진 실리콘 단결정 잉곳을 육성하였다. 상기 실리콘 단결정 잉곳을 슬라이스하고, 양면을 경면 연마함으로써 원료 실리콘 웨이퍼(직경 300 ㎜)를 얻었다.
얻어진 원료 실리콘 웨이퍼의 산소 농도는 1.1×1018 atoms/㎤, 질소 농도는 2.5×1014 atoms/㎤였다.
[실시예 1∼10]
제1 공정으로서, 원료 실리콘 웨이퍼에, 산소 100%(유량 20 slm) 분위기 하, 승온 속도를 50℃/sec로 하고, 최고 도달 온도를 1300∼1380℃, 최고 온도에서의 유지 시간을 30 sec, 강온 속도를 120℃/sec로 하여 열처리를 행하였다. 계속해서, 제2 공정으로서, 얻어진 열처리 실리콘 웨이퍼를 불화수소산(HF 수용액)으로 세정함으로써, 표면에 형성된 산화막을 전부 박리하였다. 그 후, 제3 공정으로서, 아르곤 100%(유량 20 slm) 분위기 하, 승온 속도를 1∼150℃/sec로 하고, 최고 도달 온도를 1200∼1380℃, 최고 도달 온도에서의 유지 시간을 1∼60 sec, 강온 속도를 120℃/sec로 하여, 실리콘 웨이퍼 표면으로부터 깊이 7 ㎛까지의 영역의 산소 농도의 최대치가 1.3×1018 atoms/㎤ 이하가 되도록 열처리를 행하였다.
얻어진 실리콘 웨이퍼에 대하여, SIMS(secondary ion mass spectrometry: 이차 이온 질량 분석법)(아메텍(주) 카메카 사업부 제조 IMS7f)에 의해, 표면으로부터 깊이 방향의 산소 농도를 측정하고, 얻어진 깊이 방향 프로파일에 의해 표면으로부터 깊이 7 ㎛까지의 영역에 있어서의 최대 산소 농도를 평가하였다.
또한, 반도체 디바이스 형성 과정의 열처리를 상정하고, 질소 분위기 하, 승온 속도 5℃/min, 최고 도달 온도 1000℃, 최고 도달 온도에서의 유지 시간을 4 h, 강온 속도 5℃/min으로서 열처리를 행하였다. 상기 열처리 후의 웨이퍼에 대하여, 표층부의 산소 석출물의 발생 정도를 평가하기 위해서, 제3 공정 후에 있어서의 웨이퍼 표면으로부터 깊이 7 ㎛까지의 최대 산소 농도 위치까지 연마하여 제거한 후, 케이엘에이·텐코(주) 제조 Surfscan SP2로써, ≥40 ㎚의 LPD(Light Point Defects) 수를 평가하였다. 또한, 이 웨이퍼에 발생한 슬립 길이를 X선 토포그래피((주)리가쿠 제조 XRT300)로써 평가하였다.
표 1에 실시예 1∼10의 제조 조건 및 평가 결과를 나타낸다.
[비교예 1]
제3 공정에서의 산소 농도의 최대치를 1.35×1018 atoms/㎤(1.3×1018 atoms/㎤를 초과하는 농도)로 한 것 이외에는 실시예와 동일하게 하여 행하였다.
[비교예 2]
제3 공정에서의 최고 열처리 온도를 1175℃로 하고, 실리콘 웨이퍼 표면으로부터 깊이 7 ㎛까지의 영역의 산소 농도의 최대치를 1.50×1018 atoms/㎤ 이하가 되도록 제어한 것 이외에는 실시예와 동일하게 하여 행하였다.
[비교예 3]
제3 공정에서의 최고 열처리 온도를 1385℃로 한 것 이외에는 실시예와 동일하게 하여 행하였다.
[비교예 4]
제3 공정에서의 승온 속도를 0.5℃/sec로 한 것 이외에는 실시예와 동일하게 하여 행하였다.
[비교예 5]
제3 공정에서의 승온 속도를 155℃/sec로 한 것 이외에는 실시예와 동일하게 하여 행하였다.
표 1에 비교예 1∼4의 제조 조건 및 평가 결과를 나타낸다.
[표 1]
Figure 112016028826276-pat00001
반도체 디바이스 형성 과정을 상정한 열처리 후, 웨이퍼 표층 5 ㎛를 연마 제거한 후의 ≥40 ㎚의 LPD 평가에 있어서, 실시예 1∼10 및 비교예 5에서는, 산소 석출물의 발생량이 디바이스 형성 공정에 있어서 문제가 되지 않는 레벨인 것이 확인되었다. 한편, 비교예 1, 2 및 4에서는, LPD 수가 10,000개 초과로서, 산소 석출핵의 발생을 억제할 수 없는 것이 확인되었다. 또한, 비교예 2에 있어서, 제3 공정에서의 최고 열처리 온도를 1175℃로 하고, 실리콘 웨이퍼 표면으로부터 깊이 7 ㎛까지의 영역의 산소 농도의 최대치가 1.3×1018 atoms/㎤ 이하가 되도록 열처리한 경우, 실리콘 웨이퍼 표층부의 산소 농도를 저하시키는 데 시간이 걸려, 최종적인 실리콘 웨이퍼의 생산 효율이 저하되는 것이 확인되었다. 또한, 비교예 3의 LPD 수는 2,017개이며, 고온 열처리에 의한 특이한 결함이 발생한 것으로 생각된다.
반도체 디바이스 형성 과정을 상정한 열처리 후, 웨이퍼에 발생한 슬립 평가에 있어서, 실시예 1∼10에서는, 슬립 전위가 거의 확인되지 않았다. 한편, 비교예 5에서는, LPD 수는 적지만, 슬립 전위가 확인되었다.
이상과 같이, 본 발명에서는, 소정의 산소 농도의 원료 실리콘 웨이퍼를 이용하여, 제1 공정 및 제3 공정으로 이루어지는, 소정의 조건 하에서 열처리를 행함으로써, 디바이스 형성 영역에 있어서, COP나 산소 석출핵 등의 결정 결함이 충분히 저감된 실리콘 웨이퍼를 얻을 수 있는 것을 알 수 있다.

Claims (1)

  1. 초크랄스키법에 의해 육성한 실리콘 단결정 잉곳으로부터 슬라이스된 원료 실리콘 웨이퍼를, 산화성 가스 분위기 중, 최고 도달 온도를 1300℃ 이상 1380℃ 이하로 하여, 열처리를 행하는 제1 공정과,
    제1 공정에서 얻어진 열처리 실리콘 웨이퍼에 박리 처리를 행하여, 상기 열처리 실리콘 웨이퍼 표면의 산화막을 박리하는 제2 공정과,
    제2 공정에서 얻어진 피박리 실리콘 웨이퍼를, 비산화성 가스 분위기 중, 최고 도달 온도를 1300℃ 초과 1380℃ 이하, 승온 속도를 1℃/sec 이상 150℃/sec 이하로 하여 승온한 후, 그 상태로 1초 이상 60초 이하 동안 유지하여, 얻어지는 실리콘 웨이퍼의 표면으로부터 깊이 7 ㎛까지의 영역의 산소 농도의 최대치가 1.3×1018 atoms/㎤ 이하가 되고, 실리콘 웨이퍼의 표면에 가까운 영역일수록 산소 농도가 감소하도록, 열처리를 행하는 제3 공정
    을 포함하는 것을 특징으로 하는 실리콘 웨이퍼의 제조 방법.
KR1020160035935A 2015-04-01 2016-03-25 실리콘 웨이퍼의 제조 방법 KR101823229B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2015-075131 2015-04-01
JP2015075131A JP6317700B2 (ja) 2015-04-01 2015-04-01 シリコンウェーハの製造方法

Publications (2)

Publication Number Publication Date
KR20160118139A KR20160118139A (ko) 2016-10-11
KR101823229B1 true KR101823229B1 (ko) 2018-01-29

Family

ID=57015390

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160035935A KR101823229B1 (ko) 2015-04-01 2016-03-25 실리콘 웨이퍼의 제조 방법

Country Status (5)

Country Link
US (1) US20160293446A1 (ko)
JP (1) JP6317700B2 (ko)
KR (1) KR101823229B1 (ko)
CN (1) CN106048732B (ko)
TW (1) TWI623018B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6978928B2 (ja) * 2017-12-25 2021-12-08 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの評価方法
CN110571172A (zh) * 2019-09-06 2019-12-13 大同新成新材料股份有限公司 一种硅晶圆制造方法及制造装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008166517A (ja) * 2006-12-28 2008-07-17 Covalent Materials Corp 半導体基板の製造方法
JP5167654B2 (ja) * 2007-02-26 2013-03-21 信越半導体株式会社 シリコン単結晶ウエーハの製造方法
JP5276863B2 (ja) * 2008-03-21 2013-08-28 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハ
JP5567259B2 (ja) * 2008-07-28 2014-08-06 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハおよびその製造方法
JP5515406B2 (ja) * 2009-05-15 2014-06-11 株式会社Ｓｕｍｃｏ シリコンウェーハおよびその製造方法
JP5944643B2 (ja) * 2011-09-28 2016-07-05 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの熱処理方法
CN103455227B (zh) * 2013-08-30 2016-12-28 京东方科技集团股份有限公司 电容式触摸屏及显示装置
DE112014006165B4 (de) * 2014-01-14 2023-02-09 Sumco Corporation Verfahren zur Herstellung eines Silicium-Wafers

Also Published As

Publication number Publication date
JP6317700B2 (ja) 2018-04-25
TWI623018B (zh) 2018-05-01
JP2016195211A (ja) 2016-11-17
TW201709265A (zh) 2017-03-01
US20160293446A1 (en) 2016-10-06
CN106048732B (zh) 2018-11-30
KR20160118139A (ko) 2016-10-11
CN106048732A (zh) 2016-10-26

Similar Documents

Publication Publication Date Title
KR101076493B1 (ko) 실리콘 웨이퍼의 제조방법
KR101390024B1 (ko) 실리콘 웨이퍼의 제조 방법
TWI548785B (zh) 矽晶圓及其製造方法
KR101313462B1 (ko) 실리콘 웨이퍼의 열처리 방법
KR101823229B1 (ko) 실리콘 웨이퍼의 제조 방법
JP5590644B2 (ja) シリコンウェーハの熱処理方法
JP5997552B2 (ja) シリコンウェーハの熱処理方法
KR101472183B1 (ko) 실리콘 웨이퍼의 열처리 방법
JP5427636B2 (ja) シリコンウェーハの熱処理方法
JP5944643B2 (ja) シリコンウェーハの熱処理方法
JP5912368B2 (ja) シリコンウェーハの熱処理方法及びシリコンウェーハ
JP2010040588A (ja) シリコンウェーハ
JP5641537B2 (ja) シリコンウェーハの熱処理方法
JP2013030723A (ja) シリコンウェーハの製造方法
JP5965607B2 (ja) シリコンウェーハの製造方法
JP5583053B2 (ja) シリコンウェーハの熱処理方法
JP7361061B2 (ja) シリコンウェーハ
JP7051560B2 (ja) シリコンウェーハの熱処理方法
JP5583070B2 (ja) シリコンウェーハの熱処理方法
JP5441261B2 (ja) シリコンウェーハの熱処理方法
JP2010199411A (ja) シリコンウェーハの熱処理方法
JP2011035129A (ja) シリコンウェーハ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant