JP5590644B2 - シリコンウェーハの熱処理方法 - Google Patents

シリコンウェーハの熱処理方法 Download PDF

Info

Publication number
JP5590644B2
JP5590644B2 JP2009054703A JP2009054703A JP5590644B2 JP 5590644 B2 JP5590644 B2 JP 5590644B2 JP 2009054703 A JP2009054703 A JP 2009054703A JP 2009054703 A JP2009054703 A JP 2009054703A JP 5590644 B2 JP5590644 B2 JP 5590644B2
Authority
JP
Japan
Prior art keywords
wafer
silicon
heat treatment
temperature
rate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009054703A
Other languages
English (en)
Other versions
JP2010212333A (ja
Inventor
剛士 仙田
宏道 磯貝
英二 豊田
久美子 村山
浩司 荒木
竜彦 青木
治生 須藤
宏治 泉妻
進 前田
一日児 鹿島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalWafers Japan Co Ltd
Original Assignee
GlobalWafers Japan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalWafers Japan Co Ltd filed Critical GlobalWafers Japan Co Ltd
Priority to JP2009054703A priority Critical patent/JP5590644B2/ja
Priority to US12/512,492 priority patent/US8476149B2/en
Priority to CN 200910157497 priority patent/CN101638807B/zh
Priority to TW098125986A priority patent/TWI410539B/zh
Priority to KR1020090070845A priority patent/KR20100014191A/ko
Publication of JP2010212333A publication Critical patent/JP2010212333A/ja
Application granted granted Critical
Publication of JP5590644B2 publication Critical patent/JP5590644B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)

Description

本発明は、チョクラルスキー法により製造したシリコン単結晶インゴットをスライスして得られたシリコンウェーハを半導体デバイスに適用するために施される熱処理方法に関する。
半導体デバイス形成用基板として用いられるシリコンウェーハ(以下、単に、ウェーハともいう)は、デバイス活性領域となるウェーハの表面近傍(以下、表面部という)において、COP(Crystal Originated Particle)等の結晶欠陥が存在しないことが要求されている。
このようなシリコンウェーハは、チョクラルスキー法(CZ法)によるシリコン単結晶育成時において、結晶欠陥が存在しない無欠陥領域を有するシリコン単結晶インゴットを育成し、該無欠陥領域からスライスする方法や、ウェーハを高温で熱処理することにより、ウェーハの表面部に無欠陥層を形成する方法等により製造することができる。
このうち、ウェーハを高温で熱処理する方法としては、不活性ガスや還元性ガス雰囲気中、1250℃以上の高温下で1時間以上熱処理を行うことにより、ウェーハの表面部の固溶酸素を外方拡散させて、COPやBMD(Balk Micro Defect)等を消滅させる技術が知られている(例えば、特許文献1)。
しかしながら、特許文献1に示すような熱処理方法は、長時間熱処理を行うため、生産性が低下し、かつ、熱処理における製造コストが増加する。
また、長時間熱処理を行ったウェーハの表面部は、酸素の外方拡散によりシリコン中の固溶酸素濃度が低下するため、このようなウェーハをデバイスプロセスにおいて使用した場合、デバイスプロセスで生じる応力や歪の印加によって発生した転位が、その後の熱処理において伸長しやすく、デバイス歩留が低下する要因となる。
また、熱処理が長時間となるため、当該熱処理時においても、ウェーハにスリップが発生しやすいという問題もあった。
このため、近年では、シリコンウェーハに対して、1150℃以上の高温で秒単位の急速加熱・急速冷却熱処理(以下、単にRTP(Rapid Thermal Process)ともいう)を施すことにより、デバイス活性領域となるウェーハの表面部に無欠陥層を形成する技術が用いられるようになった(例えば、特許文献2)。
しかしながら、特許文献2に記載されているような技術を用いて製造されるシリコンウェーハは、ウェーハ内部(以下、バルク部という)に形成されるBMD密度が、最大でも5.0×109cm-3程度であり、バルク部におけるBMD密度の向上には限界がある。
また、特許文献2においては、当該熱処理においてウェーハに発生するスリップを抑制することができることは記載されていない。
一方、特許文献3には、CZ法により製造されたシリコン基板を、窒素100%または酸素100%、あるいはまた、酸素と窒素の混合雰囲気下、最大保持温度を1125℃以上シリコンの融点以下とし、保持時間を5秒以上として熱処理を行った後、最大保持温度から8℃/秒以上の冷却速度で急速冷却することにより、酸素濃度を制御することなく、所望の酸素析出特性を有するシリコン基板を得ることができる技術が開示されている。
この技術を用いることにより、内部欠陥密度(バルク部のBMD密度)が最大で1.0×1010cm-3程度の高密度のBMDを形成することができる。
特開2006−261632号公報 特表2001−509319号公報 特開2000−31150号公報
しかしながら、特許文献3には、ウェーハの表面部において無欠陥層を形成させる点や、当該熱処理においてウェーハに発生するスリップを抑制することができることは記載されていない。
本発明は、上記技術的課題を解決するためになされたものであり、デバイス活性領域となるウェーハの表面部においてCOP等の結晶欠陥を消滅させることができ、バルク部においてはBMDを高密度で形成させることができ、さらに、RTPにおいて発生するスリップを抑制することができるシリコンウェーハの熱処理方法を提供することを目的とするものである。
本発明に係るシリコンウェーハの熱処理方法は、チョクラルスキー法により製造したシリコン単結晶インゴットをスライスして得られたシリコンウェーハを熱処理する方法において、熱処理するウェーハが、前記シリコン単結晶インゴットのうち、空孔型点欠陥が支配的に存在する領域からスライスして得られたものであり、酸素分圧が20%以上100%以下の酸素含有雰囲気下、最高到達温度を1300℃以上シリコンの融点以下とし、前記最高到達温度からの降温速度を50℃/秒以上145℃/秒以下として、急速加熱・急速冷却熱処理を行うことを特徴とする。
このような方法を用いることにより、デバイス活性領域となるウェーハの表面部においてCOP等の結晶欠陥を消滅させることができ、バルク部においてはBMDを高密度に形成させることができ、さらに、RTPにおいて発生するスリップを抑制することができる。
また、上記範囲内の酸素分圧とすることにより、ウェーハの表面部における結晶欠陥の消滅力を高めることができる。
なお、本発明でいう表面部とは、半導体デバイスが形成される表面から深さが約5〜25μmまでの表層領域のことを指し、バルク部とは、前記表面部より深い下層の領域のことを指す。
前記降温速度は50℃/秒以上70℃/秒以下であることが好ましい。
このような範囲に降温速度を制御することにより、RTPにおいて発生するスリップを大きく抑制しつつ、バルク部においてはBMDを高密度で形成させることができる。
あるいはまた、前記降温速度は、90℃/秒以上145℃/秒以下であることが好ましい。
このような範囲に降温速度を制御した場合も、RTPにおいて発生するスリップを抑制しつつ、バルク部においてはBMDをより高密度で形成させることができる。
本発明に係るシリコンウェーハの熱処理方法によれば、デバイス活性領域となるウェーハの表面部においてCOP等の結晶欠陥を消滅させることができ、バルク部においてはBMDを高密度で形成させることができ、さらに、RTPにおいて発生するスリップを抑制することができるシリコンウェーハの熱処理方法が提供される。
したがって、本発明に係る方法による熱処理を施したシリコンウェーハは、半導体デバイスプロセスにおける歩留の向上に大きく寄与するものである。
本発明に係るシリコンウェーハの熱処理方法に用いられるRTP装置のチャンバ部の概要を示す断面図である。 本実施形態に係るシリコンウェーハの熱処理方法に適用されるRTPにおける熱処理シーケンスの一例を説明するための概念図である。 シリコン単結晶インゴット製造時におけるV/Gと結晶欠陥の発生位置との関係を模式的に示した図である。 試験1における降温速度とBMD密度およびスリップ全長との関係を示すグラフである。 試験1の所定の降温速度におけるIRトモグラフィ像である。 試験2の各降温速度でのウェーハ中心における深さ方向の酸素濃度プロファイルを示すグラフである。
以下、本発明について、図面を参照して、より詳細に説明する。
本発明に係るシリコンウェーハの熱処理方法は、CZ法により製造したシリコン単結晶インゴットをスライスして得られたシリコンウェーハにRTPを施すものであり、RTPを酸素含有雰囲気下、最高到達温度を1300℃以上シリコンの融点以下とし、前記最高到達温度からの降温速度を50℃/秒以上145℃/秒以下として行うことを特徴とするものである。
このような熱処理を行うことにより、デバイス活性領域となるウェーハの表面部においてCOP等の結晶欠陥を消滅させることができ、バルク部においてはBMDを1.0×1010cm-3レベルの高密度でBMDを形成させることができ、さらに、RTPにおいてウェーハに発生するスリップを抑制することができる。
上記のように、RTPを酸素含有雰囲気下で行うことにより、ウェーハ表面にシリコン酸化膜が形成される。この際、シリコン酸化膜およびシリコン界面に多量の格子間シリコンが生成される。RTP温度が高温であれば、これらの格子間シリコンは、ウェーハ内部へ拡散し、特に、ウェーハの表面部に存在するCOPを埋めるため、ウェーハ表面部の結晶欠陥を消滅させることができる。
また、ウェーハ内に酸素が注入されるため、ウェーハの表面部における固溶酸素濃度を高めることができる。このため、上記のような熱処理を施したウェーハをデバイスプロセスにおいて使用する際、デバイスプロセスで生じる応力や歪の印加によって発生した転位の伸長を抑制することができる。
また、RTPにおける最高到達温度からの降温速度を高速化して上記範囲に制御することにより、スリップの発生を抑制しつつ、拡散速度の速い格子間シリコンは外方拡散するが、BMDが成長するために必要な空孔は、残存する深さ領域を形成することができる。
これにより、ウェーハのバルク部に存在する空孔が、前記格子間シリコンによって埋められて対消滅することを防止し、バルク部に残留する空孔濃度を高めることができるため、ウェーハのバルク部のBMD密度を向上させることができる。
さらに、RTPにおいて最高到達温度を1300℃以上シリコンの融点以下とすることにより、ウェーハ内に存在するCOPの内壁酸化膜を効率よく溶解させることができる。
このため、ウェーハの表面部では、格子間シリコンが埋めることによるCOPの消滅力を高めることができ、一方、ウェーハのバルク部では、空孔を多く形成することができるため、BMDを高密度で形成させることができる。
上記のような本発明に係るシリコンウェーハの熱処理方法は、例えば、図1に示すようなRTP装置により、好適に行うことができる。
図1は、本発明に係るシリコンウェーハの熱処理方法に用いられるRTP装置のチャンバ部の概要を示す断面図である。
図1に示すRTP装置のチャンバ部10は、ウェーハWを収容する反応管20と、前記反応管20内に配設され、前記ウェーハWが載置されるウェーハ支持部30と、前記ウェーハWを光照射により加熱する複数のランプ40とを備えている。
前記反応管20は、前記ウェーハWの半導体デバイスが形成される表面W1側の第1の空間20aに第1の雰囲気ガスFA(図中実線矢印)を供給するガス供給口22と、前記第1空間20aからガスを排出するガス排出口26と、前記ウェーハWの裏面W2側の第2の空間20bに第2の雰囲気ガスFB(図中点線矢印)を供給するガス供給口24と、前記第2空間20bからガスを排出するガス排出口28とを備える。
前記第1の雰囲気ガスFAは、ウェーハWのRTPにおける熱処理時の雰囲気ガスとして、前記第2の雰囲気ガスFBは、必要に応じてRTPにおける冷却用ガスとして用いられる。すなわち、本発明においては、第1の雰囲気ガスFAは酸素含有雰囲気ガスである。
以下、図1に示すRTP装置を用いた本発明に係るシリコンウェーハの熱処理方法の一例を説明する。図2は、本実施形態に係るシリコンウェーハの熱処理方法に適用されるRTPにおける熱処理シーケンスの一例を説明するための概念図である。
図2に示す熱処理シーケンスにおいては、まず、温度T0(例えば、600℃)に保持された反応管20内のウェーハ支持部30のサセプタ32上に、ウェーハWの裏面W2の外周部を載置して支持させる。そして、ガス供給口22から第1の雰囲気ガスFAを供給しつつ、ガス排出口26から第1の雰囲気ガスFAを排出させて、サセプタ回転部34によりサセプタ32を回転させながら、ランプ40からの光照射によりウェーハWを最高到達温度T1(℃)まで所定の昇温速度ΔTu(℃/秒)で急速加熱する。
次に、前記最高到達温度T1を所定時間t(秒)保持する。
その後、必要に応じて、ガス供給口24から第2の雰囲気ガスFBを供給するとともに、ガス排出口28から第2の雰囲気ガスFBを排出させて、所定の降温速度ΔTd(℃/秒)でウェーハWを急速冷却する。
なお、上記熱処理シーケンスにおけるウェーハWの温度測定は、例えば、ウェーハWの下方に配置された放射温度計(図示せず)により行う。また、前記昇温速度および降温速度の制御は、上記のようにして測定した温度に基づいて制御手段(図示せず)により、ランプ40の個別の出力制御や、第1の雰囲気ガスFAまたは第2の雰囲気ガスFBの流量の制御等により行う。
本発明においてRTPを行うウェーハは、CZ法により製造したシリコン単結晶インゴットをスライスして得られたウェーハである。
CZ法によるシリコン単結晶インゴットの製造は、周知の方法にて行うことができる。具体的には、石英ルツボに充填した多結晶シリコンを加熱してシリコン融液とし、このシリコン融液の液面に種結晶を接触させて、種結晶と石英ルツボを回転させながら種結晶を引き上げ、所望の直径まで拡径して直胴部を形成し、その後、シリコン融液から切り離すことにより、シリコン単結晶インゴットを育成する。
次に、このようにして得られたシリコン単結晶インゴットを、周知の方法により、シリコンウェーハに加工する。具体的には、シリコン単結晶インゴットを内周刃またはワイヤソー等によりウェーハ状にスライスした後、外周部の面取り、ラッピング、エッチング、鏡面研磨等の加工を行う。
上記のようにして得られた鏡面研磨されたシリコンウェーハに対して、図1に示すようなRTP装置を用いて、酸素含有雰囲気下、最高到達温度を1300℃以上シリコンの融点以下とし、前記最高到達温度からの降温速度を50℃/秒以上145℃/秒以下として、RTPを行う。
前記最高到達温度が1300℃未満である場合には、デバイス活性領域となるウェーハの表面部においてCOP等の結晶欠陥の消滅力を高めることが難しい。
一方、前記最高到達温度がシリコン融点を超える場合には、熱処理するシリコンウェーハが融解してしまうため好ましくない。
なお、前記最高到達温度の上限値は、RTP装置としての装置寿命の観点から、1380℃以下であることがより好ましい。
また、前記降温速度が50℃/秒未満である場合には、ウェーハのバルク部のBMD密度を1.0×1010cm-3レベルにまで高めることが難しい。
一方、前記降温速度が145℃/秒を超える場合には、ウェーハ内部のBMD密度をより高めることができるものの、RTPにおいてウェーハに発生するスリップを抑制することが困難となるため好ましくない。
前記降温速度は、50℃/秒以上70℃/秒以下または90℃/秒以上145℃/秒以下であることがより好ましい。
降温速度を上記範囲内に制御することにより、RTPにおいて発生するスリップを大きく抑制しつつ、バルク部においてはBMDを高密度で形成させることができる。
特に、前記降温速度を90℃/秒以上145℃/秒以下とした場合には、バルク部におけるBMD密度を3.0×1010cm-3程度まで向上させることができる。
前記酸素含有雰囲気においては、酸素分圧を20%以上100%以下とすることが好ましい。
前記酸素分圧が20%未満である場合には、COPを埋める格子間シリコンの濃度が減少するため、ウェーハの表面部においてCOPの消滅力が低下するため好ましくない。
また、前記酸素含有雰囲気における酸素ガス以外のガスは、不活性ガスであることが好ましい。
前記酸素ガス以外のガスとして窒素ガスを用いる場合には、RTPにおいてウェーハ表面に窒化膜が形成され、この窒化膜の除去のため、新たにエッチング工程等を増やさなければならず、工程が増加するため好ましくない。また、水素ガスは、酸素および水素の混合ガスは爆発の危険性があるため、用いることは好ましくない。また、アンモニア系ガスは、COP等の結晶欠陥の消滅力が低下するため好ましくない。
前記不活性ガスとしては、アルゴンガスを用いることが好ましい。アルゴンガスを用いることにより、窒化膜等の他の膜の形成や化学的反応等が生じることがなく、RTPを行うことができる。
一方、前記ウェーハWの裏面W2側の第2の空間20bに供給される第2の雰囲気ガスFBは、熱伝導率の大きいヘリウムであることが好ましい。
このような冷却効果の高いガスを用いることにより、降温速度の高速化を容易に図ることができ、BMDの高密度化に寄与することができる。
前記RTPの熱処理シーケンスにおける昇温速度は、10℃/秒以上150℃/秒以下であることが好ましい。
前記昇温速度が10℃/秒未満である場合には、生産性が低下するため好ましくない。
一方、前記昇温速度が150℃/秒を超える場合には、急激すぎる温度変化に耐えられず、ウェーハにスリップが発生するおそれがある。
また、前記最高到達温度を保持する保持時間tは、1秒以上60秒以下であることが好ましい。
前記保持時間tが1秒未満である場合は、RTPの本来の目的である結晶欠陥の低減やBMD密度の向上等を達成することが難しい。
一方、前記保持時間tが60秒を超える場合は。生産性が低下するため好ましくない。
本発明においてRTPを行うウェーハは、上述したように、CZ法により製造したシリコン単結晶インゴットをスライスして得られたものであるが、前記シリコン単結晶インゴットのうち、空孔型点欠陥が支配的に存在する領域からスライスして得られたものであることが好ましい。
以下、シリコン単結晶インゴット中の欠陥領域について、図3に基づいて説明する。
図3は、シリコン単結晶インゴット製造時におけるv/Gと結晶欠陥の発生位置との関係を模式的に示したインゴットの断面図である。ここで、vは引上速度、Gは単結晶内の引上軸方向の温度勾配Gを表す。また、[V]は空孔型点欠陥が支配的に存在する領域(以下、[V]領域という)、[I]は格子間シリコン型点欠陥が支配的に存在する領域(以下、[I]領域という)、[N]は格子間シリコン型点欠陥の凝集体及び空孔型点欠陥の凝集体が存在しない領域(以下、[N]領域という)、[OSF]は前記[V]領域に属し、シリコン単結晶インゴットをシリコンウェーハの状態で熱酸化処理をした際にOSF(Oxidation-induced Stacking Fault)が発生する領域(以下、[OSF]領域という)である。
本発明において熱処理するウェーハは、図3においては、空孔型点欠陥が支配的に存在する領域、すなわち、[V]領域のみ、または、[OSF]領域と[V]領域のみを含む位置からスライスされたものであることが好ましい。
[N]領域からスライスされたウェーハには、バルク部でBMD核が成長するために必要な空孔が存在しないため、BMD密度を高めるには限界がある。また、[I]領域からスライスされたウェーハは、半導体デバイス形成用基板として使用することができないことは周知である。
上記のように、[V]領域のみ、または、[OSF]領域と[V]領域のみを含む位置からスライスされたウェーハであれば、CZ法におけるシリコン単結晶インゴットの育成時において、v/Gを大きく、すなわち、引上速度vを大きくして製造することができるため、生産性が向上するとともに、インゴット育成コストを低減させることができる。さらに、バルク部にBMD核が成長するために必要な空孔を多く形成することができるため、後のRTPにおいてBMDを高密度で形成することができる。
より好ましくは、ウェーハ全体が、[OSF]領域を含まない[V]領域のみからなるようにスライスされたものが用いられる。[OSF]領域を含まないウェーハであれば、上記効果に加えて、BMD密度のウェーハ面内における均一化を図ることができる。
以下、本発明を実施例に基づき、さらに具体的に説明するが、本発明は下記の実施例により制限されるものではない。
(試験1)降温速度とBMD密度およびスリップ全長との関係
CZ法によりv/Gを制御して空孔型点欠陥が支配的に存在する領域を有するシリコン単結晶インゴットを製造し、該領域からスライスして得られた両面が鏡面研磨されたシリコンウェーハ(直径300mm、厚さ775μm)を、酸素100%(流量20slm)雰囲気下、温度T0:600℃、昇温速度70℃/秒、最高到達温度1350℃、その保持時間15秒間にて、降温速度を表1に示すように変化させてRTPを行った。
なお、降温速度が120℃/秒以上の場合(実施例4,5、比較例3,4)は、ウェーハの冷却速度を大きくするために、ウェーハ裏面側に熱伝導率の大きいヘリウムガスを導入した。
得られたアニールウェーハに対して、BMD析出熱処理(780℃×3時間+1000℃×16時間)を施した後、表面から深さ180μmまでのウェーハ表層部におけるBMD密度をIRトモグラフィ(株式会社レイテックス製 MO−411)にて測定した。
また、上記において得られたアニールウェーハに対して、スリップ全長をX線トポグラフィ(株式会社リガク製 XRT300)にて測定した。
表1に、各降温速度におけるBMD密度およびスリップ全長の測定結果を示す。また、図4に、表1の結果に基づいて、降温速度とBMD密度およびスリップ全長との関係をグラフにして示す。
また、図5に、所定の降温速度におけるIRトモグラフィ像を示す。
表1および図4のグラフに示した結果から、RTPにおける降温速度が増大するにつれて、ウェーハのBMD密度が増加し、かつ、熱応力によるスリップ長が増加する傾向が認められた。
また、図5のIRトモグラフィ像から、降温速度が増大すると、BMD存在領域がウェーハ表面側に近づき、かつ、ウェーハのバルク部におけるBMD密度が増加する傾向が認められた。
以上の結果から、降温速度が50℃/秒以上145℃/秒以下の範囲内であれば、RTPにおいて発生するスリップを許容範囲に抑制しつつ、バルク部においてBMD密度を高密度で成長させることができる。特に、降温速度が50℃/秒以上70℃/秒以下の範囲内においては、BMD密度を高密度で形成させつつ、前記スリップを最低限に抑制することができ、また、降温速度が90℃/秒以上145℃/秒以下の範囲内においては、RTPにおいて発生するスリップを許容範囲に抑制しつつ、BMDをより高密度で成長させることができることが認められた。
(試験2)降温速度とウェーハとの酸素濃度の関係
CZ法によりv/Gを制御して空孔型点欠陥が支配的に存在する領域を有するシリコン単結晶インゴットを製造し、該領域からスライスして得られた両面が鏡面研磨されたウェーハ(直径300mm、厚さ775μm)を、縦型拡散炉を用いてAr雰囲気下、1200℃で1時間熱処理をおこない、ウェーハ表層の酸素を外方拡散させた。
その後、酸素100%(流量20slm)雰囲気下、温度T0:600℃、昇温速度70℃/秒、最高到達温度1350℃、その保持時間15秒間にて、降温速度を変化させてRTPを行った(比較例5:12.5℃/秒、比較例6:25℃/秒、実施例6:50℃/秒、実施例7:120℃/秒)。
得られた各アニールウェーハのウェーハ中心における深さ方向の酸素濃度プロファイルを二次イオン質量分析装置(SIMS;Cameca社製 Ims−6f)にて評価した。
図6に、これらの評価結果のグラフを示す。酸素濃度は、old−ASTM換算値である。なお、図6中、「AT」とは、上記RTPを行わず、縦型拡散炉による熱処理のみを行った後のウェーハであり、「PW」とは、上記縦型拡散炉による熱処理前の鏡面研磨されたウェーハである。
図6にグラフに示した結果から、降温速度が増大すると、降温時間が短縮されることにより、酸素の外方拡散が抑制され、PWよりも表面部において固溶酸素濃度が高いウェーハが得られることが認められた。特に、降温速度が50℃/秒以上の場合(実施例6,7)は、50℃/秒未満の場合(比較例5,6)よりも、ウェーハの表面部の酸素濃度が顕著に増加することが認められた。
(試験3)雰囲気および最高到達温度の比較
CZ法によりv/Gを制御して空孔型点欠陥が支配的に存在する領域を有するシリコン単結晶インゴットを製造し、該領域からスライスして得られた両面が鏡面研磨されたウェーハ(直径300mm、厚さ775μm)を、温度T0:600℃、昇温速度70℃/秒、最高到達温度での保持時間30秒間、降温速度120℃/秒にて、熱処理雰囲気における酸素分圧やガスの種類、最高到達温度を変化させて、RTPを行った。
得られた各アニールウェーハの半導体デバイスが形成される表面から深さ5μmまでのウェーハ表面部における前記RTP前後のLSTD減少率をLSTDスキャナ(株式会社レイテックス製 MO−601)にて評価した。表2に評価結果を示す。
表2に示したように、酸素100%雰囲気下、最高到達温度1300℃の場合(実施例8)は、LSTDを70%近く消滅させることができることが認められた。また、酸素分圧が20%以上(実施例9)であっても、LSTDを60%消滅させることができることが認められた。
一方、最高到達温度・℃・が1300℃未満である場合(比較例7)、酸素分圧が15%(比較例8)、または、アンモニア雰囲気下(比較例9)では、LSTDの消滅率は小さいことが認められた。
10 チャンバ部
20 反応管
30 ウェーハ支持部
40 ランプ

Claims (4)

  1. チョクラルスキー法により製造したシリコン単結晶インゴットをスライスして得られたシリコンウェーハを熱処理する方法において、
    熱処理するウェーハが、前記シリコン単結晶インゴットのうち、空孔型点欠陥が支配的に存在する領域からスライスして得られたものであり、
    酸素分圧が20%以上100%以下の酸素含有雰囲気下、最高到達温度を1300℃以上シリコンの融点以下とし、前記最高到達温度からの降温速度を50℃/秒以上145℃/秒以下として、急速加熱・急速冷却熱処理を行うことを特徴とするシリコンウェーハの熱処理方法。
  2. 前記最高到達温度が1350℃以上であることを特徴とする請求項1記載のシリコンウェーハの熱処理方法。
  3. 前記降温速度が50℃/秒以上70℃/秒以下であることを特徴とする請求項1又は2に記載のシリコンウェーハの熱処理方法。
  4. 前記降温速度が90℃/秒以上145℃/秒以下であることを特徴とする請求項1又は2に記載のシリコンウェーハの熱処理方法。
JP2009054703A 2008-07-31 2009-03-09 シリコンウェーハの熱処理方法 Active JP5590644B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2009054703A JP5590644B2 (ja) 2009-03-09 2009-03-09 シリコンウェーハの熱処理方法
US12/512,492 US8476149B2 (en) 2008-07-31 2009-07-30 Method of manufacturing single crystal silicon wafer from ingot grown by Czocharlski process with rapid heating/cooling process
CN 200910157497 CN101638807B (zh) 2008-07-31 2009-07-30 硅晶片、硅晶片的制造方法及硅晶片的热处理方法
TW098125986A TWI410539B (zh) 2008-07-31 2009-07-31 矽晶圓,其製造方法及其熱處理之方法
KR1020090070845A KR20100014191A (ko) 2008-07-31 2009-07-31 실리콘 웨이퍼, 실리콘 웨이퍼의 제조방법, 및 실리콘 웨이퍼의 열처리 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009054703A JP5590644B2 (ja) 2009-03-09 2009-03-09 シリコンウェーハの熱処理方法

Publications (2)

Publication Number Publication Date
JP2010212333A JP2010212333A (ja) 2010-09-24
JP5590644B2 true JP5590644B2 (ja) 2014-09-17

Family

ID=42972231

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009054703A Active JP5590644B2 (ja) 2008-07-31 2009-03-09 シリコンウェーハの熱処理方法

Country Status (1)

Country Link
JP (1) JP5590644B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5572569B2 (ja) 2011-02-24 2014-08-13 信越半導体株式会社 シリコン基板の製造方法及びシリコン基板
JP5621791B2 (ja) 2012-01-11 2014-11-12 信越半導体株式会社 シリコン単結晶ウェーハの製造方法及び電子デバイス
JP6716344B2 (ja) * 2016-06-01 2020-07-01 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの熱処理方法
JP7078496B2 (ja) * 2018-08-30 2022-05-31 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100378184B1 (ko) * 1999-11-13 2003-03-29 삼성전자주식회사 제어된 결함 분포를 갖는 실리콘 웨이퍼, 그의 제조공정및 단결정 실리콘 잉곳의 제조를 위한 초크랄스키 풀러
JP4131077B2 (ja) * 2000-06-30 2008-08-13 株式会社Sumco シリコンウェーハの製造方法
JP4385539B2 (ja) * 2001-03-29 2009-12-16 株式会社Sumco シリコン単結晶ウェーハの熱処理方法
US6955718B2 (en) * 2003-07-08 2005-10-18 Memc Electronic Materials, Inc. Process for preparing a stabilized ideal oxygen precipitating silicon wafer
JP2008166517A (ja) * 2006-12-28 2008-07-17 Covalent Materials Corp 半導体基板の製造方法

Also Published As

Publication number Publication date
JP2010212333A (ja) 2010-09-24

Similar Documents

Publication Publication Date Title
JP5561918B2 (ja) シリコンウェーハの製造方法
KR101390024B1 (ko) 실리콘 웨이퍼의 제조 방법
JP5542383B2 (ja) シリコンウェーハの熱処理方法
JP5590644B2 (ja) シリコンウェーハの熱処理方法
JP5427636B2 (ja) シリコンウェーハの熱処理方法
TWI523107B (zh) 矽晶圓之熱處理方法
JP5997552B2 (ja) シリコンウェーハの熱処理方法
JP5944643B2 (ja) シリコンウェーハの熱処理方法
JP5550180B2 (ja) シリコンウェーハ及びその製造方法
US8999864B2 (en) Silicon wafer and method for heat-treating silicon wafer
JP2010040588A (ja) シリコンウェーハ
JP5512137B2 (ja) シリコンウェーハの熱処理方法
KR101823229B1 (ko) 실리콘 웨이퍼의 제조 방법
JP5583053B2 (ja) シリコンウェーハの熱処理方法
JP5641533B2 (ja) シリコンウェーハの熱処理方法
JP5410769B2 (ja) シリコンウェーハの熱処理方法
JP5441261B2 (ja) シリコンウェーハの熱処理方法
JP7051560B2 (ja) シリコンウェーハの熱処理方法
JP2010199411A (ja) シリコンウェーハの熱処理方法
JP2022050071A (ja) シリコンウェーハおよびシリコンウェーハの製造方法
JP2010283076A (ja) シリコンウェーハの熱処理方法
JP2011035129A (ja) シリコンウェーハ
JP2014168090A (ja) シリコンウェーハの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110926

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20121206

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20130124

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130815

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130902

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131022

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140224

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140512

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20140519

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140723

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140725

R150 Certificate of patent or registration of utility model

Ref document number: 5590644

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250