CN106048732B - 硅晶片的制造方法 - Google Patents

硅晶片的制造方法 Download PDF

Info

Publication number
CN106048732B
CN106048732B CN201610198592.1A CN201610198592A CN106048732B CN 106048732 B CN106048732 B CN 106048732B CN 201610198592 A CN201610198592 A CN 201610198592A CN 106048732 B CN106048732 B CN 106048732B
Authority
CN
China
Prior art keywords
silicon wafer
oxygen
wafer
sec
oxidizing gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610198592.1A
Other languages
English (en)
Other versions
CN106048732A (zh
Inventor
须藤治生
荒木浩司
青木龙彦
前田进
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalWafers Japan Co Ltd
Original Assignee
GlobalWafers Japan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalWafers Japan Co Ltd filed Critical GlobalWafers Japan Co Ltd
Publication of CN106048732A publication Critical patent/CN106048732A/zh
Application granted granted Critical
Publication of CN106048732B publication Critical patent/CN106048732B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02Heat treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress
    • H01L2924/3512Cracking
    • H01L2924/35121Peeling or delaminating

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Thermal Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)

Abstract

本发明提供一种硅晶片的制造方法,该方法可使半导体设备形成区域的COP或氧析出核等晶体缺陷减少,可抑制设备形成工序中的热处理时的滑移位错的发生。硅晶片的制造方法,具备如下工序:工序1,将由通过CZ法生成的硅单晶锭切成的原料硅晶片在氧化性气体环境中、在最高到达温度设为1300℃以上且1380℃以下进行热处理;工序2,对通过工序1得到的热处理硅晶片进行剥离处理,剥离该热处理硅晶片表面的氧化膜;以及工序3,将通过工序2得到的被剥离硅晶片在非氧化性气体环境中、在最高到达温度设为1200℃以上且1380℃以下、升温速度设为1℃/秒以上且150℃/秒以下进行热处理,使所得硅晶片的表面~深7μm的区域的氧浓度最大值达到1.3×1018atoms/cm3以下。

Description

硅晶片的制造方法
技术领域
本发明涉及由通过提拉法生成的硅单晶锭切成的硅晶片(硅晶圆)的热处理方法。
背景技术
对于用作半导体设备形成用基板的硅晶片,要求在作为设备活性区域的晶片的表层减少晶体原生粒子(crystal originated particles, COP)或激光散射断层缺陷(laserscattering tomography defects, LSTD)等以确保无缺陷。
近年来,作为这种硅晶片的高产率的制造方法,已知有对至少将形成半导体设备的表面进行了镜面研磨的硅晶片实施快速升降温热处理(RTP: rapid thermal process)的技术。
例如,日本特表2001-509319号公报中记载着:将晶片在含氧环境中、在低于约5000ppma的氧分压下、在超过1175℃的温度下加热不足60秒的单晶硅晶片的热处理方法。在上述热处理方法中,由于是在以氩或氦为主的环境中进行RTP,因此可大幅减少晶片表层的COP。
但是,在这种以惰性气体为主要成分的环境中的RTP中,氧从晶片表层向外扩散,该晶片表层的氧浓度降低,因此在之后的半导体设备形成工序中的热处理中,氧的针扎力(pinning force, 插针压力)减弱。另外,还存在下述课题:该热处理温度越高,越容易发生滑移位错。
针对这样的课题,例如,日本特开2010-129918号公报中记载着:在氧化性气体的炉内环境中,对半导体晶片在1000℃以上且熔点以下的温度下进行热处理,在其一部分表层使氧向内扩散而导入氧,之后将半导体晶片取出到炉外并快速冷却,从而在半导体晶片的表层固定高的氧固溶度,表层成为高氧浓度区域部,可以将表层高强度化。
在如日本特开2010-129918号公报所记载的氧化性气体环境中进行RTP时,特别是在热处理温度为1300℃以上时,可以溶解COP的内壁氧化膜,消除COP,而且,可以溶解在晶体生成时产生的氧析出核。但是,由于是在氧化性气体环境下进行,所以晶片表层的氧浓度高、氧析出核残留,从而在之后的半导体设备形成工序中的热处理中,在作为设备活性区的晶片的表层有可能产生氧析出物(体微缺陷:bulk micro-defects(BMD))。
发明内容
本发明以提供硅晶片的制造方法为课题,所述方法可以减少半导体设备形成区域的COP或氧析出核等晶体缺陷,即使在设备形成工序中的热处理中,也不会在设备形成区域产生氧析出物,并且,可以抑制滑移位错的发生。
本发明解决上述现有技术中的课题,包含下述事项。
即,本发明的硅晶片的制造方法,其特征在于,具备如下工序:工序1,将由通过提拉法(以下称作“CZ法”。)生成的硅单晶锭切成的原料硅晶片在氧化性气体环境中、在最高到达温度设为1300℃以上且1380℃以下进行热处理;工序2,对通过工序1得到的热处理硅晶片进行剥离处理,剥离该热处理硅晶片表面的氧化膜;以及工序3,将通过工序2得到的被剥离硅晶片在非氧化性气体环境中、在最高到达温度设为1200℃以上且1380℃以下、升温速度设为1℃/秒以上且150℃/秒以下进行热处理,使所得硅晶片的表面~深7μm的区域的氧浓度最大值达到1.3×1018atoms/cm3以下。
根据本发明的硅晶片的制造方法,可以有效消除在硅单晶锭生成时产生的COP或氧析出核。即,根据本发明,通过组合进行使用规定的氧浓度的原料硅晶片在氧化性气体环境中在规定的条件下进行热处理的工序、剥离氧化膜的工序和在非氧化性气体环境中在规定的条件下进行热处理的工序,可以得到COP或氧析出核等晶体缺陷得到了充分降低的硅晶片。使用这样的硅晶片时,即使在设备形成工序中的热处理中,也不会在设备形成区域产生氧析出物,并且,滑移位错的发生也得到抑制,因此可以提供强度优异的半导体设备。
附图说明
图1是显示本发明的硅晶片的制造方法的流程图的图。
图2是显示从晶片表面起向深度方向的氧浓度的图。
具体实施方式
本发明的硅晶片的制造方法具备如下工序:工序1(步骤S1、S2),将由通过CZ法生成的硅单晶锭切成的原料硅晶片在氧化性气体环境中、在最高到达温度设为1300℃以上且1380℃以下进行热处理;工序2(步骤S3),对通过工序1得到的热处理硅晶片进行剥离处理,剥离该热处理硅晶片表面的氧化膜;以及工序3(步骤S4),将通过工序2得到的被剥离硅晶片在非氧化性气体环境中、在最高到达温度设为1200℃以上且1380℃以下、升温速度设为1℃/秒以上且150℃/秒以下进行热处理,使所得硅晶片的表面~深7μm的区域的氧浓度最大值达到1.3×1018atoms/cm3以下。
以下,对上述各要件进行详细说明。需要说明的是,在本说明书中,硅晶片还简称为晶片。
工序1是指将由通过CZ法生成的硅单晶锭切成的原料硅晶片在氧化性气体环境中、在最高到达温度设为1300℃以上且1380℃以下进行热处理的工序(步骤S1、S2)。
CZ法是指,将多晶硅填充在石英坩埚中,用加热器进行加热、熔解,在该硅熔解液上面浸入作为晶体生长的基础的小单晶作为种晶,边使石英坩埚和种晶旋转,边提拉大口径的结晶棒。通过CZ法制造硅单晶时,从石英坩埚熔入的氧原子在高温下彼此聚集。因此,在CZ法中,通过控制坩埚的温度、或石英坩埚和种晶的转数等,可以制造以所期望的浓度包含氧的原料硅晶片。本发明中使用的原料硅晶片,其氧浓度通常为0.8~1.5×1018atoms/cm3,优选为0.9~1.3×1018atoms/cm3。原料硅晶片中的氧浓度在上述范围时,在后述的工序3中可有效减少硅晶片中的晶体缺陷,并且,可以得到强度优异的硅晶片。需要说明的是,氧浓度是基于old-ASTM标准的换算值。
对于如此操作而得到的原料硅晶片,在氧化性气体环境中、在最高到达温度设为1300℃以上且1380℃以下进行热处理。通过将最高到达温度设为上述范围来进行热处理,可有效消除在硅单晶锭的生成时形成的COP等空洞(空隙)缺陷、或因密度不均匀而产生的氧析出核。这里,认为氧析出核是氧与空孔的复合体,根据热处理条件生长成由二氧化硅(SiO2)形成的氧析出物。最高到达温度低于1300℃时,硅晶片中的氧的饱和浓度低,因此COP内壁氧化膜不易溶解,另外,晶格间硅(Si)的生成量也少,因此有时无法充分获得COP的消除效果。而且,有时氧析出核的消除效果也不充分。另一方面,若最高到达温度超过1380℃,则容易发生滑移位错等、或者例如有时会出现在晶片表面产生特异性缺陷等不良情形。
这里,对COP或氧析出核消除时的机理进行说明。被施行热处理时,COP内壁氧化膜、即二氧化硅(SiO2)膜溶解,空孔在原料硅晶片内扩散。如此一来,晶片内存在的大量晶格间硅进入该空孔内,空孔消失。但是,为了在氧化性气体环境下进行热处理,在晶片的最表层(距表面深约1μm),热处理中的氧浓度接近饱和浓度,因此COP的内壁氧化膜不易溶解,存在着容易残留COP的倾向。需要说明的是,氧析出核通过热处理在晶片内溶解而消失。
在工序1中,进行热处理时的升温速度通常为10~150℃/秒,优选为25~75℃/秒。升温速度根据最高到达温度来适当设定。即,最高到达温度接近1300℃时,升温速度降低,最高到达温度接近1380℃时,升温速度变高。若升温速度不足10℃/秒,则氧化速度变慢、晶格间硅的过饱和度降低,因此有时COP的消除不充分,若超过150℃/秒,则有时容易发生滑移位错。
对氧化性气体没有特别限制,可以使用公知的气体,但通常使用氧。氧化性气体可以是包含氧和惰性气体的混合气体。此时,氧气体的分压通常为20%以上且低于100%。氧气体的分压低于20%时,氧化速度变慢,晶格间硅的过饱和度降低,因此有时COP的消除不充分。
另外,氧化性气体流量通常为20slm(standard liter per minute, 每分钟标准升)以上。氧化性气体流量不足20slm时,腔内空气的排除或置换的效率变差,有时会产生由杂质造成的污染。
原料硅晶片通过热处理加热至最高到达温度1300~1380℃后,通常保持5~60秒、优选10~30秒。通过将最高到达温度下的保持时间设为上述范围,可以减少在硅单晶锭生成时产生的COP或氧析出核。
在最高到达温度1300~1380℃下保持规定时间后,将硅晶片降温。此时的降温速度通常为150~25℃/秒、优选120~50℃/秒。
如上所述,通过工序1,可有效消除在硅单晶锭生成时产生的COP或氧析出核。
工序2是剥离形成于通过工序1得到的热处理硅晶片的正反面(包括端面)的氧化膜的工序(步骤S3)。若不剥离氧化膜,则在接下来的工序3中,非常难以降低晶片表层部的氧浓度。
热处理硅晶片的正反面被氧化,被包含二氧化硅(SiO2)的氧化膜覆盖。该氧化膜的厚度还取决于氧化性气体的分压和流通时间,但大体为5~30nm左右。
形成于热处理硅晶片的正反面的氧化膜,例如可通过将晶片浸在稀酸中使其溶解而除去。稀酸只要是溶解氧化膜的稀酸即可,没有特别限定,可以使用各种稀酸,例如可以使用氢氟酸(HF(aq))。
工序3是将通过工序2得到的被剥离硅晶片在非氧化性气体环境中、在最高到达温度设为1200℃以上且1380℃以下、在升温速度为1℃/秒以上且150℃/秒以下进行热处理的工序(步骤S4)。通过进行工序3,可以降低因在工序1中在氧化性气体环境下进行了热处理而上升的晶片表层部的氧浓度,并且,还可以使残留于最表层的COP消失。
在工序3中,当最高到达温度低于1200℃时,由于氧的扩散速度慢,所以在降低硅晶片表层部的氧浓度时费时,最终的硅晶片的生产效率有时会降低。另一方面,若最高到达温度超过1380℃,则有时会在晶片正反面产生Si升华的特异性缺陷。
工序3中的升温速度为1℃/秒以上且150℃/秒以下,优选10℃/秒以上且90℃/秒以下,更优选为25℃/秒以上且75℃/秒以下。升温速度小于1℃/秒、即升温速度过小时,在工序3中有时会随着加热而在晶片表层部慢慢产生氧析出物。另一方面,当升温速度超过150℃/秒时,晶片发生滑移位错的危险性变高。
晶片在以1℃/秒以上且150℃/秒以下的升温速度升温至最高到达温度1200℃以上且1380℃以下之后,为了降低表层的氧浓度,通常是直接保持1~60秒、优选5~30秒。
非氧化性气体只要是不氧化晶片的气体即可,没有特别限定,可以使用公知的气体,但从不会形成氮化膜等膜、或者不会发生其他化学反应等方面考虑,例如使用氩。
在工序3中,通过进行上述热处理,可以降低因工序1而升高了的硅晶片表层部的氧浓度。具体而言,如图2所示,可以使硅晶片表面~深7μm的区域的氧浓度最大值达到1.3×1018atoms/cm3以下。氧浓度的最大值超过1.3×1018atoms/cm3时,容易形成氧析出核,在半导体设备形成过程中,有可能出现表层部的氧析出核生长而产生氧析出物的不良情形。硅晶片表面~深7μm的区域中的氧浓度可通过适当调节原料硅晶片中的氧浓度、或工序3中的升温速度、最高到达温度、和最高到达温度下的保持时间来决定。
在最高到达温度下保持规定时间后,需要将硅晶片降温。通过适当控制该降温过程,可以在主体(bulk)层形成氧析出核、或者使其密度发生变化。降温速度通常为150℃/秒以下,优选为120~5℃/秒。相对而言,若降温速度快,则氧析出核的密度高,若降温速度慢,则氧析出核的密度降低。降温速度低于5℃/秒时,不仅产率下降,而且到达高温范围后的热处理时间也变得非常长,因此构成装置的部件因达到高温而有可能劣化或破损。另一方面,当降温速度超过150℃/秒时,晶片有时会发生滑移位错。
在工序3之后,硅晶片可通过除去其双面或单面的表面来精制。
对除去方法并没有特别限定,通常采用下述方法:经由浆液使用研磨布对晶片双面或单面进行滑动加工。另外,有时还将通过磨石或平板研磨进行的磨削加工和化学蚀刻结合使用。
通过以这种方式精制晶片,可以除去高温热处理时的表面粗糙。
实施例
以下,根据实施例来进一步具体说明本发明,但本发明并不受下述实施例的限定。
[硅晶片的制造方法]
采用CZ法,通过控制提拉速度V与硅熔点~1300℃的温度范围内的提拉轴方向的晶体内温度梯度的平均值G之比V/G值,生成了由空孔优势区域构成的硅单晶锭。将上述硅单晶锭切片,对双面进行镜面研磨,从而得到了原料硅晶片(直径为300mm)。
所得原料硅晶片的氧浓度为1.1×1018atoms/cm3、氮浓度为2.5×1014atoms/cm3
[实施例1~10]
作为工序1,在100%氧(流量为20slm)环境下,升温速度设为50℃/秒、最高到达温度设为1300~1380℃、最高温度下的保持时间设为30秒、降温速度设为120℃/秒,对原料硅晶片进行了热处理。接着,作为工序2,通过用氢氟酸(HF水溶液)清洗所得的热处理硅晶片,将形成于表面的氧化膜完全剥离。之后,作为工序3,在100%氩(流量为20slm)环境下,升温速度设为1~150℃/秒、最高到达温度设为1200~1380℃、最高到达温度下的保持时间设为1~60秒、降温速度设为120℃/秒,进行了热处理,使硅晶片表面~深7μm的区域的氧浓度最大值达到1.3×1018atoms/cm3以下。
对于得到的硅晶片,利用SIMS(secondary ion mass spectrometry:二次离子质谱分析法)(AMETEK(株)CAMECA事业部制造IMS7f),测定表面~深度方向的氧浓度,根据所得的深度方向剖面图评价了表面~深7μm的区域的最大氧浓度。
另外,假设半导体设备形成过程的热处理,在氮环境下,升温速度为5℃/分钟、最高到达温度为1000℃、最高到达温度下的保持时间设为4小时,降温速度设为5℃/分钟,进行了热处理。对于上述热处理后的晶片,为了评价表层部的氧析出物的生成程度,在工序3之后研磨至最大氧浓度位置以除去晶片表面~深7μm的部分,之后使用KLA-Tencor(株)制造的Surfscan SP2,评价了≥40nm的LPD(Light Point Defects, 光点缺陷)数。再根据X射线形貌术((株)RIGAKU制造 XRT300)评价了该晶片中产生的滑移长度。
实施例1~10的制造条件和评价结果见表1。
[比较例1]
除了将工序3中的氧浓度最大值设为1.35×1018atoms/cm3(超过1.3×1018atoms/cm3的浓度)以外,进行了与实施例相同的操作。
[比较例2]
将工序3中的最高热处理温度设为1175℃,并控制硅晶片表面~深7μm的区域的氧浓度最大值使其达到1.50×1018atoms/cm3以下,除此之外,进行了与实施例相同的操作。
[比较例3]
除了将工序3中的最高热处理温度设为1385℃以外,进行了与实施例相同的操作。
[比较例4]
除了将工序3中的升温速度设为0.5℃/秒以外,进行了与实施例相同的操作。
[比较例5]
除了将工序3中的升温速度设为155℃/秒以外,进行了与实施例相同的操作。
比较例1~4的制造条件和评价结果见表1。
[表1]
在假设了半导体设备形成过程的热处理后,在研磨除去5μm的晶片表层后的≥40nm的LPD评价中,在实施例1~10和比较例5中确认到:氧析出物的产生量为在设备形成工序中不会成为问题的水平。另一方面,在比较例1、2和4中确认到:LPD数超过10,000个,无法抑制氧析出核的产生。需要说明的是,在比较例2中,将工序3中的最高热处理温度设为1175℃,并以硅晶片表面~深7μm的区域的氧浓度最大值达到1.3×1018atoms/cm3以下的方式进行热处理时,确认到:在降低硅晶片表层部的氧浓度方面费时,最终的硅晶片的生产效率降低。另外,比较例3的LPD数为2,017个,认为产生了由高温热处理引起的特异性缺陷。
在假设了半导体设备形成过程的热处理后,在晶片中发生的滑移评价中,在实施例1~10中几乎没有确认到滑移位错。另一方面,在比较例5中,虽然LPD数少,但确认到了滑移位错。
如上所述可知:在本发明中,通过使用规定的氧浓度的原料硅晶片在规定的条件下进行包含工序1和工序3的热处理,可得到在设备形成区域COP或氧析出核等晶体缺陷充分减少的硅晶片。

Claims (1)

1.硅晶片的制造方法,其特征在于,具备如下工序:
工序1,将由通过提拉法生成的硅单晶锭切成的原料硅晶片在氧化性气体环境中、在最高到达温度设为1300℃以上且1380℃以下进行热处理;
工序2,对通过工序1得到的热处理硅晶片进行剥离处理,剥离该热处理硅晶片表面的氧化膜;以及
工序3,将通过工序2得到的被剥离硅晶片在非氧化性气体环境中、在最高到达温度设为1200℃以上且1380℃以下、升温速度设为10℃/秒以上且150℃/秒以下进行热处理,使所得硅晶片的表面~深7μm的区域的氧浓度达到1.3×1018atoms/cm3以下,
其中,原料硅晶片的氧浓度为0.9~1.3×1018atoms/cm3
CN201610198592.1A 2015-04-01 2016-04-01 硅晶片的制造方法 Active CN106048732B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015-075131 2015-04-01
JP2015075131A JP6317700B2 (ja) 2015-04-01 2015-04-01 シリコンウェーハの製造方法

Publications (2)

Publication Number Publication Date
CN106048732A CN106048732A (zh) 2016-10-26
CN106048732B true CN106048732B (zh) 2018-11-30

Family

ID=57015390

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610198592.1A Active CN106048732B (zh) 2015-04-01 2016-04-01 硅晶片的制造方法

Country Status (5)

Country Link
US (1) US20160293446A1 (zh)
JP (1) JP6317700B2 (zh)
KR (1) KR101823229B1 (zh)
CN (1) CN106048732B (zh)
TW (1) TWI623018B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6978928B2 (ja) * 2017-12-25 2021-12-08 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの評価方法
CN110571172A (zh) * 2019-09-06 2019-12-13 大同新成新材料股份有限公司 一种硅晶圆制造方法及制造装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105900219A (zh) * 2014-01-14 2016-08-24 胜高股份有限公司 硅晶片及其制备方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008166517A (ja) * 2006-12-28 2008-07-17 Covalent Materials Corp 半導体基板の製造方法
JP5167654B2 (ja) * 2007-02-26 2013-03-21 信越半導体株式会社 シリコン単結晶ウエーハの製造方法
JP5276863B2 (ja) * 2008-03-21 2013-08-28 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハ
JP5567259B2 (ja) * 2008-07-28 2014-08-06 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハおよびその製造方法
JP5515406B2 (ja) * 2009-05-15 2014-06-11 株式会社Sumco シリコンウェーハおよびその製造方法
JP5944643B2 (ja) * 2011-09-28 2016-07-05 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの熱処理方法
CN103455227B (zh) * 2013-08-30 2016-12-28 京东方科技集团股份有限公司 电容式触摸屏及显示装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105900219A (zh) * 2014-01-14 2016-08-24 胜高股份有限公司 硅晶片及其制备方法

Also Published As

Publication number Publication date
TW201709265A (zh) 2017-03-01
US20160293446A1 (en) 2016-10-06
JP6317700B2 (ja) 2018-04-25
CN106048732A (zh) 2016-10-26
TWI623018B (zh) 2018-05-01
JP2016195211A (ja) 2016-11-17
KR20160118139A (ko) 2016-10-11
KR101823229B1 (ko) 2018-01-29

Similar Documents

Publication Publication Date Title
KR101390024B1 (ko) 실리콘 웨이퍼의 제조 방법
TWI548785B (zh) 矽晶圓及其製造方法
TW200536966A (en) Silicon wafer and method for manufacturing the same
TWI404840B (zh) 矽晶圓及其製造方法
JP5682471B2 (ja) シリコンウェーハの製造方法
JP2002187794A (ja) シリコンウェーハおよびこれに用いるシリコン単結晶の製造方法
JP4566478B2 (ja) シリコン半導体基板およびその製造方法
JP2007045662A (ja) 半導体シリコンウェーハおよびその製造方法
JP5621612B2 (ja) シリコン単結晶の検査方法および製造方法
TWI553172B (zh) 由矽構成的半導體晶圓和其製造方法
CN106048732B (zh) 硅晶片的制造方法
JP2003086596A (ja) シリコン半導体基板およびその製造方法
JP2010287885A (ja) シリコンウェーハおよびその製造方法
JP2003086597A (ja) シリコン半導体基板およびその製造方法
JP5590644B2 (ja) シリコンウェーハの熱処理方法
JP5262021B2 (ja) シリコンウェーハ及びその製造方法
CN114182355B (zh) 消除间隙型缺陷B-swirl的方法、硅片及电子器件
JP2013163597A (ja) シリコンウェーハの製造方法
TWI465617B (zh) 矽晶圓
JP5999949B2 (ja) シリコンウェーハの製造方法
TWI523107B (zh) 矽晶圓之熱處理方法
JP6418085B2 (ja) シリコン単結晶の検査方法および製造方法
JP2013030723A (ja) シリコンウェーハの製造方法
JP2013201314A (ja) シリコンウェーハの製造方法
JP5965607B2 (ja) シリコンウェーハの製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant