TWI775502B

TWI775502B - 製備半導體晶圓的方法

Info

Publication number: TWI775502B
Application number: TW110122780A
Authority: TW
Inventors: 蓋姆利希邁克爾; 基辛格古德倫; 曼格爾伯格卡爾; 穆勒蒂莫; 斯克羅巴內克邁克爾
Original assignee: 德商世創電子材料公司
Priority date: 2020-06-23
Filing date: 2021-06-22
Publication date: 2022-08-21
Also published as: KR20230026485A; US20230243069A1; TW202200852A; WO2021259657A1; JP2023532001A; CN115917058A; EP3929334A1

Abstract

一種製備單晶矽的半導體晶圓的方法，其包含：提供單晶矽基板晶圓，其含有濃度大於5 x 10¹⁶ 個原子／立方公分（AT/cm³）（新 ASTM）的間隙氧；對該基板晶圓進行RTA處理，該RTA處理包含：在不小於1200℃且不大於1260℃之溫度範圍內的第一溫度下對該基板晶圓進行第一熱處理，持續時間不小於5秒且不大於30秒，其中該基板晶圓的正面暴露於含有氬氣的氣氛中，在不小於1150℃且不大於1190℃之溫度範圍內的第二溫度下對該基板晶圓進行第二熱處理，持續時間不小於15秒且不大於20秒，其中該基板晶圓的正面暴露於含有氬氣和氨氣的氣氛中，以及在不小於1160℃且不大於1190℃之溫度範圍內的第三溫度下對該基板晶圓進行第三熱處理，持續時間不小於20秒且不大於30秒，其中該基板晶圓的正面暴露於含有氬氣的氣氛中。

Description

製備半導體晶圓的方法

本發明提供一種製備單晶矽的半導體晶圓的方法，該方法包括高溫步驟。

單晶半導體晶圓是現代電子學的基礎。在所述半導體晶圓上製備部件係包括執行熱處理，目前該熱處理包括相對複雜的塗覆步驟。

通常藉由以下方式獲得半導體晶圓：使用內徑鋸或多線鋸（MWS）將單晶切成切片，然後執行磨削及／或拋光步驟並視需要執行磊晶步驟。

當根據切克勞斯基法（CZ法）從石英坩堝中所含的熔體提拉作為半導體晶圓來源的單晶時，該坩堝材料形成摻入至單晶中的間隙氧源，且半導體晶圓係從該單晶獲得。摻入的間隙氧的濃度可藉由例如以下方法相當精確地控制：藉由控制經過提拉裝置的氬氣的壓力和流量，或者藉由在提拉單晶期間調節坩堝和籽晶的旋轉，或者藉由使用施加到熔體的磁場，或者藉由組合這些方法來控制。在藉由CZ法製得的晶體中，所測得的間隙氧濃度通常不小於5 x 10¹⁶ 個原子／立方公分（AT/cm³）（新ASTM）。

在藉由CZ法提拉單晶矽的過程中，也特別重要的是控制提拉速度v與結晶界面處的軸向溫度梯度G之比v/G。提拉速度v是生長中的單晶從熔體向上提起的速度，且軸向溫度梯度G是在晶體上升方向上結晶界面處溫度變化的量度。單晶中佔優勢的點缺陷（空位和間隙矽原子）的類型和濃度實質上係由v/G商值而確定。

BMD尤其可在空位數量超過間隙矽原子數量且因此空位佔優勢的區域中發展。當在單晶的結晶期間存在相對大的空位過飽和時，這是相對高的v/G商值的情況，這些空位會形成團聚物，這些團聚物可被驗證為例如COP（晶體起源的顆粒）。當v/G以及因此空位的過飽和度略小於形成COP所必需的量時，將形成OSF缺陷（氧化誘發層差）的晶種而不是COP。在這種情況下，單晶在OSF區域中結晶。當v/G商值更小時，空位仍佔優勢的區域在單晶結晶期間形成，但由於其中沒有形成COP和OSF而被歸類為無缺陷的區域。這樣的區域被稱為P_v 區域。v/G商值的進一步降低導致單晶在P_i 區域中生長，該區域同樣被歸類為無缺陷，但其中間隙矽原子佔優勢。

結晶界面處的軸向溫度梯度G及其徑向進展係由來自或到達結晶界面的熱傳量確定。繼而，熱傳量實質上受到生長中的單晶的環境（所謂「熱區」）的熱特性影響以及由一個或多個加熱設備的供熱影響。

當已經決定在特定熱區中提拉單晶時，可透過考慮到熱平衡的模擬計算來確定結晶界面處軸向溫度梯度G的軸向和徑向進展。適當的熱區之構型還可確保軸向溫度梯度G沿單晶的半徑具有所欲的進展。由於單晶的生長和熔體體積的減少，熱條件以及因此還有結晶界面處的軸向溫度梯度G的軸向進展係隨時間變化。為了也在軸向上的預定區域中保持v/G商值，因此有必要透過提拉速度v的相應變化來補償軸向溫度梯度G隨時間的變化。

因此，控制提拉速度v也使得能夠控制v/G商值。

WO 98/45508 A1是如下述的眾多出版物之一：這些出版物描述如何由實驗確定拉速v隨時間的進展，以便透過控制提拉速度v來實現在單晶生長的過程中，v/G商值幾乎保持不變的條件，並使單晶可在預定區域中生長。該文獻進一步描述用於表徵和區分P_v 區與P_i 區的驗證方法。

晶體中的間隙氧在BMD缺陷（BMD，塊體微缺陷）的形成中發揮重要作用。BMD是氧析出物，其中在熱處理過程中BMD晶種會生長到該氧析出物中。它們用作為內部吸雜劑（getter），即用作為雜質的能匯（energy sink），因此在根本上是有利的。一個例外是它們存在於意圖容納電子元件的位置。為了避免此種位置處形成BMD，可例如在半導體晶圓上沉積磊晶層，並規定使電子元件容納在磊晶層中。然而，也可對半導體晶圓進行熱處理，使得間隙氧擴散到半導體晶圓的表面，並因此不能在近表面區域中形成BMD。該區域被稱為「無缺陷區（denuded zone）」。

因此，無缺陷區是半導體晶圓的一個區域，該區域從正面沿背面的方向延伸超過一定深度，且在該區域中不能形成BMD。

與無缺陷區相鄰的是進一步延伸到半導體晶圓的內部（塊體）中且含有BMD晶種的區域。

已知當尋求相對高密度的BMD時，單晶中空位的存在是有利的。US 2002/0170631 A1描述一種製備具有深的無缺陷區的單晶矽半導體晶圓的方法。該方法包括對半導體晶圓進行熱處理（RTA處理，快速熱退火），其包括對半導體晶圓進行短持續時間的快速加熱和冷卻。RTA處理應在含氧氣濃度不小於100 ppma且不大於10,000 ppma的氣氛中進行。此外，所描述的方法係經構思以形成如下的空位濃度分佈：其中在半導體晶圓的正面與背面之間的中間處或接近中間處實現空位的峰值密度。由於空位、BMD晶種、及BMD的濃度分佈是相關的，因此同樣在中間處或接近中間處發現BMD的峰值密度。

EP 1 887 110 A1描述由單晶矽所製成的半導體晶圓的製備，該半導體晶圓包含氧、氮和氫，且係源自在P_v 區域中提拉的單晶。據報導，氮的存在以及在較低程度上之氫的存在使得能夠利用更大範圍的提拉速度以便能夠使P_v 區域中的單晶結晶。其進一步提出在半導體晶圓中選擇相對高濃度的間隙氧，並藉由RTA對半導體晶圓進行熱處理。

專利說明書DE 10 2017 219 255 A1描述一種包括二個RTA處理的製備半導體晶圓的方法。以這種方式製備的半導體晶圓顯示不小於30微米的無缺陷區，且包含可發展成BMD的BMD晶種，該BMD晶種在距半導體晶圓正面至少120微米的距離處具有不小於3 x 10⁹ 公分^-3 的密度。

Müller等人的科學出版物（T. Müller等人，「Near-Surface Defect Control by Vacancy Injecting/Out-Diffusing Rapid thermal Annealing」, Phys1. Status Solidi A, 2019, 1900325) 描述在不同溫度下在RTA步驟期間，不同氣氛對晶體缺陷的影響。

專利說明書DE 10 2016 225 138 A1揭露一種包括三個RTA步驟的方法，其中在前二個RTA步驟之間執行適用於去除半導體晶圓表面之氧化物的蝕刻步驟。

該文獻中提出的方法具有缺點。用以去除在第一RTA步驟中形成的氧化物層的必要蝕刻步驟是昂貴的，且會構成污染半導體晶圓的額外風險。另外，所提出的方法對於所採用的材料具有更高的要求，因為用於半導體晶圓的棒必須完全位於P_v 區域中。不滿足這些要求的棒部分必須被丟棄。

當用於所提出之方法的基板不僅包括P_v 區域而且包括P_i 區域時，發現半導體晶圓之特性的徑向均勻性不再滿足要求。

當所使用的基板含有其中可檢測到小的COP的區域時，這導致以下問題：對於半導體晶圓所欲的特性而言，徑向均勻性不足。這同樣適用於另外包含P_i 區域和其中可檢測到較小COP的區域的情況。

上述缺點是使為了獲得基板所需之提拉單晶的方法變得相對複雜且因此相對昂貴的決定性因素。

因此，本發明之目的是提供一種替代方法，其不具有DE 10 2016 225 138 A1中所述方法的缺點，但是同時至少帶來與所述半導體晶圓相同的特性。

本發明之目的係藉由申請專利範圍所描述的方法來實現。

根據本發明製備單晶矽的半導體晶圓係包括如下步驟：藉由CZ法生長單晶，切割成一定尺寸的晶體片，由各晶體片製備至少一個測試晶圓，由晶體片切割基板晶圓，並進一步處理基板晶圓以提供半導體晶圓。

所獲得的基板晶圓之一個對於本發明而言必要的特性，是氧以大於5×10¹⁶ 個原子／立方公分的濃度存在（新ASTM）。使用CZ方法不是絕對必要的。

對基板晶圓進行進一步處理以提供半導體晶圓較佳係包括如下步驟：藉由磨光（lapping）及／或磨削（grinding）對從單晶切割的基板晶圓進行機械處理，藉由蝕刻去除近表面處損傷的晶體區域，並在SC1溶液、SC2溶液和臭氧中預清潔基板晶圓。

在單晶生長期間，熔體較佳被施加磁場，特別佳係施加水平磁場或CUSP磁場。控制在相界面處的提拉速度v與軸向溫度梯度G的商值v/G，使得藉由進一步處理單晶而獲得的單晶矽半導體晶圓完全由P_i 區域組成或者另外包含P_v 區域。

只要意圖製備直徑為300毫米的半導體晶圓，則單晶生長期間的提拉速度v較佳不小於0.45毫米／分鐘。

提拉期間的最佳提拉速度可透過隨著晶體長度增加來改變晶體片的提拉速度而找到。可藉由沿著晶體片的中心進行二個縱向切割，來從由此獲得的晶體片中切割出矩形晶圓（所謂的平板），使得矩形晶圓的一側上的位置對應於所採用的提拉速度。分析晶圓使得能夠精確地將缺陷特性對應於提拉速度，從而找到所欲的提拉速度。

單晶較佳在氬氣氛中生長，或特別佳在包含氬氣和氫氣的氣氛中生長。氫氣的分壓特別佳為小於30 Pa。在此，分壓是根據假定為理想氣體的道爾頓定律計算。應用以下等式：

其中n_i 是第i個組分之物質的量，n_tot 是物質的總量，p_tot 是壓力，p_i 是第i個組分的分壓。

由單晶獲得的單晶矽的基板晶圓具有不小於4.5×10¹⁷ 個原子／立方公分且不大於5.2×10¹⁷ 個原子／立方公分的氧濃度（新ASTM）。已知在單晶製備過程中可藉由例如以下方式來調節單晶中的氧濃度：藉由控制坩堝及／或單晶的旋轉速度，及／或藉由控制形成單晶在其中生長的氣氛的氣體之壓力及／或流速，及／或藉由控制施加到熔體的磁場之磁場強度。

使用來自SemiLab的IR-LST雷射斷層掃描器，其中雷射輸出功率為50至80毫瓦（mW），缺陷尺寸解析度範圍為20奈米至60奈米，以測定測試晶圓上的缺陷密度。當在整個測試晶圓上測得的缺陷密度小於5 x 10⁴ 立方公分^- ³時，假定所伴隨的晶體片不含COP。

本發明人已經認識到，使用僅包含具有小於9奈米、較佳小於6奈米之尺寸的氧析出物的基板晶圓是特別有利的。可藉由例如TEM（穿透式電子顯微鏡）在基板上進行測試。

基板晶圓上包括氧析出物之晶種的區域也稱為P_bmd 區域。

作為針對具有所述性質的氧析出物之出現所進行的試驗，本發明人係進行以下處理。

將測試晶圓放入880至920℃的N₂ 氣氛下的烘箱（水平或垂直）中，並在其中保持6至10小時；然後加熱到1080至1120℃，並採用O₂ ／H₂ 進行濕氧化，保持時間為1.5至2.5小時。隨後將測試晶圓在純O₂ 氣氛下冷卻。所有加熱和冷卻速率都在5至10 K／分鐘的範圍內。然後對測試晶圓進行Secco蝕刻，其中材料去除為5至10微米，並使用徑向掃描式光學顯微鏡檢測出現的缺陷，並確定其密度。

當在測試晶圓的整個正面上所測得的缺陷密度小於50個缺陷／平方公分時，則假定存在的任何氧析出物係小於6奈米。

當在測試晶圓正面上的圓（與測試晶圓之正面共中心且半徑不超過50毫米）中所測得的缺陷密度大於50個缺陷／平方公分且小於75缺陷／平方公分，且在測試晶圓的其餘部分上所測得的缺陷密度小於50個缺陷／平方公分時，則假定存在的任何氧析出物的尺寸小於9奈米。

透過例示的方式，在圖2中示出二個測試晶圓W1和W2的由實驗確定的缺陷密度。試驗晶圓W1相應地滿足要求，而W2不滿足要求。

為了確定氧析出物的尺寸，與「Müller等人」之出版物類似的進行了數值模擬，其中相應地調整了邊界條件。

本發明人還認識到，基板晶圓較佳包括P_i 區域，在該P_i 區域中，間隙矽原子佔優勢，但尚未形成差排環，即所謂的LPIT。

任何LPIT的測量係藉由如下進行：在最初進行光亮蝕刻（bright etch）（材料去除70微米）以及隨後進行Secco蝕刻16分鐘之後，透過顯微鏡計數在基板晶圓表面上發現的缺陷。

較佳的是，基板晶圓另外具有P_v 區域，在該P_v 區域中，矽空位佔優勢，但是不形成大於10奈米的聚集體。該區域較佳小於基板晶圓之面積的80%。

RTA處理包括對單晶矽的基板晶圓進行第一快速加熱到不小於1200℃且不大於1260℃之溫度範圍內的溫度，並保持基板晶圓在該溫度範圍內持續不小於5秒且不大於30秒。第一熱處理係在含有氬氣且較佳由氬氣組成的氣氛中進行。

隨後的第二熱處理包括對單晶矽的基板晶圓進行快速加熱到不小於1150℃且不大於1190℃之溫度範圍內的溫度，並在含有氬氣和氨氣且較佳由氬氣和氨氣（NH₃ ）組成的氣氛中將基板晶圓保持在該溫度範圍內持續小於15秒且不大於20秒的時間。

較佳的RTA處理如圖1例示性地示出。

Ar：NH₃ 的體積比較佳不小於10：10且不大於10：5，特別佳為10：8。通過RTA爐的氣體混合物的流速較佳不小於2 slm且不大於5 slm。

在包含氬氣和氨氣的氣氛中進行第二熱處理之後，在含有氬氣且較佳由氬氣組成的惰性氣氛中，對單晶矽的基板晶圓進行第三熱處理，其係在不小於1160℃且不大於1190℃之溫度範圍內的溫度下持續不小於20秒且不大於30秒。

在各個熱處理期間改變氣氛的組成，並在固定溫度下繼續進行基板晶圓的熱處理。

在第一熱處理與第二熱處理之間以及在第二熱處理與第三熱處理之間，基板晶圓的最低溫度不小於600℃，較佳不小於750℃。

作為替代方案，較佳在第二與第三熱處理之間，首先將基板晶圓冷卻至不小於600°C，用氮氣吹掃（purge）RTA爐直至不含氨，然後在惰性氣氛中將基板晶圓升至第三熱處理的目標溫度。

在惰性氣氛中對基板進行進一步處理是特別重要的，因為這充分降低無缺陷區之區域中空位的密度，從而防止氧析出物在此處重新形成。

在第一和第二熱處理過程中，單晶矽的基板晶圓的快速加熱較佳係以不小於15 K／秒，特別佳不小於25 K／秒的升溫速率從600℃的溫度升至目標溫度。

與傳統教導（Müller等人）相反，即與在第一熱處理步驟中之氣氛中必需要有低濃度（例如1%的O₂ ）的氧以溶解接近表面（無缺陷區）的氧析出物之教導相反，令人驚訝地未觀察到在第一熱處理期間在不存在氧氣的情況下的有害效果。

當在第一熱處理開始與最後一熱處理結束之間所經過的時間不超過320秒時是有利的。熱處理的開始和結束應被理解為基板晶圓達到600℃之溫度的時間。

在RTA處理之後，單晶矽的基板晶圓被拋光，較佳係藉由DSP（雙面拋光），即同時對上和下側表面進行拋光，隨後對基板晶圓上的凹口進行拋光以及對基板晶圓的邊緣進行拋光。典型的是，如此獲得的半導體晶圓的上側表面、正面之區域係用於構造電子元件，因此，藉由CMP（化學機械拋光）對正面進行最終拋光是特別佳的。然後，較佳對經拋光的半導體晶圓進行最終的清潔和乾燥。

根據上述方法製備的單晶矽的半導體晶圓特別適用於製備具有NAND邏輯的電子元件，包括在提供相對小的熱預算（thermal budget）的條件下。對這種適用性的要求包括相對深的無缺陷區、在半導體晶圓上產生的柵氧化物的高介電強度、以及儘管在相對低的氧濃度下及儘管在用於產生相對低的BMD的可用之熱預算下，仍能在半導體晶圓的內部區域中形成高密度BMD的能力。

：無

圖1示出相應的第i個RTA步驟的溫度範圍，其中橫坐標示出特定RTA步驟的指數i。T係描述根據本發明方法的各自溫度，而相比之下，T：DE 10 2016 225 138 A1示出先前技術方法的溫度。圖2示出在對測試晶圓進行熱處理之後缺陷的徑向分佈。區域B1和B2示出本發明較佳的區域，其中測試晶圓必須位於該區域中以適用於熱處理。W1和W2示出二個不同測試晶圓的徑向缺陷密度，其中W1滿足要求，而W2不滿足要求。

Claims

一種製備單晶矽的半導體晶圓的方法，其包含：提供單晶矽的基板晶圓，其含有濃度大於5 x 10¹⁶個原子/立方公分(AT/cm³)(新ASTM)的間隙氧；對該基板晶圓進行RTA處理，該RTA處理包含：在不小於1200℃且不大於1260℃之溫度範圍內的第一溫度下對該基板晶圓進行第一熱處理，持續時間不小於5秒且不大於30秒，其中該基板晶圓的正面暴露於含有氬氣的氣氛中，在不小於1150℃且不大於1190℃之溫度範圍內的第二溫度下對該基板晶圓進行第二熱處理，持續時間不小於15秒且不大於20秒，其中該基板晶圓的正面暴露於含有氬氣和氨氣的氣氛中，以及在不小於1160℃且不大於1190℃之溫度範圍內的第三溫度下對該基板晶圓進行第三熱處理，持續時間不小於20秒且不大於30秒，其中該基板晶圓的正面暴露於含有氬氣的氣氛中。
如請求項1所述的方法，其中該第一熱處理開始與該第三熱處理結束之間的時間不大於320秒。
如請求項1或2所述的方法，其中，在該第一熱處理與該第二熱處理之間以及在該第二熱處理與該第三熱處理之間，該基板晶圓的最低溫度不小於600℃。
如請求項1或2所述的方法，其中該第二熱處理的氣氛含有不小於40體積%且不大於60體積%的NH₃。
如請求項1或2所述的方法，其中，該基板晶圓具有不小於4.5 x 10¹⁷個原子/立方公分(新ASTM)且不大於5.2 x 10¹⁷個原子/立方公分(新ASTM)的間隙氧濃度。
如請求項1或2所述的方法，其中，該基板晶圓係由切克勞斯基提拉法製備的矽晶體獲得，其中在提拉期間，提拉裝置之氣氛中的H₂分壓不小於20Pa。
如請求項6所述的方法，其中該H₂分壓不大於50Pa。
如請求項1或2所述的方法，其中，該基板晶圓具有P_i區域，在該P_i區域內間隙矽原子佔優勢。
如請求項8所述的方法，其中，該基板晶圓包含P_v區域，該P_v區域的尺寸小於該基板晶圓尺寸30%且在該P_v區域內矽空位佔優勢。
如請求項9所述的方法，其中，該P_v區域包含P_bmd區域，在該P_bmd區域中存在的氧析出物的尺寸不大於9奈米。
如請求項1或2所述的方法，其中該基板晶圓具有不小於300毫米的直徑。