JP2023532001A - 半導体ウェハの製造方法 - Google Patents

Abstract

本発明は、単結晶シリコンから半導体ウェハを製造する方法に関し、この方法は、５×１０^１６ＡＴ／ｃｍ^３（新ＡＳＴＭ）よりも高い濃度の格子間酸素を含む、単結晶シリコンからなる基板ウェハを提供するステップと、基板ウェハのＲＴＡ処理を行うステップとを含み、ＲＴＡ処理は、基板ウェハの表面がアルゴンを含む雰囲気に曝される、５秒以上３０秒以下の期間にわたる１２００℃以上１２６０℃以下の温度範囲内の第１の温度における基板ウェハの第１の熱処理と、基板ウェハの表面がアルゴンおよびアンモニアを含む雰囲気に曝される、１５秒以上２０秒以下の期間にわたる１１５０℃以上１１９０℃以下の温度範囲内の第２の温度における基板ウェハの第２の熱処理と、基板ウェハの表面がアルゴンを含む雰囲気に曝される、２０秒以上３０秒以下の期間にわたる１１６０℃以上１１９０℃以下の温度範囲内の第３の温度における基板ウェハの第３の熱処理とを含む。

Description

本発明は、高温ステップを含む、単結晶シリコンの半導体ウェハの製造プロセスを提供する。

単結晶半導体ウェハは、現代のエレクトロニクスの基礎である。当該半導体ウェハ上に部品を製造することは、現在では比較的複雑なコーティングステップを含む熱プロセスを実行することを含む。

半導体ウェハは、一般に、内径ソーまたはマルチワイヤソー（ＭＷＳ）を用いて単結晶からスライスを切り出し、続いて研削および／または研磨ステップ、ならびに任意にエピタキシステップを実行することによって得られる。

半導体ウェハの元となる単結晶を、石英るつぼに入っている融液からチョクラルスキー法（ＣＺ法）に従って引き上げるとき、るつぼの材料は、単結晶および単結晶から導出される半導体ウェハに取り込まれる格子間酸素の供給源を形成する。取り込まれる格子間酸素の濃度は、たとえば、圧力および引き上げ装置を通るアルゴンの流れを制御することによって、または、単結晶の引き上げ時にるつぼおよび種結晶の回転を調整することによって、または、融液に印加される磁場を利用することによって、または、これらの手段の組み合わせによって、かなり精密に制御することができる。測定される格子間酸素濃度は、一般的に、ＣＺ法によって製造された結晶では５×１０^１６ＡＴ／ｃｍ^３（新ＡＳＴＭ）以上である。

また、ＣＺ法によるシリコンの単結晶の引き上げ時に特に重要なのは、引き上げ速度ｖと結晶化界面における軸方向温度勾配Ｇとの比ｖ／Ｇの制御である。引き上げ速度ｖは、成長中の単結晶が融液から上方に持ち上げられる速度であり、軸方向温度勾配Ｇは、結晶引き上げ方向における、結晶化界面における温度変化の尺度である。単結晶において支配的である点欠陥（空孔および格子間シリコン原子）の種類および濃度は、ｖ／Ｇ指数によって実質的に決まる。

ＢＭＤは、特に、空孔の数が格子間シリコン原子の数を超え、したがって空孔が支配的である領域内に発生し得る。単結晶の結晶化時に空孔の比較的大きい過飽和が存在する場合、これはｖ／Ｇ指数が比較的高い場合に当てはまるが、空孔は凝集体を形成し、これはたとえばＣＯＰ（Crystal Originated Particle）として検証することができる。ｖ／Ｇが、したがって空孔の過飽和が、ＣＯＰの形成に必要な値よりも少し低い場合、ＯＳＦ欠陥（酸化誘起積層欠陥）のシードがＣＯＰの代わりに形成される。この場合、単結晶はＯＳＦ領域において結晶化する。ｖ／Ｇ指数がさらに小さくなると、空孔が依然として支配的であるが、ＣＯＰおよびＯＳＦが内部に形成されないので欠陥なしと分類される領域が、単結晶の結晶化時に形成される。このような領域はＰ_ｖ領域と呼ばれる。ｖ／Ｇ指数がさらに小さくなると、同様に欠陥なしと分類されるが、格子間シリコン原子が支配的であるＰ_ｉ領域において、単結晶が成長する。

結晶化界面における軸方向温度勾配Ｇ、およびその径方向の進展は、結晶化界面からの熱輸送および結晶化界面への熱輸送によって決まる。そして熱輸送は、成長中の単結晶の環境であるいわゆる「ホットゾーン」の熱特性の影響、および１つ以上の加熱装置を通した熱供給の影響を大きく受ける。

特定のホットゾーン内で単結晶を引き上げることが決定されると、結晶化界面における軸方向温度勾配Ｇの軸方向および径方向の進展は、熱平衡を考慮したシミュレーション計算によって決定することができる。ホットゾーンの適切な構成は、軸方向温度勾配Ｇが単結晶の半径に沿って所望通りに進展することを保証することもできる。単結晶の成長および融液の体積の減少の結果として、熱条件が、したがって結晶化界面における軸方向温度勾配Ｇの軸方向の進展も、経時的に変化する。したがって、軸方向における意図した領域でもｖ／Ｇ指数を維持するためには、軸方向温度勾配Ｇの経時変化を、それに対応する引き上げ速度ｖの変化を通じて補償する必要がある。

したがって、引き上げ速度ｖを制御することによって、ｖ／Ｇ指数を制御することも可能になる。

ＷＯ ９８／４５５０８ Ａ１は、単結晶の成長時にｖ／Ｇ指数が実質的に変化せず、単結晶が意図した領域で成長可能であるという条件を、引き上げ速度ｖの制御を通して達成するために、引き上げ速度ｖの経時的な進展を実験的に決定することができる方法を記載している多数の刊行物のうちの１つである。この文献ではさらに、Ｐ_ｖ領域およびＰ_ｉ領域の特性化および区別のための検証方法が記載されている。

結晶中の格子間酸素は、ＢＭＤ欠陥（ＢＭＤ、バルク微細欠陥）の形成に重要な役割を果たす。ＢＭＤは酸素析出物であり、熱処理の過程でＢＭＤシードが当該酸素析出物に成長する。ＢＭＤは内部ゲッタとして、すなわち不純物のエネルギーシンクとして作用するので、基本的に有利である。１つの例外は、電子部品を収容することが意図されている場所にＢＭＤが存在することである。このような場所におけるＢＭＤの形成を避けるために、たとえばエピタキシャル層を半導体ウェハ上に堆積させ、エピタキシャル層内に電子部品を収容するための準備を行ってもよい。しかしながら、半導体ウェハに熱処理を施すことで、格子間酸素が半導体ウェハの表面に拡散し、したがって表面近傍の領域にＢＭＤを形成できないようにしてもよい。この領域は「無欠陥層」と呼ばれる。

したがって、無欠陥層は、表面から裏面の方向に特定の深さまで延在する、ＢＭＤを形成することができない半導体ウェハの領域である。

無欠陥層に隣接して、半導体ウェハの内部（バルク）にさらに延在してＢＭＤシードを含む領域がある。

比較的高密度のＢＭＤが要求される場合、単結晶中に空孔が存在することが有利であることが知られている。ＵＳ ２００２／０１７０６３１ Ａ１には、深い無欠陥層を有する単結晶シリコンの半導体ウェハを製造するプロセスが記載されている。このプロセスは、半導体ウェハの短期間の急速加熱および冷却を含む半導体ウェハの熱処理（ＲＴＡ処理、高速熱アニール）を含む。ＲＴＡ処理は、１００ｐｐｍａ以上１０，０００ｐｐｍａ以下の濃度の酸素を含む雰囲気中で行われる。記載されているプロセスはさらに、半導体ウェハの表面と裏面との中間にまたは中間付近に空孔のピーク密度が達成される空孔の濃度プロファイルを形成するように考えられている。空孔、ＢＭＤシードおよびＢＭＤの濃度プロファイルは相互に関連しているため、ＢＭＤのピーク密度も同様に中間にまたは中間付近に見られる。

ＥＰ １ ８８７ １１０ Ａ１には、単結晶シリコンからなり、酸素、窒素および水素を含み、Ｐ_ｖ領域において引き上げられた単結晶から得られる半導体ウェハの製造が記載されている。窒素の存在、およびそれよりも少ない水素の存在は、Ｐ_ｖ領域において単結晶を結晶化することができるように、より広範囲の引き上げ速度を利用できることを可能にすることが報告されている。さらに、半導体ウェハ内の比較的高い格子間酸素濃度を選択し、ＲＴＡによる熱処理を半導体ウェハに施すことが提案されている。

特許明細書ＤＥ １０ ２０１７ ２１９ ２５５ Ａ１には、２つのＲＴＡ処理を含む半導体ウェハの製造プロセスが記載されている。このように製造された半導体ウェハは、３０μｍ以上の無欠陥層を示し、半導体ウェハの表面から少なくとも１２０μｍの距離における密度が３×１０^９ｃｍ^－３以上のＢＭＤに成長し得るＢＭＤシードを含む。

Ｍｕｌｌｅｒらによる科学刊行物（T. Muller et al., “Near-Surface Defect Control by Vacancy Injecting/Out-Diffusing Rapid thermal Annealing”, Phys. Status Solidi A, 2019, 1900325）には、異なる温度でのＲＴＡステップ時の異なる雰囲気が結晶欠陥に及ぼす影響が記載されている。

特許明細書ＤＥ １０ ２０１６ ２２５ １３８ Ａ１には、３つのＲＴＡステップを含むプロセスが開示されており、半導体ウェハの表面の酸化物を除去するのに適したエッチングステップが、最初の２つのＲＴＡステップの間に実行される。

上記特許明細書に提案されているプロセスには欠点がある。最初のＲＴＡステップ時に形成される酸化物層を除去するために必要なエッチングステップはコストがかかり、半導体ウェハの汚染というさらなるリスクがある。加えて、半導体ウェハに使用されるロッドはＰ_ｖ領域内に完全に存在しなければならないため、提案されているプロセスは利用される材料に高い要件を課す。これらの要件を満たさないロッド部分は廃棄しなければならない。

提案されているプロセスに利用される基板がＰ_ｖ領域だけでなくＰ_ｉ領域も含む場合、半導体ウェハの特性の径方向均質性は要件を満たさなくなることが分かっている。

利用される基板が、小さなＣＯＰが検出される領域を含む場合は、径方向均質性が半導体ウェハの所望の特性に不十分であるという問題が生じる。利用される基板が、Ｐ_ｉ領域および小さなＣＯＰが検出される領域の両方をさらに含む場合も同様である。

上述の欠点は、基板を得るために必要な単結晶を引き上げるステップが比較的複雑になる、したがって比較的コスト高になる、決定的な要因である。

したがって本発明の目的は、ＤＥ １０ ２０１６ ２２５ １３８ Ａ１に記載されているプロセスの欠点を有さないが、同時に、少なくとも記載されている半導体ウェハと同じ特性をもたらす代替プロセスを提供することである。

本発明の目的は、請求項に記載されているプロセスによって達成される。

それぞれのｉ番目のＲＴＡステップの温度範囲を示す図であり、横軸は特定のＲＴＡステップのインデックスｉを示す。Ｔは本発明に係るプロセスの個々の温度を示し、比較のために、Ｔ：ＤＥ １０ ２０１６ ２２５ １３８ Ａ１は先行技術のプロセスの温度を示す。 テストウェハの熱処理後の欠陥の径方向分布を示す図である。領域Ｂ１およびＢ２は、テストウェハを熱プロセスに適しているように配置する必要がある、本発明にとって好ましい領域を示す。Ｗ１およびＷ２は２つの異なるテストウェハの径方向欠陥密度を示し、Ｗ１は要件を満たしており、Ｗ２は満たしていない。

本発明に係る例示的な実施形態の詳細な説明
本発明に係る単結晶シリコンの半導体ウェハを製造することは、ＣＺ法によって単結晶を成長させることと、結晶片を適当なサイズに切り出してそれぞれの結晶片から少なくとも１つのテストウェハを製造することと、結晶片から基板ウェハを切り出すことと、基板ウェハをさらに処理して半導体ウェハを提供することとを含む。

本発明に必須の、得られる基板ウェハの１つの特性は、酸素が５×１０^１６Ａｔ／ｃｍ^３（新ＡＳＴＭ）よりも高い濃度で存在することである。ＣＺ法を使用することは必ずしも必要というわけではない。

基板ウェハをさらに処理して半導体ウェハを提供することは、単結晶から切り出された基板ウェハをラッピングおよび／または研削によって機械的に処理することと、表面近傍の損傷した結晶領域をエッチングによって除去することと、基板ウェハをＳＣ１溶液、ＳＣ２溶液およびオゾンで予め洗浄することとを含むことが好ましい。

単結晶の成長時、融液は磁場に、特に好ましくは水平磁場またはＣＵＳＰ磁場に曝されることが好ましい。相界面における投入速度ｖと軸方向温度勾配Ｇとの指数ｖ／Ｇは、単結晶をさらに処理することによって得られる単結晶シリコンの半導体ウェハが完全にＰ_ｉ領域からなるように、またはＰ_ｖ領域を付加的に含むように、制御される。

単結晶成長時の引き上げ速度ｖは、直径３００ｍｍの半導体ウェハを製造することが意図されている場合、０．４５ｍｍ／分以上であることが好ましい。

引き上げ時の最適な引き上げ速度は、結晶の長さが増加するにつれて結晶片の引き上げ速度を変えることによって見つけることができる。このようにして得られた結晶片から、結晶片の中心に沿って延びる２つの長手方向の切り込みによって矩形ウェハ（いわゆる厚板）を、矩形ウェハの片側における位置が採用した引き上げ速度に対応するように切り出すことができる。このウェハを分析することによって、欠陥特性を引き上げ速度に精密に対応付けることが可能になり、したがって望ましい引き上げ速度を見つけることが可能になる。

単結晶は、アルゴン雰囲気中で、特に好ましくはアルゴンおよび水素を含む雰囲気中で成長させることが好ましい。水素の分圧は、３０Ｐａ未満であることが特に好ましい。ここで、分圧は、理想気体を想定したドルトンの法則に従って計算される。以下の式が適用される。

式中、ｎ_ｉはｉ番目の成分の物質量であり、ｎ_ｔｏｔは総物質量であり、ｐ_ｔｏｔは圧力であり、ｐ_ｉはｉ番目の成分の分圧である。

単結晶から得られる単結晶シリコンの基板ウェハの酸素濃度は、４．５×１０^１７ａｔｏｍｓ／ｃｍ^３以上５．２×１０^１７ａｔｏｍｓ／ｃｍ^３以下（新ＡＳＴＭ）である。単結晶中の酸素濃度は、たとえば、るつぼの回転速度および／もしくは単結晶の回転速度を制御することによって、ならびに／または、単結晶を成長させる雰囲気を形成するガスの圧力および／もしくは流量を制御することによって、ならびに／または、融液が曝される磁場の磁場強度を制御することによって、その製造時に調整できることが知られている。

レーザ出力が５０～８０ｍＷであり欠陥サイズ分解能範囲が２０ｎｍ～６０ｎｍであるセミラボ社のＩＲ－ＬＳＴレーザトモグラフを使用して、テストウェハ上の欠陥密度を求めた。テストウェハ全体の測定欠陥密度が５×１０^４ １／ｃｍ^３未満である場合、付随する結晶片にはＣＯＰがないと判断した。

本発明者らは、サイズが９ｎｍ未満、好ましくは６ｎｍ未満の酸素析出物のみを含む基板ウェハを使用することが特に有利であることを認識した。テストは、たとえばＴＥＭ（透過型電子顕微鏡法）によって基板上で行われてもよい。

酸素析出物のシードを含む基板ウェハ上の領域は、Ｐ_ｂｍｄ領域とも呼ばれる。
記載されている特性を有するこのような酸素析出物が発生しているかを確かめるテストとして、本発明者らは以下のプロセスを実行した。

８８０～９２０℃のＮ_２雰囲気下でテストウェハをオーブン（水平または垂直）に入れて６～１０時間保持し、その後１０８０～１１２０℃に加熱し、Ｏ_２／Ｈ_２を用いた湿式酸化を１．５～２．５時間の保持時間にわたって実行する。続いてテストウェハを純Ｏ_２雰囲気下で冷却する。加熱および冷却速度はすべて、５～１０Ｋ／分の範囲である。次にテストウェハにＳｅｃｃｏエッチングを施して材料を５～１０μｍ除去し、発生した欠陥をラジアル走査型光学顕微鏡で検出し、その密度を求める。

テストウェハの表面全体の測定欠陥密度が５０欠陥／ｃｍ^２よりも小さい場合、存在する酸素析出物はいずれも６ｎｍ未満であると判断される。

テストウェハの表面と中心を共有するとともに半径が５０ｍｍ以下の、テストウェハの表面上の円の内部の測定欠陥密度が５０欠陥／ｃｍ^２よりも大きく７５欠陥／ｃｍ^２よりも小さく、テストウェハの残りの部分の測定欠陥密度が５０欠陥／ｃｍ^２よりも小さい場合、存在する酸素析出物はいずれもサイズが９ｎｍ未満であると判断される。

例として、２枚のテストウェハＷ１およびＷ２の実験的に求めた欠陥密度を図２に示す。したがって、テストウェハＷ１は要件を満たしており、Ｗ２は満たしていない。

酸素析出物のサイズを求めるために、「Ｍｕｌｌｅｒら」の刊行物に類似した数値シミュレーションを行い、境界条件を相応に適合させた。

本発明者らはさらに、格子間シリコン原子が支配的であるが転位ループ（すなわちいわゆるＬＰＩＴ）をまだ形成していないＰ_ｉ領域を基板ウェハが含むことが好ましいことを認識した。

ＬＰＩＴの測定は、まずブライトエッチング（材料除去７０μｍ）を行い、続いてＳｅｃｃｏエッチングを１６分間行った後、基板ウェハの表面に見られる欠陥を顕微鏡で数えることによって実行した。

基板ウェハは、シリコン空孔が支配的であるが１０ｎｍを超える凝集体を形成しないＰ_ｖ領域をさらに有することが好ましい。この領域は、基板ウェハの面積の８０％未満であることが好ましい。

ＲＴＡ処理は、第１に単結晶シリコンの基板ウェハを１２００℃以上１２６０℃以下の温度範囲内の温度に急速加熱し、５秒以上３０秒以下の期間にわたって基板ウェハをこの温度範囲内に保持することを含む。この第１の熱処理は、アルゴンを含み、好ましくはアルゴンからなる雰囲気中で行われる。

その後の第２の熱処理は、単結晶シリコンの基板ウェハを１１５０℃以上１１９０℃以下の温度範囲内の温度に急速加熱し、アルゴンおよびアンモニアを含み、好ましくはアルゴンおよびアンモニア（ＮＨ_３）からなる雰囲気中で１５秒以上２０秒以下の期間にわたって基板ウェハをこの温度範囲内に保持することを含む。

好ましいＲＴＡ処理を図１に概略的に示す。
体積比Ａｒ：ＮＨ_３は、１０：１０以上１０：５以下であることが好ましく、１０：８であることが特に好ましい。ＲＴＡオーブンを通過するガス混合物の流量は、２ｓｌｍ以上５ｓｌｍ以下であることが好ましい。

アルゴンおよびアンモニアを含む雰囲気中での第２の熱処理の後、アルゴンを含み、好ましくはアルゴンからなる不活性雰囲気中で２０秒以上３０秒以下の期間にわたって１１６０℃以上１１９０℃以下の温度範囲内の温度における第３の熱処理を単結晶シリコンの基板ウェハに施す。

それぞれの熱処理中に雰囲気の組成を変え、基板ウェハの熱処理を一定温度で継続した。

代替案として、第２の熱処理と第３の熱処理との間に基板ウェハを６００℃以上に初期冷却し、アンモニアがなくなるまでＲＴＡオーブンを窒素でパージし、続いて基板ウェハを不活性雰囲気中で第３の熱処理の目標温度にすることが好ましい。

不活性雰囲気中で基板ウェハをさらに処理することは特に重要である。これによって無欠陥層の領域内の空孔密度が十分に低下し、それによって酸素析出物が当該領域に再形成されることが防止されるからである。

第１および第２の熱処理の過程における単結晶シリコンの基板ウェハの急速加熱は、好ましくは１５Ｋ／秒以上、特に好ましくは２５Ｋ／秒以上の昇温速度で、６００℃の温度から目標温度まで実行される。

表面（無欠陥層）に近い酸素析出物を溶解するためには第１の熱処理ステップの雰囲気中に低酸素濃度（たとえば１％のＯ_２）が必要であるという従来の教示内容（Ｍｕｌｌｅｒら）とは対照的に、第１の熱処理時の酸素の欠如による悪影響は意外にも観察されなかった。

最初の熱処理の開始から最後の熱処理の終了までの経過時間は、３２０秒以下であることが有利である。熱処理の開始および終了は、基板ウェハが６００℃の温度を達成する時間と理解されるものとする。

ＲＴＡ処理後、単結晶シリコンの基板ウェハは、好ましくはＤＳＰ（両面研磨）、すなわち上側面および下側面の同時研磨と、その後の基板ウェハのノッチの研磨および基板ウェハのエッジの研磨とによって、研磨される。電子部品を構成するために使用されるのは、通常、このようにして得られた半導体ウェハの表面である上側面の領域であり、したがって、ＣＭＰ（化学機械研磨）による表面の最終研磨が特に好ましい。次に、研磨した半導体ウェハに最終洗浄および乾燥を施すことが好ましい。

上述のプロセスに従って製造された単結晶シリコンの半導体ウェハは、比較的小さな熱履歴を提供する条件下を含めて、ＮＡＮＤ論理を有する電子部品を製造するのに特に適している。この適性に対する要件として、比較的深い無欠陥層、半導体ウェハ上に形成されるゲート酸化物の高い絶縁耐力、および、酸素濃度が比較的低いにもかかわらず、かつ、ＢＭＤを製造するのに利用可能な熱履歴が比較的低いにもかかわらず、半導体ウェハの内部領域に高密度のＢＭＤを形成する能力が挙げられる。

Claims (11)

1. 単結晶シリコンの半導体ウェハを製造するプロセスであって、
   ５×１０^１６ＡＴ／ｃｍ^３（新ＡＳＴＭ）よりも高い濃度の格子間酸素を含む、単結晶シリコンの基板ウェハを提供するステップと、
   前記基板ウェハのＲＴＡ処理を行うステップとを備え、前記ＲＴＡ処理は、
   前記基板ウェハの表面がアルゴンを含む雰囲気に曝される、５秒以上３０秒以下の期間にわたる１２００℃以上１２６０℃以下の温度範囲内の第１の温度における前記基板ウェハの第１の熱処理と、
   前記基板ウェハの表面がアルゴンおよびアンモニアを含む雰囲気に曝される、１５秒以上２０秒以下の期間にわたる１１５０℃以上１１９０℃以下の温度範囲内の第２の温度における前記基板ウェハの第２の熱処理と、
   前記基板ウェハの表面がアルゴンを含む雰囲気に曝される、２０秒以上３０秒以下の期間にわたる１１６０℃以上１１９０℃以下の温度範囲内の第３の温度における前記基板ウェハの第３の熱処理とを含む、プロセス。
2. 前記第１の熱処理の開始から前記第３の熱処理の終了までの時間は３２０秒以下である、請求項１に記載のプロセス。
3. 前記第１の熱処理と前記第２の熱処理との間、および前記第２の熱処理と前記第３の熱処理との間の前記基板ウェハの最低温度は、６００℃以上であり、好ましくは７５０℃以上である、請求項１または請求項２に記載のプロセス。
4. 前記第２の熱処理における前記雰囲気は、ＮＨ_３を４０％以上６０％以下含む、請求項１～３のいずれかに１項に記載のプロセス。
5. 前記基板ウェハの格子間酸素濃度は、４．５×１０^１７ａｔｏｍｓ／ｃｍ^３（新ＡＳＴＭ）以上５．２×１０^１７ａｔｏｍｓ／ｃｍ^３（新ＡＳＴＭ）以下である、請求項１～４のいずれかに１項に記載のプロセス。
6. 前記基板ウェハは、チョクラルスキー引き上げ法によって製造されたシリコン結晶から得られたものであり、引き上げ時に、引き上げ装置内の雰囲気中のＨ_２の分圧は２０Ｐａを下回らない、請求項１～５のいずれかに１項に記載のプロセス。
7. 前記Ｈ_２の分圧は５０Ｐａ以下である、請求項６に記載のプロセス。
8. 前記基板ウェハは、格子間シリコン原子が支配的であるＰ_ｉ領域を有する、請求項１～７のいずれかに１項に記載のプロセス。
9. 前記基板ウェハは、シリコン空孔が支配的である、前記基板ウェハの３０％未満のサイズを有するＰ_ｖ領域を含む、請求項８に記載のプロセス。
10. 前記Ｐ_ｖ領域は、存在する酸素析出物のサイズが９ｎｍ以下であり、好ましくは６ｎｍ以下であるＰ_ｂｍｄ領域を含む、請求項９に記載のプロセス。
11. 前記基板ウェハの直径は３００ｍｍ以上である、請求項１～１０のいずれかに１項に記載のプロセス。

Images