CN115917058A - 用于生产半导体晶片的方法 - Google Patents

用于生产半导体晶片的方法 Download PDF

Info

Publication number
CN115917058A
CN115917058A CN202180044647.2A CN202180044647A CN115917058A CN 115917058 A CN115917058 A CN 115917058A CN 202180044647 A CN202180044647 A CN 202180044647A CN 115917058 A CN115917058 A CN 115917058A
Authority
CN
China
Prior art keywords
substrate wafer
less
heat treatment
seconds
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180044647.2A
Other languages
English (en)
Inventor
T·米勒
M·格姆利希
G·基辛格
K·曼格尔贝格尔
M·什克罗鲍奈克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siltronic AG
Original Assignee
Siltronic AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siltronic AG filed Critical Siltronic AG
Publication of CN115917058A publication Critical patent/CN115917058A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02Heat treatment
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20Controlling or regulating
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02Elements
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02Elements
    • C30B29/06Silicon
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Thermal Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本发明涉及生产单晶硅半导体晶片的方法,该方法包括:提供单晶硅衬底晶片,该衬底晶片包含浓度超过5x1016AT/cm3的间隙氧(新ASTM);对该衬底晶片进行RTA处理,该RTA处理包含:对衬底晶片的第一热处理,该第一热处理是在处于不小于1200℃且不超过1260℃的温度范围内的第一温度下进行,持续时间不小于5秒且不超过30秒,其中衬底晶片的正面暴露于包含氩的气氛;对衬底晶片的第二热处理,该第二热处理是在处于不小于1150℃且不超过1190℃的温度范围内的第二温度下进行,持续时间不小于15秒且不超过20秒,其中衬底晶片的正面暴露于包含氩和氨的气氛;以及对衬底晶片的第三热处理,该第三热处理是在处于不小于1160℃且不超过1190℃的温度范围内的第三温度下进行,持续时间不小于20秒且不超过30秒,其中衬底晶片的正面暴露于包含氩的气氛。

Description

用于生产半导体晶片的方法
本发明提供了一种用于生产单晶硅半导体晶片的方法,该方法包括高温步骤。
单晶半导体晶片是现代电子技术的基础。生产所述半导体晶片上的部件包括执行热处理,该热处理目前包括相对复杂的涂覆步骤。
半导体晶片通常是通过以下方式来获得:使用内径锯或多线锯(MWS)从单晶中切割出切片并且随后执行研磨步骤和/或抛光步骤以及任选存在的外延步骤。
当根据切克劳斯基法(CZ法)从包含在石英坩埚中的熔体中拉出产生半导体晶片的单晶时,坩埚材料形成掺入到该单晶以及源自该单晶的半导体晶片中的间隙氧的来源。掺入的间隙氧的浓度可以通过以下方式相当精确地进行控制:例如,通过控制氩气通过提拉装置的压力和流量,或者通过在单晶提拉期间调节坩埚和晶种旋转,或者通过采用施加到熔体上的磁场,或者通过这些措施的组合。在通过CZ法生产的晶体中,所测量的间隙氧浓度通常不小于5x 1016AT/cm3(新ASTM)。
在通过CZ法提拉硅单晶期间,还特别重要的是控制提拉速度v与结晶界面处的轴向温度梯度G的比值v/G。提拉速度v是生长的单晶被向上提离熔体的速度,并且轴向温度梯度G是结晶界面处沿晶体提升方向的温度变化的量度。单晶中占主导地位的点缺陷(空位和间隙硅原子)的类型和浓度基本上由v/G商确定。
BMD可以特别在空位数量超过间隙硅原子数量并且因此空位占主导地位的区域中开发。当在单晶的结晶期间存在相对较大的空位过饱和时(即v/G商相对较高的情况),空位形成团聚体,该团聚体可被验证为例如COP(晶体起源粒子)。当v/G以及因此空位的过饱和度略低于形成COP所需的值时,形成OSF缺陷种子(氧化诱导堆垛层错),而不是COP。在这种情况下,单晶在OSF区域结晶。当v/G商仍更小时,在单晶的结晶期间形成了以下区域,即在该区域中空位仍占主导地位,但由于其中未形成COP和OSF而被归类为无缺陷区域。此类区域被称为Pv区域。v/G商的进一步降低会导致单晶在Pi区域生长,该Pi区域同样被归类为无缺陷区域,但在该区域中间隙硅原子占主导地位。
结晶界面处的轴向温度梯度G及其径向进展是由结晶界面的热传输确定。热传输又受到生长单晶的环境(所谓的“热区”)的热特性的影响,以及受到通过一个或多个加热装置供应热量的影响。
当已经决定在某个热区中提拉单晶时,可以凭借考虑到热平衡的模拟计算来确定结晶界面处轴向温度梯度G的轴向进展和径向进展。热区的适当配置还可以确保轴向温度梯度G沿着单晶的半径具有期望进展。由于单晶的生长和熔体体积的减少,所以结晶界面处的热条件以及因此轴向温度梯度G的轴向进展会随时间发生变化。为了将v/G商也保持在轴向方向上的预期区域中,因此有必要通过提拉速度v的相应变化来补偿轴向温度梯度G随时间的变化。
因此,控制提拉速度v也使得能够控制v/G商。
WO 98/45508A1是众多公开文件之一,它们描述了能够如何通过实验来确定提拉速度v随时间的进展,以便通过对提拉速度v的控制来实现以下条件,即v/G商在单晶的生长期间实际上保持不变并且单晶可以在预期区域中生长。本文件进一步描述了用于表征和区分Pv区域和Pi区域的验证方法。
晶体中的间隙氧在BMD缺陷(BMD,体微缺陷)的形成中起着重要作用。BMD是氧沉淀,BMD种子在热处理过程中生长到其中。它们充当内部吸除剂,即充当杂质的能量库,并且因此具有根本优势。一种例外情况是,它们存在于旨在容纳电子部件的位置。为了避免在此类位置形成BMD,可以例如在半导体晶片上沉积外延层,并且规定在外延层中容纳电子部件。然而,半导体晶片也可以经受热处理,使得间隙氧扩散到半导体晶片的表面,并且因此不能在近表面区域中形成BMD。该区域被称为“洁净区”。
因此,洁净区是半导体晶片的区域,该区域从正面沿背面方向延伸超过某一深度,并且在该区域中不能形成BMD。
与洁净区相邻的是以下区域,该区域进一步延伸到半导体晶片的内部(本体)并且包含BMD种子。
已知,当寻求相对高密度的BMD时,在单晶中存在空位是有利的。US2002/0170631A1描述了一种用于生产具有深洁净区的单晶硅半导体晶片的方法。该方法包括对半导体晶片的热处理(RTA处理、快速热退火),该热处理包括对半导体晶片的短时间快速加热和冷却。RTA处理要在含氧浓度不小于100ppma且不超过10000ppma的气氛中执行。此外,所描述的方法被构思为形成空位的浓度分布,其中空位的峰值密度在半导体晶片的正面和背面之间的中间或接近中间处获得。由于空位、BMD种子和BMDS的浓度分布是相关的,因此BMDS的峰值密度同样出现在中间或接近中间。
EP 1 887 110 A1描述了半导体晶片的生产,该半导体晶片由单晶硅制成,包含氧、氮和氢,并且来源于在Pv区域拉出的单晶。据报道,氮的存在以及在较小程度上氢的存在使得能够利用更大范围的提拉速度,以便能够使单晶在Pv区域内结晶。还提出了在半导体晶片中选择相对高浓度的间隙氧,并且使半导体晶片经受通过RTA进行的热处理。
专利说明书DE 10 2017 219 255 A1描述了一种用于生产半导体晶片的方法,该方法包括两种RTA处理。以这种方式生产的半导体晶片表现出不小于30μm的洁净区,并且包括BMD种子,该BMD种子可以被开发成密度在与半导体晶片的正面相距至少120μm处不小于3x 109cm-3的BMD。
Müller等人的科技出版物(T.Müller等人,“Near-Surface Defect Control byVacancy Injecting/Out-Diffusing Rapid thermal Annealing”,Phys.Status SolidiA,2019,1900325)描述了在不同温度下在RTA步骤期间不同气氛对晶体缺陷的影响。
专利说明书DE 10 2016 225 138 A1公开了一种包含三个RTA步骤的方法,其中在前两个RTA步骤之间执行适合于去除半导体晶片表面的氧化物的蚀刻步骤。
其中提出的方法具有缺点。去除在第一RTA步骤期间形成的氧化物层的必要蚀刻步骤是昂贵的,并且构成了半导体晶片污染的额外风险。此外,所提出的方法对所用材料提出了更高的要求,因为用于半导体晶片的棒必须完全位于Pv区域。必须丢弃不符合这些要求的棒部件。
当针对所提出的方法所采用的衬底不仅包括Pv区域而且包括Pi区域时,发现半导体晶片的特性的径向均匀性不再符合要求。
当所采用的衬底包含可检测到小COP的区域时,这导致了径向均匀性对于半导体晶片的期望特性而言不足的问题。这同样适用于其另外包含Pi区域和其中可检测到较小COP的区域两者的情况。
上述缺点是使得提拉获得衬底所需的单晶的过程相对复杂且因此相对昂贵的决定性因素。
因此,本发明的目的是提供一种替代方法,该替代方法不具有DE 102016 225138A1中所述方法的缺点,但同时产生至少与所述半导体晶片相同的特性。
本发明的目的是通过权利要求中所描述的方法来实现。
附图说明
图1示出了相应第i个RTA步骤的温度范围,其中横坐标示出了特定RTA步骤中的指数i。T描述了根据本发明的方法的各个温度,同时在对比比T:DE 10 2016 225 138 A1中示出了现有技术方法的温度。
图2示出了测试晶片的热处理后缺陷的径向分布。区域B1和B2示出了本发明优选的区域,测试晶片必须位于这些区域中以适合于热处理。W1和W2示出了两个不同测试晶片的径向缺陷密度,其中W1符合要求而W2不符合要求。
具体实施方式
根据本发明生产单晶硅半导体晶片包括:通过CZ法生长单晶,切割成一定尺寸的晶体块并且由相应晶体块产生至少一个测试晶片,从晶体块切割衬底晶片并且进一步处理衬底晶片以提供半导体晶片。
所获得的衬底晶片的对本发明至关重要的一个特性是氧以超过5x 1016At/cm3(新ASTM)的浓度存在。使用CZ法并不是绝对必要的。
对衬底晶片进行进一步处理以提供半导体晶片优选地包括:通过磨光和/或研磨对从单晶切割出的衬底晶片进行机加工;通过蚀刻去除近表面损坏的晶体区域;以及在SC1溶液、SC2溶液和臭氧中预清洁衬底晶片。
在单晶的生长期间,熔体优选地经受磁场,特别优选地经受水平磁场或CUSP磁场。对在相界面处的提拉速度v和轴向温度梯度G的商v/G进行控制,使得通过进一步处理单晶获得的单晶硅半导体晶片完全由Pi区域组成或另外包含Pv区域。
只要意图是生产直径为300mm的半导体晶片,则提拉速度v在单晶的生长期间优选地不小于0.45mm/分钟。
提拉期间的最佳提拉速度可以是通过随着晶体长度的增加而改变晶体块的提拉速度来找到。可以凭借沿着晶体块的中心伸展的两次纵向切割来从如此获得的晶体块中切割出矩形晶片(所谓的板材),使得矩形晶片的一侧上的位置对应于所采用的提拉速度。通过分析晶片,能够精确地将缺陷特性分配给提拉速度,并且因而找到所需的提拉速度。
单晶优选地在氩气氛中生长,或者特别优选地在包含氩和氢的气氛中生长。氢的分压特别优选地小于30Pa。在此,分压是根据道尔顿定律计算的,假设为理想气体。应用以下等式:
Figure BDA0004011713650000051
其中ni是第i个组分的物质量,ntot是物质总量,ptot是压力,并且pi是第i个组分的分压。
从该单晶获得的单晶硅衬底晶片的氧浓度不小于4.5×1017原子/cm3且不超过5.2×1017原子/cm3(新ASTM)。众所周知,单晶中的氧浓度可以在其生产期间进行调整,其方式是例如通过控制坩埚和/或单晶的旋转速度,和/或通过控制形成生长单晶的气氛的气体的压力和/或流速,和/或通过控制熔体所经受的磁场的磁场强度。
采用来自SemiLab公司的IR-LST激光层析成像仪,激光输出为50-80mW并且缺陷尺寸分辨率范围为20nm-60nm,以确定测试晶片上的缺陷密度。当整个测试晶片上测得的缺陷密度小于5x 104 1/cm3时,假设伴随的晶体块不含COP。
本发明人已经认识到,使用仅包括尺寸小于9nm、优选地小于6nm的氧沉淀的衬底晶片是特别有利的。测试可以凭借例如TEM(透射电子显微镜法)在衬底上进行。
衬底晶片上包括氧沉淀种子的区域也被称为Pbmd区域。
作为对具有所述特性的此类氧沉淀的出现的测试,本发明人执行了以下方法。
将测试晶片引入880-920℃的处于N2气氛下的烘箱(水平或垂直)中,并且在其中保持6-10小时;然后加热至1080-1120℃,并且用O2/H2进行湿式氧化,保持时间为1.5-2.5小时。随后在纯O2气氛下冷却测试晶片。所有加热速率和冷却速率均在5-10K/分钟的范围内。然后使测试晶片经受Secco蚀刻,其中去除5–10μm的材料,并且使用径向扫描光学显微镜检测出现的缺陷并确定其密度。
当在测试晶片的整个正面上测得的缺陷密度小于50个缺陷/cm2时,假设存在的任何氧沉淀都小于6nm。
当在测试晶片的正面上的圆圈(该圆圈与测试晶片的正面共用其中心并且其半径不大于50mm)中测得的缺陷密度超过50个缺陷/cm2且小于75个缺陷/cm2,并且在测试晶片的剩余部分上测得的缺陷密度小于50个缺陷/cm2时,认为存在的任何氧沉淀的尺寸都小于9nm。
作为示例,在图2中示出了两个测试晶片W1和W2的通过实验确定的缺陷密度。因此,测试晶片W1符合要求,而W2不符合要求。
为了确定氧沉淀的尺寸,类似“Müller等人”出版物执行了数值模拟,其中相应地调整了边界条件。
另外,本发明人认识到,衬底晶片优选地包括间隙硅原子占主导地位但尚未形成位错环(即所谓的LPIT)的Pi区域。
任何LPIT的测量都是通过以下方式来进行:通过在首先执行了光亮蚀刻(材料去除70μm)并且随后执行了Secco蚀刻长达16分钟后,对在衬底晶片的表面上发现的缺陷进行显微镜计数。
优选的情况是衬底晶片另外具有Pv区域,在该区域中硅空位占主导地位但不形成大于10nm的聚集体。该区域优选地小于衬底晶片面积的80%。
RTA处理包括将单晶硅衬底晶片第一次快速加热到处于不小于1200℃且不超过1260℃的温度范围内的温度,并且将衬底晶片在该温度范围内保持不小于5秒且不超过30秒的时间。该第一热处理是在包含氩并且优选地由氩组成的气氛中进行的。
随后的第二热处理包括将单晶硅衬底晶片快速加热到处于不小于1150℃且不超过1190℃的温度范围内的温度,并且在包含氩和氨并且优选地由氩和氨(NH3)组成的气氛中将衬底晶片在该温度范围内保持不小于15秒且不超过20秒的时间。
图1中示意性地示出了优选的RTA处理。
体积比Ar:NH3优选地不小于10:10且不超过10:5,特别优选地为10:8。通过RTA烘箱的气体混合物的流速优选地不小于2slm且不超过5slm。
在包含氩和氨的气氛中进行了第二热处理之后,使单晶硅衬底晶片在包含氩并且优选地由氩组成的惰性气氛中经受第三热处理,该第三热处理是在处于不小于1160℃且不超过1190℃的温度范围内的温度下进行,持续时间不小于20秒且不超过30秒。
在相应的热处理期间,气氛的组成发生变化,并且衬底晶片的热处理在恒定温度下继续进行。
作为替代方案,优选的是在第二热处理和第三热处理之间,首先将衬底晶片冷却至不小于600℃,用氮气吹扫RTA烘箱直到不含氨,并且随后在惰性气氛中使衬底晶片达到第三热处理的目标温度。
在惰性气氛中对衬底晶片进行进一步处理是特别重要的,因为这充分降低了在洁净区区域中的空位密度,从而防止了氧沉淀能够在那里重新形成。
在第一热处理和第二热处理的过程中,单晶硅衬底晶片的快速加热是从600℃的温度进行到目标温度,优选地升温速率不小于15K/s,特别优选地不小于25K/s。
与传统的教导(Müller等人)(该传统的教导的第一热处理步骤需要气氛中的氧浓度较低(例如1%的O2)的以溶解接近表面的氧沉淀(洁净区))形成对照,在该第一热处理期间令人惊讶地没有观察到缺氧的有害影响。
有利的情况是第一热处理的开始到最后一次热处理的结束之间流逝的时间不超过320秒。热处理的开始和结束应被理解为衬底晶片达到600℃的温度的时间。
在RTA处理之后,优选地通过DSP(双面抛光)对单晶硅衬底晶片进行抛光,即通过同时抛光上下侧面,然后抛光衬底晶片上的凹口和抛光衬底晶片的边缘。通常使用上侧面的区域即如此获得的半导体晶片的正面来构造电子部件,并且因此特别优选的是通过CMP(化学机械抛光)对正面进行最终抛光。经过抛光的半导体晶片然后优选地经受最终清洁和干燥。
根据上述方法生产的单晶硅半导体晶片特别适合于生产具有NAND逻辑的电子部件,包括在提供相对少的热预算的条件下生产。对这种适用性的要求包括:洁净区相对较深,在半导体晶片上产生的栅氧化层的介电强度高,以及尽管氧浓度相对较低并且尽管用于产生BMD的可用热预算相对较低也能够在半导体晶片的内部区域中形成高密度BMD。

Claims (11)

1.生产单晶硅半导体晶片的方法,其包括:
提供单晶硅衬底晶片,
所述衬底晶片包含浓度超过5x 1016AT/cm3的间隙氧(新ASTM);
对所述衬底晶片进行RTA处理,所述RTA处理包含:对所述衬底晶片的第一热处理,所述第一热处理是在处于不小于1200℃且不超过1260℃的温度范围内的第一温度下进行不小于5秒且不超过30秒的时段,
其中所述衬底晶片的正面暴露于包含氩的气氛,
对所述衬底晶片的第二热处理,所述第二热处理是在处于不小于1150℃且不超过1190℃的温度范围内的第二温度下进行不小于15秒且不超过20秒的时段,其中所述衬底晶片的正面暴露于包含氩和氨的气氛,
以及对所述衬底晶片的第三热处理,所述第三热处理是在处于不小于1160℃且不超过1190℃的温度范围内的第三温度下进行不小于20秒且不超过30秒的时段,其中所述衬底晶片的正面暴露于包含氩的气氛。
2.根据权利要求1所述的方法,其中所述第一热处理的开始到所述第三热处理的结束之间的时间不超过320秒。
3.根据权利要求1或权利要求2所述的方法,其中
在所述第一热处理与所述第二热处理之间,以及在所述第二热处理与所述第三热处理之间,所述衬底晶片的最低温度均不小于600℃,优选地不小于750℃。
4.根据权利要求1至3中任一项所述的方法,其中所述第二热处理中的气氛包含不小于40%且不超过60%的NH3
5.根据权利要求1至4中任一项所述的方法,其中
所述衬底晶片的间隙氧浓度不小于4.5x 1017原子/cm3(新ASTM)且不超过5.2x 1017原子/cm3(新ASTM)。
6.根据权利要求1至5中任一项所述的方法,其中
所述衬底晶片是从通过切克劳斯基提拉法生产的硅晶体获得的,其中在所述提拉期间,提拉装置中的气氛中的H2分压不下降低于20Pa。
7.根据权利要求6所述的方法,其中
所述H2分压不超过50Pa。
8.根据权利要求1至7中任一项所述的方法,其中
所述衬底晶片具有间隙硅原子占主导地位的Pi区域。
9.根据权利要求8所述的方法,其中
所述衬底晶片包含硅空位占主导地位的Pv区域,所述Pv区域的尺寸小于所述衬底晶片的30%。
10.根据权利要求9所述的方法,其特征在于,所述Pv区域包含Pbmd区域,在所述Pbmd区域中存在的氧沉淀的尺寸不超过9nm,优选地不超过6nm。
11.根据权利要求1至10中任一项所述的方法,其中所述衬底晶片的直径不小于300mm。
CN202180044647.2A 2020-06-23 2021-06-10 用于生产半导体晶片的方法 Pending CN115917058A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP20181650.1 2020-06-23
EP20181650.1A EP3929334A1 (de) 2020-06-23 2020-06-23 Verfahren zur herstellung von halbleiterscheiben
PCT/EP2021/065639 WO2021259657A1 (de) 2020-06-23 2021-06-10 Verfahren zur herstellung von halbleiterscheiben

Publications (1)

Publication Number Publication Date
CN115917058A true CN115917058A (zh) 2023-04-04

Family

ID=71138538

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180044647.2A Pending CN115917058A (zh) 2020-06-23 2021-06-10 用于生产半导体晶片的方法

Country Status (7)

Country Link
US (1) US20230243069A1 (zh)
EP (1) EP3929334A1 (zh)
JP (1) JP2023532001A (zh)
KR (1) KR20230026485A (zh)
CN (1) CN115917058A (zh)
TW (1) TWI775502B (zh)
WO (1) WO2021259657A1 (zh)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG105510A1 (en) 1997-04-09 2004-08-27 Memc Electronic Materials Low defect density silicon
DE69941196D1 (de) 1998-09-02 2009-09-10 Memc Electronic Materials Wärmebehandelte Siliziumscheiben mit verbesserter Eigengetterung
JP4797477B2 (ja) 2005-04-08 2011-10-19 株式会社Sumco シリコン単結晶の製造方法
DE102012214085B4 (de) * 2012-08-08 2016-07-07 Siltronic Ag Halbleiterscheibe aus einkristallinem Silizium und Verfahren zu deren Herstellung
DE102014208815B4 (de) * 2014-05-09 2018-06-21 Siltronic Ag Verfahren zur Herstellung einer Halbleiterscheibe aus Silizium
JP6100226B2 (ja) * 2014-11-26 2017-03-22 信越半導体株式会社 シリコン単結晶ウェーハの熱処理方法
DE102016225138A1 (de) * 2016-12-15 2018-06-21 Siltronic Ag Halbleiterscheibe aus einkristallinem Silizium und Verfahren zur Herstellung einer Halbleiterscheibe aus einkristallinem Silizium
DE102017219255A1 (de) 2017-10-26 2019-05-02 Siltronic Ag Halbleiterscheibe aus einkristallinem Silizium
KR20210151814A (ko) * 2019-04-16 2021-12-14 신에쯔 한도타이 가부시키가이샤 실리콘 단결정 웨이퍼의 제조방법 및 실리콘 단결정 웨이퍼

Also Published As

Publication number Publication date
JP2023532001A (ja) 2023-07-26
TW202200852A (zh) 2022-01-01
WO2021259657A1 (de) 2021-12-30
EP3929334A1 (de) 2021-12-29
TWI775502B (zh) 2022-08-21
US20230243069A1 (en) 2023-08-03
KR20230026485A (ko) 2023-02-24

Similar Documents

Publication Publication Date Title
KR100581305B1 (ko) 저결함 밀도 단결정 실리콘으로부터의 soi 구조체
US8377202B2 (en) Method for manufacturing silicon wafer and silicon wafer manufactured by this method
KR101076493B1 (ko) 실리콘 웨이퍼의 제조방법
CN108368638B (zh) 由单晶硅制成的半导体晶片及其生产方法
KR101822479B1 (ko) 실리콘 웨이퍼의 제조 방법
TWI471940B (zh) Silicon substrate manufacturing method and silicon substrate
WO2001036719A1 (fr) Plaquette en silicium monocristallin, procede de production associe et plaquette soi
US7875116B2 (en) Silicon single crystal producing method, annealed wafer, and method of producing annealed wafer
KR101313326B1 (ko) 후속 열처리에 의해 산소 침전물로 되는 유핵의 분포가제어된 실리콘 웨이퍼 및 그 제조방법
KR20180094102A (ko) 균질한 방사형 산소 변화를 갖는 실리콘 웨이퍼
JP2008066357A (ja) シリコン単結晶ウエーハおよびシリコン単結晶ウエーハの製造方法
JP5621612B2 (ja) シリコン単結晶の検査方法および製造方法
KR101703696B1 (ko) 실리콘 기판의 제조방법 및 실리콘 기판
CN110869542B (zh) 由单晶硅制成的半导体晶片及其制造方法
US20100127354A1 (en) Silicon single crystal and method for growing thereof, and silicon wafer and method for manufacturing thereof
KR101532154B1 (ko) 어닐링 웨이퍼를 제조하는 방법
JP4857517B2 (ja) アニールウエーハ及びアニールウエーハの製造方法
CN115917058A (zh) 用于生产半导体晶片的方法
JP2002110685A (ja) シリコンウェーハの熱処理方法
US20130078588A1 (en) Method for heat-treating silicon wafer
JP3903655B2 (ja) シリコンウェーハのig処理法
TWI859576B (zh) 單晶矽半導體晶圓及其生產方法
JP2010003764A (ja) シリコンウェーハの製造方法
JP2010263186A (ja) シリコンウェーハの製造方法
JP2001044207A (ja) Ig処理法及びこの処理法で作られたigウェーハ並びにこれに用いるシリコン単結晶インゴット

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination