JP7388434B2 - シリコン単結晶ウェーハの製造方法及びシリコン単結晶ウェーハ - Google Patents
シリコン単結晶ウェーハの製造方法及びシリコン単結晶ウェーハ Download PDFInfo
- Publication number
- JP7388434B2 JP7388434B2 JP2021514801A JP2021514801A JP7388434B2 JP 7388434 B2 JP7388434 B2 JP 7388434B2 JP 2021514801 A JP2021514801 A JP 2021514801A JP 2021514801 A JP2021514801 A JP 2021514801A JP 7388434 B2 JP7388434 B2 JP 7388434B2
- Authority
- JP
- Japan
- Prior art keywords
- single crystal
- silicon single
- layer
- crystal wafer
- bmd
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims description 93
- 229910052710 silicon Inorganic materials 0.000 title claims description 93
- 239000010703 silicon Substances 0.000 title claims description 93
- 239000013078 crystal Substances 0.000 title claims description 92
- 238000004519 manufacturing process Methods 0.000 title claims description 20
- 235000012431 wafers Nutrition 0.000 claims description 107
- 238000010438 heat treatment Methods 0.000 claims description 44
- 230000015572 biosynthetic process Effects 0.000 claims description 26
- 238000011282 treatment Methods 0.000 claims description 25
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 17
- 238000000034 method Methods 0.000 claims description 17
- 239000001301 oxygen Substances 0.000 claims description 17
- 229910052760 oxygen Inorganic materials 0.000 claims description 17
- 239000012298 atmosphere Substances 0.000 claims description 9
- 238000007373 indentation Methods 0.000 claims description 9
- 238000005498 polishing Methods 0.000 claims description 7
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 claims description 4
- 239000012300 argon atmosphere Substances 0.000 claims description 3
- 238000001816 cooling Methods 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 82
- 239000002344 surface layer Substances 0.000 description 17
- 230000000694 effects Effects 0.000 description 14
- 230000000052 comparative effect Effects 0.000 description 9
- 230000007547 defect Effects 0.000 description 7
- 238000009826 distribution Methods 0.000 description 7
- 238000012545 processing Methods 0.000 description 6
- 238000012360 testing method Methods 0.000 description 6
- 238000011156 evaluation Methods 0.000 description 5
- 239000002244 precipitate Substances 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 239000011148 porous material Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 238000003917 TEM image Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005247 gettering Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/02—Elements
- C30B29/06—Silicon
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
- C30B33/02—Heat treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Metallurgy (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Physics & Mathematics (AREA)
- Organic Chemistry (AREA)
- Thermal Sciences (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Description
本発明は、多層構造デバイス向けのシリコン単結晶ウェーハの製造方法及びシリコン単結晶ウェーハに関する。
最新メモリー（３Ｄ Ｘｐｏｉｎｔ）では、デバイス領域（表面から深さ約０．５μｍの範囲）におけるシリコン基板の高強度化、３Ｄ ＮＡＮＤの積層化による基板表層部強度の向上が要求されている。
一般的にゲッタリング能力の付与とバルク部の強度向上を目的として、シリコン単結晶に窒素、炭素、ボロンをドープすることが行われている。しかし、窒素、炭素、ボロンを高濃度でドープすると、表層に酸素析出物が形成され、電気特性が悪化してしまうという問題がある。このような問題点に対して、熱処理により不純物を外方拡散させる対策が採られている。このとき、表層にＤＺ層が形成される。このＤＺ層では、酸素の外方拡散により低酸素となっており、デバイス形成時に受ける応力によりスリップが発生し易い。
また、特許文献１、特許文献２、特許文献３には、過度に酸素析出物が形成されないようにＢＭＤ密度を制御する技術が、特許文献４には、無欠陥領域に隣接して近接ゲッタリング能力を有する単結晶ウェーハが開示されている。
しかし、特許文献１－４に記載されるような単結晶ウェーハであっても、単結晶ウェーハ上に多層構造のデバイスを形成した場合は、デバイス形成領域にスリップが発生してしまうという問題があり、多層構造のデバイスを形成した場合であってもデバイス形成領域にスリップが発生しないシリコン単結晶ウェーハが求められていた。
本発明は、上記問題を解決するためになされたものであり、デバイス形成時にシリコンウェーハ表面が受けた応力による歪み起因の欠陥を表層部直下のＢＭＤ層に吸収することができ、デバイス形成領域の強度向上及び表層における転位の発生、伸長を抑制可能な多層構造デバイス向けのシリコン単結晶ウェーハの製造方法及びシリコン単結晶ウェーハを提供することを目的とする。
本発明は、上記目的を達成するためになされたものであり、多層構造デバイス向けのシリコン単結晶ウェーハの製造方法であって、酸素濃度が１２ｐｐｍａ（ＪＥＩＴＡ）以上、ＮＶ領域のシリコン単結晶ウェーハを用い、窒素含有雰囲気かつ温度１２２５℃以上でのＲＴＡ処理、鏡面研磨加工処理、及び、ＢＭＤ形成熱処理を行うことにより、シリコン単結晶ウェーハの表面から順に、厚さが５～１２．５μｍであるＤＺ層、及び、該ＤＺ層の直下に位置しＢＭＤ密度が１×１０１１／ｃｍ３以上であるＢＭＤ層を少なくとも有するシリコン単結晶ウェーハの製造方法を提供する。
このようなシリコン単結晶ウェーハの製造方法によれば、デバイス形成領域の強度向上及び表層における転位発生、伸長を抑制可能な多層構造デバイス向けのシリコン単結晶ウェーハを得ることができる。
このとき、前記ＲＴＡ処理を、１０秒未満、降温速度３０℃／秒以上の熱処理条件で行うことができる。
これにより、空孔の外方拡散を抑制する効果がより高く、深さ方向の空孔分布をより急峻なものとすることができ、より急峻なＢＭＤ密度分布のものを得ることができる。
このとき、前記ＢＭＤ形成熱処理を、アルゴン雰囲気、温度８７０～９５０℃、２時間以上の熱処理条件で行うことができる。
これにより、析出核サイズがある程度大きいもののみ成長させることができるため、ＢＭＤ分布をより急峻にすることができる。
本発明は、上記目的を達成するためになされたものであり、多層構造デバイス向けのシリコン単結晶ウェーハであって、該シリコン単結晶ウェーハはＮＶ領域のものであり、シリコン単結晶ウェーハの表面から順に、ＤＺ層と、該ＤＺ層の直下に位置するＢＭＤ層を少なくとも有し、前記ＤＺ層の厚さが５～１２．５μｍであり、前記ＢＭＤ層のＢＭＤ密度が１×１０１１／ｃｍ３以上であるシリコン単結晶ウェーハを提供する。
このようなシリコン単結晶ウェーハによれば、デバイス形成領域の強度向上及び表層における転位の発生、伸長を抑制可能な多層構造デバイス向けのシリコン単結晶ウェーハとなる。
このとき、前記シリコン単結晶ウェーハは、
Ｄｅｐｔｈ＝３×Ｆｚ０．６
（但し、Ｄｅｐｔｈは打痕深さ（単位：μｍ）、Ｆｚは押し込み圧力（単位：Ｎ）であり、Ｄｅｐｔｈ＝０．０１μｍ以上、５．００μｍ未満とする）
の関係式を満足するように、前記押し込み圧力Ｆｚを加えて、前記シリコン単結晶ウェーハの表面に打痕深さＤｅｐｔｈの打痕を形成したときに、前記表面から順に、歪層、ＤＺ層、ＢＭＤ層を含む、少なくとも３層の積層構造となるものであり、前記打痕を形成した前記シリコン単結晶ウェーハに対し、温度９００℃、１時間の熱処理を行ったときに、前記熱処理後の前記ＤＺ層の転位のローゼット長さが、前記熱処理前の前記ＤＺ層の転位のローゼット長さより短くなるものとすることができる。
Ｄｅｐｔｈ＝３×Ｆｚ０．６
（但し、Ｄｅｐｔｈは打痕深さ（単位：μｍ）、Ｆｚは押し込み圧力（単位：Ｎ）であり、Ｄｅｐｔｈ＝０．０１μｍ以上、５．００μｍ未満とする）
の関係式を満足するように、前記押し込み圧力Ｆｚを加えて、前記シリコン単結晶ウェーハの表面に打痕深さＤｅｐｔｈの打痕を形成したときに、前記表面から順に、歪層、ＤＺ層、ＢＭＤ層を含む、少なくとも３層の積層構造となるものであり、前記打痕を形成した前記シリコン単結晶ウェーハに対し、温度９００℃、１時間の熱処理を行ったときに、前記熱処理後の前記ＤＺ層の転位のローゼット長さが、前記熱処理前の前記ＤＺ層の転位のローゼット長さより短くなるものとすることができる。
これにより、転位の伸長を抑制する能力がより高いものとなる。
以上のように、本発明のシリコン単結晶ウェーハの製造方法によれば、デバイス形成領域の強度向上及び表層における転位の発生、伸長を抑制可能な多層構造デバイス向けのシリコン単結晶ウェーハを製造することが可能となる。また、本発明のシリコン単結晶ウェーハによれば、デバイス形成領域の強度向上及び表層における転位の発生、伸長を抑制可能な多層構造デバイス向けのシリコン単結晶ウェーハとなる。
以下、本発明を詳細に説明するが、本発明はこれらに限定されるものではない。
上述のように、デバイス形成時にシリコンウェーハ表面が受けた応力による歪み起因の欠陥を表層部直下のＢＭＤ層に吸収することができ、デバイス形成領域の強度向上及び表層における転位の発生、伸長を抑制可能な多層構造デバイス向けのシリコン単結晶ウェーハの製造方法及びシリコン単結晶ウェーハが求められていた。
本発明者らは、上記課題について鋭意検討を重ねた結果、多層構造デバイス向けのシリコン単結晶ウェーハの製造方法であって、酸素濃度が１２ｐｐｍａ（ＪＥＩＴＡ）以上、ＮＶ領域のシリコン単結晶ウェーハを用い、窒素含有雰囲気かつ温度１２２５℃以上でのＲＴＡ処理、鏡面研磨加工処理、及び、ＢＭＤ形成熱処理を行うことにより、シリコン単結晶ウェーハの表面から順に、厚さが５～１２．５μｍであるＤＺ層、及び、該ＤＺ層の直下に位置しＢＭＤ密度が１×１０１１／ｃｍ３以上であるＢＭＤ層を少なくとも有するシリコン単結晶ウェーハを製造するシリコン単結晶ウェーハの製造方法により、デバイス形成領域の強度向上及び表層における転位の発生、伸長を抑制可能な多層構造デバイス向けのシリコン単結晶ウェーハを製造できることを見出し、本発明を完成した。
また、多層構造デバイス向けのシリコン単結晶ウェーハであって、該シリコン単結晶ウェーハはＮＶ領域のものであり、シリコン単結晶ウェーハの表面から順に、ＤＺ層と、該ＤＺ層の直下に位置するＢＭＤ層を少なくとも有し、前記ＤＺ層の厚さが５～１２．５μｍであり、前記ＢＭＤ層のＢＭＤ密度が１×１０１１／ｃｍ３以上であるシリコン単結晶ウェーハにより、デバイス形成領域の強度向上及びウェーハ表層における転位の発生、伸長を抑制可能な、多層構造デバイス向けのシリコン単結晶ウェーハとなることを見出し、本発明を完成した。
以下、図面を参照して説明する。
本発明者は、図１に示すような、ＤＺ層１と、該ＤＺ層１の直下に位置するＢＭＤ層２を少なくとも有するシリコン単結晶ウェーハ１００の、ＤＺ層１の厚さ、ＢＭＤ層２のＢＭＤ密度に注目し、調査を行ったところ、ＤＺ層１の厚さとＢＭＤ層２のＢＭＤ密度とが一定の関係を満たすときに、デバイス形成領域の強度向上及び表層における転位の発生、伸長を抑制可能なものとなることを見出した。
まず、欠陥領域が全面ＮＶ領域であり酸素濃度が異なるシリコン単結晶ＣＷ（Ｃｈｅｍｉｃａｌ ｅｔｃｈｅｄ ｗａｆｅｒ）ウェーハを準備し、ＲＴＡ処理及びＢＭＤ形成熱処理の条件を変えて、様々なＤＺ層厚さ、ＢＭＤ層のＢＭＤ密度を有するシリコン単結晶ＰＷ（Ｐｏｌｉｓｈｅｄ ｗａｆｅｒ）ウェーハを作製し、転位の発生、伸長の抑制効果（転位の吸収効果）を調査した。以下、調査の内容と結果について述べる。
直径３００ｍｍ、＜１００＞、Ｐ型、１０Ωｃｍ、酸素濃度１４ｐｐｍａ（ＪＥＩＴＡ）、欠陥領域が全面ＮＶ領域（無欠陥ではあるが、飽和濃度以下の空孔が優勢な領域）の、シリコン単結晶ＣＷウェーハを準備した。このＣＷウェーハに対し、ＲＴＡ処理として、温度１１５０～１３００℃、時間９秒、ＮＨ３＋Ａｒ雰囲気での熱処理を行った。その後、狙い取り代を６μｍとしてＰＷ加工を行った。これによりＲＴＡ処理で形成された窒化膜が除去された。最後に、ＢＭＤ形成熱処理として、温度１２００℃、時間２時間、Ａｒ雰囲気での熱処理を行った。得られたシリコン単結晶ＰＷウェーハについて、ＤＺ層厚、ＢＭＤ密度の測定を行ったところ、ＤＺ層の厚さが０．５～１９．４μｍ、ＢＭＤ密度が３．５×１０９／ｃｍ３～４．９×１０１１／ｃｍ３のサンプルを得た。
転位の発生、伸長の抑制効果は、ローゼット試験（ローゼット長さの測定、比較）により評価した。具体的には、上記のようにして作製したＤＺ層、ＢＭＤ層を有するシリコン単結晶ＰＷウェーハに対し、０．２４～２．９Ｎの打痕圧力で、深さが０．０１μｍ以上、５．００μｍ未満の打痕を形成し、ローゼット長さを測定した。また、打痕を形成した後、さらに、９００℃、１時間の熱処理を行った後についても、ローゼット長さを測定した。そして、これら熱処理前後のローゼット長さを比較した。
ここで、ローゼット試験について説明する。本発明に係るシリコン単結晶ウェーハの転位抑制効果は、転位の長さ（ローゼット長）により評価できる。ローゼット試験は、特許文献５に記載された評価方法である。この評価方法は、評価対象であるウェーハの表面に打痕を形成することで、ウェーハの表層に歪を加える。その後熱処理を行い、転位を伸長させ、転位の長さ（ローゼット長）を測定する。転位の長さが短いほど、転位の発生、伸長を抑制する能力が高いものと判断できる。
以下に、具体的な評価方法を、図２のローゼット試験の説明図を参照しながら説明する。まず、用意したシリコン単結晶ウェーハ１００の表層に対して、例えばビッカース硬度試験機などを用い、押し込み圧力を加えて打痕３を形成する。なお、ウェーハの表層に押し込み圧力を加えて打痕を形成できるものであればよく、使用する機械等は特に限定されない。
打痕の形成においては、Ｄｅｐｔｈ＝３×Ｆｚ０．６（但し、Ｄｅｐｔｈは打痕深さ（単位：μｍ）、Ｆｚは押し込み圧力（単位：Ｎ）であり、Ｄｅｐｔｈ＝０．０１μｍ以上、５．００μｍ未満）の関係式を満足するように、押し込み圧力Ｆｚを加えて、ウェーハの表面に打痕深さＤｅｐｔｈの打痕３を形成することが好ましい。このようにして打痕を形成すると、前記表面から順に、歪層４、ＤＺ層１、ＢＭＤ層２を含む、少なくとも３層の積層構造となる。このような条件で打痕３を形成すれば、転位の発生、伸長抑制効果を精度高く評価できる。
打痕を形成した後、ローゼット長さを十分に伸長させるために、シリコンウェーハに熱処理を行うことが好ましい。熱処理を行うことで、転位伸展領域５が形成される（図２）。ここでの熱処理としては、例えば、熱処理温度を８５０℃以上１２００℃以下とすることができる。このように８５０℃以上とすればシリコンの脆性－延性遷移温度以上であり、評価するにあたって十分な転位を伸長させることができる。また、１２００℃以下とすれば、縦型熱処理炉で処理が可能である。
熱処理時間は、例えば３０分以上１時間以下とすることができる。このような範囲の時間であれば転位を伸長させるのに十分である。さらに、Ａｒ雰囲気とすることができる。Ａｒは転位の運動を阻害する効果がないため、ウェーハ自体の強度をより正確に評価することができるからである。特に、熱処理条件を９００℃、１時間とすると、ＤＺ層中の転位を効率よく伸長させることができ、熱処理後のＢＭＤ層への転位の吸収効果を、より正確に確認できる。その結果、転位の発生、伸長を抑制する能力がより高いものを得ることができる。
次に、転位の長さを計測するために、選択エッチングを行い、転位を顕在化させる。選択エッチングは転位を顕在化させることができれば良く、その方法は特に限定されない。例えば、フッ化水素酸と硝酸と酢酸と水を混合したエッチング液（ＪＩＳＨ０６０９－１９９中のＣ液）を用いたウェットエッチングを行うことができる。また、反応性イオンエッチング（ＲＩＥ：Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）のようなドライエッチングを行っても良い。
このようにして打痕から伸びる転位を顕在化させた後、その転位の長さ（ローゼット長さ）を測定する。
上記目的を達成するために本発明者が行った調査結果を図３に示す。図３は、ローゼット長さと、ＤＺ層厚、ＢＭＤ密度の関係を示したものである。図３に示すグラフの横軸は、前記温度９００℃、１時間の熱処理を行う前のシリコン単結晶ＰＷウェーハのローゼット長をレファレンスの基準値としたときの、基準値（レファレンス）と、各サンプルの前記温度９００℃、１時間の熱処理を行った後のローゼット長の差である（以下、「ローゼット長差分値」という）。つまり、図３の横軸のローゼット長差分値が正の値の範囲は、前記温度９００℃、１時間の熱処理を行う前のシリコン単結晶ＰＷウェーハよりも、前記温度９００℃、１時間の熱処理を行った後のローゼット長が短くなったことを意味し、転位の発生、伸長の抑制効果が高いことを意味する。逆に、図３の横軸のローゼット長差分値が負の値の範囲は、前記温度９００℃、１時間の熱処理を行う前のシリコン単結晶ＰＷウェーハよりも、前記温度９００℃、１時間の熱処理を行った後のローゼット長が長くなったことを意味し、転位の発生、伸長の抑制効果がないことを意味する。
また、図３の縦軸の第１軸（左の縦軸）は、ＲＴＡ処理及びＢＭＤ形成熱処理を行ったシリコン単結晶ウェーハのＤＺ層厚さを、縦軸の第２軸（右の縦軸）は、ＲＴＡ処理及びＢＭＤ形成熱処理を行ったシリコン単結晶ウェーハのＢＭＤ層のＢＭＤ密度を示している。
図３に示されるように、ＤＺ層の厚さが１２．５μｍ以下かつ、ＢＭＤ層のＢＭＤ密度が１×１０１１／ｃｍ３以上の範囲では、ローゼット長差分値が正の値の領域の範囲となること、すなわち、転位の発生、伸長の抑制効果が高くなり、多層構造デバイス用に好適なウェーハとなることを見出した。ＤＺ層の厚さが１０μｍ以下であれば、より安定して上記効果を得ることができる。なお、後述の実施例１、比較例１の対比で詳しく説明するが、ローゼット長差分値が正の値の範囲となる条件は、ＲＴＡ処理温度が１２２５℃以上の範囲である。また、ＤＺ層の厚さを５μｍ以上としたのは、デバイス作製領域を確保するためである。
本発明に係るシリコン単結晶ウェーハ１００は、ＮＶ領域のものである。そして、図１に示すように、ウェーハの表面から順に、ＤＺ層１と、該ＤＺ層１の直下に位置するＢＭＤ層２を少なくとも有している。ここで、「直下に位置する」とは、「隣接する」と同じ意味である。また、ＢＭＤ層２は、シリコン単結晶ウェーハ１００のうちＤＺ層１を除く部分すべてがＢＭＤ層２であってもよいし、シリコン単結晶ウェーハ１００のうちＤＺ層１以外の部分のさらに一部のみがＢＭＤ層２であってもよい。
また、本発明に係るシリコン単結晶ウェーハは、特に、ＤＺ層の厚さが５～１２．５μｍ、好ましくは５～１０μｍであり、ＢＭＤ層のＢＭＤ密度が１×１０１１／ｃｍ３以上である点に特徴を有している。ＤＺ層の厚さとＢＭＤ層のＢＭＤ密度が、上記の範囲内にあることで、転位を吸収する効果が極めて高いシリコン単結晶ウェーハとなる。このようなシリコン単結晶ウェーハを用いて、多層構造デバイスを形成すると、デバイス形成領域に発生した転位の発生、伸長を抑制でき、スリップなどの欠陥の発生を抑制できる。
また、本発明に係るシリコン単結晶ウェーハは、上記のようにして打痕を形成し、温度９００℃、１時間の熱処理を行ったときに、熱処理後のＤＺ層の転位のローゼット長さが、ＢＭＤ層を形成していないシリコン単結晶ウェーハ（ＰＷ）のＤＺ層の転位のローゼット長さより短くなるものである。このようなシリコン単結晶ウェーハは、転位の発生、伸長を抑制する能力がより高いものである。
次に、本発明に係るシリコン単結晶ウェーハの製造方法について詳述する。
厚さが５～１２．５μｍであるＤＺ層、及び、該ＤＺ層の直下に位置しＢＭＤ密度が１×１０１１／ｃｍ３以上であるＢＭＤ層を少なくとも有するシリコン単結晶ウェーハを製造するためには、酸素濃度が１２ｐｐｍａ（ＪＥＩＴＡ）以上、ＮＶ領域のシリコン単結晶ウェーハを用いる。酸素濃度の上限は特に限定されないが、例えば、１７ｐｐｍａ（ＪＥＩＴＡ）以下とすることができる。このような仕様を満たすＣＷウェーハを準備し、まず、窒素含有雰囲気かつ温度１２２５℃以上でのＲＴＡ処理を行う。このＲＴＡ処理の熱処理条件は、１０秒未満、降温速度３０℃／秒以上とすることが好ましい。ＲＴＡ処理の熱処理時間の下限は特に限定されず、例えば、１秒以上とすることができる。降温速度の上限も特に限定されないが、例えば、１００℃／秒以下とすることができる。このように高温の熱処理温度から急速に降温させると、空孔の外方拡散を抑制する効果がより高く、深さ方向の空孔分布をより急峻なものとすることができ、その結果、ＢＭＤ密度分布をより急峻なものとすることができる。なお、ＢＭＤ密度の上限は特に限定されないが、例えば、１×１０１２／ｃｍ３以下とすることができる。
ＲＴＡ処理を行った後、鏡面研磨加工を行う。鏡面研磨加工条件は特に限定されず、通常の仕様を満たす鏡面研磨を行えばよい。
鏡面研磨加工処理を行ったシリコン単結晶ウェーハに対して、ＢＭＤ形成熱処理を行うことで、ＢＭＤ密度が１×１０１１／ｃｍ３以上であるＢＭＤ層を形成する。このときのＢＭＤ形成のための熱処理条件は、アルゴン雰囲気、８７０～９５０℃、２時間以上とすることが好ましい。このような熱処理条件であれば、析出核サイズがある程度大きいもののみ成長するため、ＢＭＤ分布をより急峻にすることができる。なお、熱処理の時間については、過度に長時間としてもＢＭＤ密度分布の変化は見られなくなるので、例えば８時間以下とすると効率的であり好ましい。
以下、実施例を挙げて本発明について詳細に説明するが、これは本発明を限定するものではない。
（実施例１）
まず、直径３００ｍｍ、＜１００＞、Ｐ型、１０Ωｃｍ、酸素濃度１４ｐｐｍａ（ＪＥＩＴＡ）、欠陥領域が全面Ｎｖ領域の、シリコン単結晶ＣＷウェーハを準備した。このＣＷウェーハに対し、ＲＴＡ処理として、温度１２２５～１３００℃、時間９秒、ＮＨ３＋Ａｒ雰囲気での熱処理を行った。その後、狙い取り代を６μｍとしてＰＷ加工を行った。これによりＲＴＡ処理で形成された窒化膜が除去された。最後に、ＢＭＤ形成熱処理として、温度１２００℃、時間２時間、Ａｒ雰囲気での熱処理を行った。得られたシリコン単結晶ウェーハについて、ＤＺ層厚、ＢＭＤ密度の測定を行った。ＤＺ層厚は６．７～１０．５μｍ、ＢＭＤ密度は１．８×１０１１～４．９×１０１１／ｃｍ３であった。また、図４に、ＲＴＡ処理温度１３００℃、ＤＺ層厚さ６．７μｍ、ＢＭＤ密度４．９×１０１１／ｃｍ３のときの、断面ＴＥＭ画像を示す。
まず、直径３００ｍｍ、＜１００＞、Ｐ型、１０Ωｃｍ、酸素濃度１４ｐｐｍａ（ＪＥＩＴＡ）、欠陥領域が全面Ｎｖ領域の、シリコン単結晶ＣＷウェーハを準備した。このＣＷウェーハに対し、ＲＴＡ処理として、温度１２２５～１３００℃、時間９秒、ＮＨ３＋Ａｒ雰囲気での熱処理を行った。その後、狙い取り代を６μｍとしてＰＷ加工を行った。これによりＲＴＡ処理で形成された窒化膜が除去された。最後に、ＢＭＤ形成熱処理として、温度１２００℃、時間２時間、Ａｒ雰囲気での熱処理を行った。得られたシリコン単結晶ウェーハについて、ＤＺ層厚、ＢＭＤ密度の測定を行った。ＤＺ層厚は６．７～１０．５μｍ、ＢＭＤ密度は１．８×１０１１～４．９×１０１１／ｃｍ３であった。また、図４に、ＲＴＡ処理温度１３００℃、ＤＺ層厚さ６．７μｍ、ＢＭＤ密度４．９×１０１１／ｃｍ３のときの、断面ＴＥＭ画像を示す。
また、同様のＣＷを使用し、ＲＴＡ処理及びＢＭＤ形成熱処理を行った後のウェーハ表面に、０．２４～２．９Ｎの押し込み圧力で、１～５μｍの深さの打痕を形成した後、９００℃、１時間の熱処理を行う前後でローゼット試験によりローゼット長の測定を行った。これにより得られたローゼット長の差をローゼット長差分値として算出した。
（比較例１）
ＲＴＡ処理温度を１１５０℃～１２００℃とした点以外は実施例１と同様にして処理、評価を行った。ＤＺ層厚は１４．７～１９．４μｍ、ＢＭＤ密度は３．５×１０９～６．６×１０１０／ｃｍ３であった。
ＲＴＡ処理温度を１１５０℃～１２００℃とした点以外は実施例１と同様にして処理、評価を行った。ＤＺ層厚は１４．７～１９．４μｍ、ＢＭＤ密度は３．５×１０９～６．６×１０１０／ｃｍ３であった。
実施例１のローゼット長差分値は、２～１３μｍであった。一方、比較例１のローゼット長差分値は、－３～－１２μｍであった。このように、実施例のシリコン単結晶ウェーハでは、転位の発生、伸長を効果的に抑制できることがわかる。転位を伸長（成長）させる熱処理後の転位のローゼット長さが短い場合は、ＤＺ層の直下に高密度のＢＭＤ層を形成したことによって、転位を吸収する効果が得られたことを示している。
（実施例２）
酸素濃度１２ｐｐｍａ（ＪＥＩＴＡ）のシリコン単結晶ＣＷウェーハを用い、ＲＴＡ処理温度を１２２５～１２５０℃としたこと以外は実施例１と同じ条件でサンプルの作製を行った。得られたシリコン単結晶ウェーハのＤＺ層厚は１０．３～１２．３μｍ、ＢＭＤ密度は１．３×１０１１～１．７×１０１１／ｃｍ３であった。ローゼット長差分値は、０．５～６．０μｍだった。
酸素濃度１２ｐｐｍａ（ＪＥＩＴＡ）のシリコン単結晶ＣＷウェーハを用い、ＲＴＡ処理温度を１２２５～１２５０℃としたこと以外は実施例１と同じ条件でサンプルの作製を行った。得られたシリコン単結晶ウェーハのＤＺ層厚は１０．３～１２．３μｍ、ＢＭＤ密度は１．３×１０１１～１．７×１０１１／ｃｍ３であった。ローゼット長差分値は、０．５～６．０μｍだった。
（比較例２）
酸素濃度１２ｐｐｍａ（ＪＥＩＴＡ）のシリコン単結晶ＣＷウェーハを用い、ＲＴＡ処理温度を１１７５～１２００℃としたこと以外は実施例１と同じ条件でサンプルの作製を行った。得られたシリコン単結晶ウェーハのＤＺ層厚は１５．７～１８．７μｍ、ＢＭＤ密度は５．４×１０９～７．１×１０１０／ｃｍ３であった。ローゼット長差分値は、－２．０～－５．５μｍだった。
酸素濃度１２ｐｐｍａ（ＪＥＩＴＡ）のシリコン単結晶ＣＷウェーハを用い、ＲＴＡ処理温度を１１７５～１２００℃としたこと以外は実施例１と同じ条件でサンプルの作製を行った。得られたシリコン単結晶ウェーハのＤＺ層厚は１５．７～１８．７μｍ、ＢＭＤ密度は５．４×１０９～７．１×１０１０／ｃｍ３であった。ローゼット長差分値は、－２．０～－５．５μｍだった。
実施例２及び比較例２の結果を、図５に示す。実施例２では、ローゼット長差分値が正の範囲となるシリコン単結晶ウェーハを得ることができた。
（比較例３）
酸素濃度１１ｐｐｍａ（ＪＥＩＴＡ）のシリコン単結晶ＣＷウェーハを用い、ＲＴＡ処理温度を１２２５～１３００℃としたこと以外は実施例１と同じ条件でサンプルの作製を行った。得られたシリコン単結晶ウェーハのＤＺ層厚は２１．５～３３．０μｍ、ＢＭＤ密度は１．０×１０９～４．６×１０９／ｃｍ３であった。ローゼット長差分値は、－５．０～－１２．０μｍだった。
酸素濃度１１ｐｐｍａ（ＪＥＩＴＡ）のシリコン単結晶ＣＷウェーハを用い、ＲＴＡ処理温度を１２２５～１３００℃としたこと以外は実施例１と同じ条件でサンプルの作製を行った。得られたシリコン単結晶ウェーハのＤＺ層厚は２１．５～３３．０μｍ、ＢＭＤ密度は１．０×１０９～４．６×１０９／ｃｍ３であった。ローゼット長差分値は、－５．０～－１２．０μｍだった。
比較例３の結果を、図６に示す。酸素濃度が１２ｐｐｍａ（ＪＥＩＴＡ）未満の場合、ＲＴＡ処理温度を高くしても、ローゼット長差分値が正となるシリコン単結晶ウェーハを得ることができなかった。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
Claims (4)
- 多層構造デバイス向けのシリコン単結晶ウェーハの製造方法であって、
酸素濃度が１２ｐｐｍａ（ＪＥＩＴＡ）以上、ＮＶ領域のシリコン単結晶ウェーハを用い、
窒素含有雰囲気かつ温度１２２５℃以上でのＲＴＡ処理、鏡面研磨加工処理、及び、ＢＭＤ形成熱処理を行うことにより、シリコン単結晶ウェーハの表面から順に、厚さが５～１２．５μｍであるＤＺ層、及び、該ＤＺ層の直下に位置しＢＭＤ密度が１×１０１１／ｃｍ３以上、１×１０１２／ｃｍ３以下であるＢＭＤ層を少なくとも有するシリコン単結晶ウェーハを製造することを特徴とするシリコン単結晶ウェーハの製造方法。 - 前記ＲＴＡ処理を、１０秒未満、降温速度３０℃／秒以上の熱処理条件で行うことを特徴とする請求項１に記載のシリコン単結晶ウェーハの製造方法。
- 前記ＢＭＤ形成熱処理を、アルゴン雰囲気、温度８７０～９５０℃、２時間以上の熱処理条件で行うことを特徴とする請求項１又は請求項２に記載のシリコン単結晶ウェーハの製造方法。
- 多層構造デバイス向けのシリコン単結晶ウェーハであって、
該シリコン単結晶ウェーハはＮＶ領域のものであり、
シリコン単結晶ウェーハの表面から順に、ＤＺ層と、該ＤＺ層の直下に位置するＢＭＤ層を少なくとも有し、
前記ＤＺ層の厚さが５～１２．５μｍであり、前記ＢＭＤ層のＢＭＤ密度が１×１０１１／ｃｍ３以上、１×１０１２／ｃｍ３以下であり、
前記シリコン単結晶ウェーハは、
Ｄｅｐｔｈ＝３×Ｆｚ ０．６
（但し、Ｄｅｐｔｈは打痕深さ（単位：μｍ）、Ｆｚは押し込み圧力（単位：Ｎ）であり、Ｄｅｐｔｈ＝０．０１μｍ以上、５．００μｍ未満とする）
の関係式を満足するように、前記押し込み圧力Ｆｚを加えて、前記シリコン単結晶ウェーハの表面に打痕深さＤｅｐｔｈの打痕を形成したときに、前記表面から順に、歪層、ＤＺ層、ＢＭＤ層を含む、少なくとも３層の積層構造となるものであり、
前記打痕を形成した前記シリコン単結晶ウェーハに対し、温度９００℃、１時間の熱処理を行ったときに、前記熱処理後の前記ＤＺ層の転位のローゼット長さが、前記熱処理前の前記ＤＺ層の転位のローゼット長さより短くなるものであることを特徴とするシリコン単結晶ウェーハ。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019077651 | 2019-04-16 | ||
| JP2019077651 | 2019-04-16 | ||
| PCT/JP2020/004397 WO2020213230A1 (ja) | 2019-04-16 | 2020-02-05 | シリコン単結晶ウェーハの製造方法及びシリコン単結晶ウェーハ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2020213230A1 JPWO2020213230A1 (ja) | 2020-10-22 |
| JP7388434B2 true JP7388434B2 (ja) | 2023-11-29 |
Family
ID=72838108
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2021514801A Active JP7388434B2 (ja) | 2019-04-16 | 2020-02-05 | シリコン単結晶ウェーハの製造方法及びシリコン単結晶ウェーハ |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US11959191B2 (ja) |
| JP (1) | JP7388434B2 (ja) |
| KR (1) | KR20210151814A (ja) |
| CN (1) | CN113906171A (ja) |
| TW (1) | TW202041726A (ja) |
| WO (1) | WO2020213230A1 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP3929334A1 (de) * | 2020-06-23 | 2021-12-29 | Siltronic AG | Verfahren zur herstellung von halbleiterscheiben |
| US20220157602A1 (en) * | 2020-11-18 | 2022-05-19 | Applied Materials, Inc. | Silicon oxide gap fill using capacitively coupled plasmas |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005311200A (ja) | 2004-04-23 | 2005-11-04 | Komatsu Electronic Metals Co Ltd | シリコン半導体基板の熱処理方法及び同方法で処理されたシリコン半導体基板 |
| WO2008105136A1 (ja) | 2007-02-26 | 2008-09-04 | Shin-Etsu Handotai Co., Ltd. | シリコン単結晶ウエーハの製造方法 |
| JP2014034513A (ja) | 2012-08-08 | 2014-02-24 | Siltronic Ag | 単結晶シリコンからなる半導体ウエハおよびその製造方法 |
| JP2016504759A (ja) | 2012-11-19 | 2016-02-12 | サンエディソン・セミコンダクター・リミテッドＳｕｎＥｄｉｓｏｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｌｉｍｉｔｅｄ | 熱処理により不活性な酸素析出核を活性化する高析出密度ウエハの製造 |
| WO2016084287A1 (ja) | 2014-11-26 | 2016-06-02 | 信越半導体株式会社 | シリコン単結晶ウェーハの熱処理方法 |
| WO2018037755A1 (ja) | 2016-08-25 | 2018-03-01 | 信越半導体株式会社 | シリコン単結晶ウェーハの製造方法、シリコンエピタキシャルウェーハの製造方法、シリコン単結晶ウェーハ及びシリコンエピタキシャルウェーハ |
| WO2019159539A1 (ja) | 2018-02-16 | 2019-08-22 | 信越半導体株式会社 | シリコン単結晶ウェーハの熱処理方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2729543B2 (ja) | 1991-05-22 | 1998-03-18 | 義郎 渡辺 | 斜めメッシュ筋を用いた梁骨組み工法 |
| JP4055343B2 (ja) | 2000-09-26 | 2008-03-05 | 株式会社Ｓｕｍｃｏ | シリコン半導体基板の熱処理方法 |
| US7483424B2 (en) * | 2005-07-28 | 2009-01-27 | International Business Machines Corporation | Method, for securely maintaining communications network connection data |
| JP2007194232A (ja) * | 2006-01-17 | 2007-08-02 | Shin Etsu Handotai Co Ltd | シリコン単結晶ウエーハの製造方法 |
| DE102014208815B4 (de) | 2014-05-09 | 2018-06-21 | Siltronic Ag | Verfahren zur Herstellung einer Halbleiterscheibe aus Silizium |
| JP6245156B2 (ja) | 2014-12-02 | 2017-12-13 | 信越半導体株式会社 | シリコンウェーハの評価方法 |
| DE102016225138A1 (de) * | 2016-12-15 | 2018-06-21 | Siltronic Ag | Halbleiterscheibe aus einkristallinem Silizium und Verfahren zur Herstellung einer Halbleiterscheibe aus einkristallinem Silizium |
| KR102453743B1 (ko) * | 2016-12-28 | 2022-10-11 | 썬에디슨 세미컨덕터 리미티드 | 고유 게터링 및 게이트 산화물 무결성 수율을 갖도록 규소 웨이퍼들을 처리하는 방법 |
-
2020
- 2020-02-05 US US17/601,112 patent/US11959191B2/en active Active
- 2020-02-05 CN CN202080028464.7A patent/CN113906171A/zh active Pending
- 2020-02-05 WO PCT/JP2020/004397 patent/WO2020213230A1/ja active Application Filing
- 2020-02-05 JP JP2021514801A patent/JP7388434B2/ja active Active
- 2020-02-05 KR KR1020217032523A patent/KR20210151814A/ko not_active Application Discontinuation
- 2020-02-15 TW TW109104848A patent/TW202041726A/zh unknown
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005311200A (ja) | 2004-04-23 | 2005-11-04 | Komatsu Electronic Metals Co Ltd | シリコン半導体基板の熱処理方法及び同方法で処理されたシリコン半導体基板 |
| WO2008105136A1 (ja) | 2007-02-26 | 2008-09-04 | Shin-Etsu Handotai Co., Ltd. | シリコン単結晶ウエーハの製造方法 |
| JP2014034513A (ja) | 2012-08-08 | 2014-02-24 | Siltronic Ag | 単結晶シリコンからなる半導体ウエハおよびその製造方法 |
| JP2016504759A (ja) | 2012-11-19 | 2016-02-12 | サンエディソン・セミコンダクター・リミテッドＳｕｎＥｄｉｓｏｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｌｉｍｉｔｅｄ | 熱処理により不活性な酸素析出核を活性化する高析出密度ウエハの製造 |
| WO2016084287A1 (ja) | 2014-11-26 | 2016-06-02 | 信越半導体株式会社 | シリコン単結晶ウェーハの熱処理方法 |
| WO2018037755A1 (ja) | 2016-08-25 | 2018-03-01 | 信越半導体株式会社 | シリコン単結晶ウェーハの製造方法、シリコンエピタキシャルウェーハの製造方法、シリコン単結晶ウェーハ及びシリコンエピタキシャルウェーハ |
| WO2019159539A1 (ja) | 2018-02-16 | 2019-08-22 | 信越半導体株式会社 | シリコン単結晶ウェーハの熱処理方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20210151814A (ko) | 2021-12-14 |
| TW202041726A (zh) | 2020-11-16 |
| WO2020213230A1 (ja) | 2020-10-22 |
| US20220195620A1 (en) | 2022-06-23 |
| US11959191B2 (en) | 2024-04-16 |
| CN113906171A (zh) | 2022-01-07 |
| JPWO2020213230A1 (ja) | 2020-10-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5238251B2 (ja) | シリコンウエハ中の金属汚染低減のための方法 | |
| EP0942078B1 (en) | Method for producing silicon single crystal wafer and silicon single crystal wafer | |
| JP7388434B2 (ja) | シリコン単結晶ウェーハの製造方法及びシリコン単結晶ウェーハ | |
| KR101750688B1 (ko) | 실리콘 단결정 웨이퍼의 제조방법 및 어닐링된 웨이퍼 | |
| EP1513193A1 (en) | Method for manufacturing silicon wafer | |
| JP2005311200A (ja) | シリコン半導体基板の熱処理方法及び同方法で処理されたシリコン半導体基板 | |
| JP5251137B2 (ja) | 単結晶シリコンウェーハおよびその製造方法 | |
| KR20210037655A (ko) | 실리콘 웨이퍼의 품질 평가 방법, 실리콘 웨이퍼의 제조 방법 및 실리콘 웨이퍼 | |
| CN107210222B (zh) | 外延涂布的半导体晶圆和生产外延涂布的半导体晶圆的方法 | |
| JP2007317760A (ja) | 半導体装置及びその製造方法 | |
| JP2006269896A (ja) | シリコンウェーハ及びシリコンウェーハの製造方法 | |
| CN110062824B (zh) | 由单晶硅构成的半导体晶片和用于制备由单晶硅构成的半导体晶片的方法 | |
| TWI553172B (zh) | 由矽構成的半導體晶圓和其製造方法 | |
| KR20170091593A (ko) | 실리콘 단결정 웨이퍼의 열처리방법 | |
| US8758505B2 (en) | Silicon wafer and method for manufacturing the same | |
| WO2010131412A1 (ja) | シリコンウェーハおよびその製造方法 | |
| JP6822375B2 (ja) | シリコンエピタキシャルウエーハの製造方法 | |
| JPH06295912A (ja) | シリコンウエハの製造方法およびシリコンウエハ | |
| JP5572091B2 (ja) | 半導体ウェーハの製造方法 | |
| JP3080501B2 (ja) | シリコンウェーハの製造方法 | |
| Kim et al. | Behavior of thermally induced defects in heavily boron-doped silicon crystals | |
| JP2003332344A (ja) | シリコン単結晶層の製造方法及びシリコン単結晶層 | |
| JP2652344B2 (ja) | シリコンウエーハ | |
| JPH0436457B2 (ja) | ||
| Ju et al. | On the anisotropically etched bonding interface of directly bonded (100) silicon wafer pairs |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210924 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20221108 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20221227 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230502 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230629 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20231017 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20231030 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7388434 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |