WO2019159539A1 - シリコン単結晶ウェーハの熱処理方法 - Google Patents

シリコン単結晶ウェーハの熱処理方法 Download PDF

Info

Publication number
WO2019159539A1
WO2019159539A1 PCT/JP2018/047446 JP2018047446W WO2019159539A1 WO 2019159539 A1 WO2019159539 A1 WO 2019159539A1 JP 2018047446 W JP2018047446 W JP 2018047446W WO 2019159539 A1 WO2019159539 A1 WO 2019159539A1
Authority
WO
WIPO (PCT)
Prior art keywords
heat treatment
rta
single crystal
silicon single
bmd density
Prior art date
Application number
PCT/JP2018/047446
Other languages
English (en)
French (fr)
Inventor
曲　偉峰
健 砂川
直 中杉
Original Assignee
信越半導体株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 信越半導体株式会社 filed Critical 信越半導体株式会社
Priority to KR1020207021688A priority Critical patent/KR102528850B1/ko
Priority to CN201880089052.7A priority patent/CN111788662A/zh
Priority to US16/962,269 priority patent/US11408092B2/en
Publication of WO2019159539A1 publication Critical patent/WO2019159539A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B1/00—Single-crystal growth directly from the solid state
    • C30B1/02—Single-crystal growth directly from the solid state by thermal treatment, e.g. strain annealing
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02—Heat treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Definitions

  • the present invention relates to a heat treatment method for a silicon single crystal wafer.
  • a defect-free wafer is subjected to RTA treatment in a nitriding atmosphere, holes are injected into the wafer, and then heat treatment is performed to form a DZ layer on the surface and BMD inside, and gettering in the bulk part 2.
  • RTA treatment in a nitriding atmosphere
  • holes are injected into the wafer, and then heat treatment is performed to form a DZ layer on the surface and BMD inside, and gettering in the bulk part 2.
  • Patent Document 1 RTA is performed on a wafer in a perfect region that does not include an OSF region doped with nitrogen at a temperature of 1150 ° C. to 1250 ° C., and then the silicon wafer is heat-treated at a temperature lower than the RTA heat treatment temperature.
  • a deposition process is performed in which a defect-free layer is formed and oxygen is deposited in internal vacancies.
  • Patent Document 2 discloses that after a new hole is formed inside the wafer by RTA in an ammonia atmosphere, a heat treatment is performed to form oxygen precipitates inside the wafer.
  • the vacancy density distribution in the thickness direction of a wafer is controlled by RTA at 1000 to 1250 ° C. in a gas atmosphere having a vacancy injection effect, and then heat treatment at 600 to 1150 ° C. for 0.25 to 24 hours It is disclosed.
  • the present invention has been made in view of the above, and an object thereof is to provide a heat treatment method for a silicon single crystal wafer for producing an annealed wafer and an epitaxial wafer having a defect-free surface and a predetermined BMD density in a bulk portion. .
  • the present invention is a heat treatment method for controlling a Nv region silicon single crystal wafer to a predetermined BMD density by performing a second heat treatment after an RTA heat treatment in a nitriding atmosphere.
  • a heat treatment method for a silicon single crystal wafer wherein a relational expression regarding a relation between the RTA temperature and the RTA temperature is obtained, and an RTA temperature for obtaining the predetermined BMD density is determined based on the relational expression.
  • Solid solubility in RTA heat treatment is affected by temperature and atmosphere. At this time, if the heat treatment atmosphere is a nitriding atmosphere, the solid solubility of vacancies is increased even at the same RTA temperature, and precipitation can be promoted.
  • a sample in which the RTA temperature is varied within a range in which vacancies can be injected into a silicon single crystal wafer (for example, 1150 ° C. to 1250 ° C.) is prepared in advance, and then a second heat treatment is performed under predetermined conditions.
  • a silicon single crystal wafer for example, 1150 ° C. to 1250 ° C.
  • the second heat treatment of the present invention is preferably performed under conditions within a range of 850 to 950 ° C., 2 hours or more and less than 32 hours.
  • the precipitation nuclei can be efficiently grown. Therefore, if the heat treatment time is 2 hours or more, stable BMD can be formed. At this time, the upper limit of the heat treatment time is preferably less than 32 hours in consideration of the heat treatment cost.
  • the precipitation nuclei can be efficiently grown. If the heat treatment temperature is set to 950 ° C. or less, the precipitation nuclei are not lost. Can be grown.
  • the heat treatment atmosphere at this time can be, for example, an argon or oxygen atmosphere.
  • the nitriding atmosphere of the RTA heat treatment is preferably an atmosphere containing ammonia, for example, a mixed atmosphere of ammonia and argon.
  • BMD density (/ cm 3 ) 3 ⁇ 10 40 exp ( ⁇ 8.86 eV / kT) (where k: Boltzmann constant, T: RTA temperature (K)) It was found that the following relational expression holds in the range of the BMD density of 1 ⁇ 10 9 to 1 ⁇ 10 11 / cm 3 .
  • the above relational expression is a case where RTA is performed in an ammonia-containing atmosphere.
  • a sample in which the RTA temperature is preliminarily prepared is prepared, and then the second heat treatment is performed. Then, after forming a stable BMD, a relational expression between the RTA temperature and the BMD density is obtained.
  • the heat treatment time of the RTA heat treatment of the present invention is 1 second or more and less than 10 seconds.
  • the amount of holes generated depends on the RTA temperature and does not depend on the RTA time. Therefore, it is sufficient that the RTA temperature is stabilized for the heat treatment time, and the relational expression of the present invention can be obtained if the heat treatment time is 1 second or longer.
  • the upper limit of the heat treatment time is not particularly limited, but considering the heat treatment cost, it is preferably less than 10 seconds.
  • the oxygen concentration of the silicon single crystal wafer of the present invention is preferably 13 ppma (JEIDA) or more and less than 17 ppma (JEIDA).
  • the oxygen precipitation nuclei can be reliably formed by the RTA heat treatment, and the relationship between the BMD density and the RTA temperature can be reliably obtained.
  • the oxygen concentration is 13 ppma or more, it becomes easy to grow the size of the precipitation nuclei to the critical size by the RTA heat treatment.
  • the relational expression between the BMD density and the RTA temperature of the present invention is established even when the oxygen concentration is 17 ppma or more, the oxygen concentration is less than 17 ppma in order to prevent problems in device characteristics such as electrical characteristics. Is preferred.
  • an epitaxial wafer can be manufactured easily and accurately.
  • a RTA heat treatment is performed on the wafer so that a DZ layer is formed on the surface and a desired BMD distribution is imparted to the bulk portion, and then a precipitation nucleus is grown as a second heat treatment. Had gone.
  • the present inventors conducted RTA treatment in a nitriding atmosphere, injected vacancies, and then reacted with the vacancies and oxygen in the silicon single crystal in the subsequent heat treatment. It has been found that if the formed oxygen precipitation nuclei are grown to form a stable BMD, a predetermined relational expression can be obtained between the BMD density and the RTA temperature. And when this relational expression was used, it discovered that RTA temperature for predicting BMD density from RTA temperature or controlling to predetermined BMD density was found, and completed this invention.
  • the present invention is a heat treatment method for controlling a silicon single crystal wafer in an Nv region to a predetermined BMD density by performing a second heat treatment after an RTA heat treatment in a nitriding atmosphere.
  • the “RTA heat treatment” of the present invention is a rapid heat treatment, which can be performed in a commercially available RTA heat treatment furnace, injecting vacancies inside the wafer, and reacting with oxygen in the silicon single crystal to produce oxygen precipitation nuclei. It is the heat processing which forms.
  • the “second heat treatment” is a heat treatment performed after the RTA heat treatment, and is a heat treatment for growing and stabilizing the formed oxygen precipitation nuclei.
  • Nv region silicon single crystal wafers (CW wafers: chemical etching wafers) are prepared, and the temperature of RTA is varied in a nitriding atmosphere, and then processed into a PW wafer (mirror polished wafer).
  • CW wafers chemical etching wafers
  • PW wafer mirror polished wafer
  • a second heat treatment for growing and stabilizing the oxygen precipitation nuclei is performed, and the BMD density in the bulk of the silicon single crystal wafer is measured.
  • the Nv region is a region where vacancies are dominant among the neutral (N) regions where there is no excess or deficiency of atoms, and since vacancies are dominant, oxygen precipitation is likely to occur.
  • the oxygen concentration of the silicon single crystal wafer is 13 ppma (JEIDA) or more and less than 17 ppma (JEIDA)
  • the heat treatment time of the RTA heat treatment is 1 second or more and less than 10 seconds
  • the second heat treatment is performed at 850 to 950 ° C. It is preferable to carry out under conditions of 2 hours or more and less than 32 hours.
  • the nitriding atmosphere is an ammonia-containing atmosphere (a mixed atmosphere of ammonia and argon)
  • the BMD density (/ cm 3 ) 3 ⁇ 10 40 exp ( ⁇ 8.86 eV / kT)
  • the following relational expression holds when the RTA temperature is 1150 to 1250 ° C. and the BMD density is 1 ⁇ 10 9 to 1 ⁇ 10 11 / cm 3 .
  • the BMD density increases as the RTA temperature increases.
  • the BMD density tends to be a constant value or slightly lower.
  • both plate-like and polyhedral BMD forms are formed, and the size is 40 to 300 nm (diagonal length) in the case of plate-like, and 10 to 50 nm (in pairs) in the case of polyhedron. It is about (angle length).
  • RTA heat treatment was performed in a nitriding atmosphere using a CW wafer, and the second heat treatment was performed after processing the PW wafer.
  • the relationship between the BMD density and the RTA temperature is obtained, It is also possible to perform an RTA heat treatment and then perform a second heat treatment.
  • the RTA temperature is determined so as to become a predetermined BMD density, or the BMD density is estimated from the RTA temperature.
  • BMD density (/ cm 3 ) 3 ⁇ 10 40 exp ( ⁇ 8.86 eV / kT)
  • the RTA temperature is determined using the following relational expression.
  • the silicon single crystal wafer in the Nv region is CW processed and RTA heat treatment is performed for 1 second or more and less than 10 seconds at the temperature determined by the above relational expression in an ammonia-containing atmosphere to form oxygen precipitation nuclei.
  • a second heat treatment is performed at 850 to 950 ° C. for 2 to 32 hours to grow and stabilize oxygen precipitation nuclei.
  • the atmosphere of the second heat treatment can be an argon atmosphere or an oxygen atmosphere.
  • the atmosphere of the second heat treatment is an oxygen atmosphere, it is necessary to clean with hydrofluoric acid or the like in order to remove the oxide film formed on the surface.
  • an epitaxial layer can be formed on the surface of the annealed wafer thus obtained to obtain an epitaxial wafer.
  • Example 1 the following wafers were prepared and subjected to heat treatment under the following conditions.
  • Silicon single crystal wafer Diameter: 300mm Defect region: Nv region Oxygen concentration: 14 ppma, 16.3 ppma (2 levels)
  • RTA conditions Temperature: 1125-1275 ° C Time: 9 seconds
  • Atmosphere NH 3 + Ar
  • Temperature 900 ° C Time: 2 hours
  • EPW having an epitaxial layer thickness of 4 ⁇ m was used.
  • RTA_ANN represents the heat treatment condition of RTA + 900 ° C./2 hrs for PW
  • RTA_ANN_EP represents the heat treatment condition of RTA + 900 ° C./2 hrs + 4 ⁇ m EP for EPW.
  • BMD density heat treatment was performed at 780 ° C. for 3 hours (O 2 ) + 1000 ° C. for 2 hours (3% O 2 + 97% N 2 ), and the BMD density was measured by the RIE method. ⁇ 10 10 / cm 3 , and the desired BMD density could be formed.
  • Example 2 the following wafers were prepared and subjected to heat treatment under the following conditions.
  • the purpose is to control the BMD density to 1.0 ⁇ 10 10 / cm 3 , the same as in Example 1, using a silicon single crystal wafer having the same diameter of 300 mm, defect region: Nv region, and oxygen concentration: 14 ppma as in Example 1.
  • the BMD density was measured under the same conditions as in Example 1 except that the RTA temperature was 1100 ° C.
  • the BMD density was 1.1 ⁇ 10 9 / cm 3 , which was significantly different from the target value.
  • the present invention is not limited to the above embodiment.
  • the above-described embodiment is an exemplification, and the present invention has any configuration that has substantially the same configuration as the technical idea described in the claims of the present invention and that exhibits the same effects. Are included in the technical scope.

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thermal Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本発明は、Ｎｖ領域のシリコン単結晶ウェーハを窒化性雰囲気でＲＴＡ熱処理後、第２の熱処理を行い、所定のＢＭＤ密度に制御する熱処理方法であって、予めＢＭＤ密度とＲＴＡ温度の関係についての関係式を求め、前記関係式に基づいて、前記所定のＢＭＤ密度を得るためのＲＴＡ温度を決定するシリコン単結晶ウェーハの熱処理方法である。これにより、表面が無欠陥でバルク部分に所定のＢＭＤ密度を有するアニールウェーハ及びエピタキシャルウェーハを製造するためのシリコン単結晶ウェーハの熱処理方法が提供される。

Description

シリコン単結晶ウェーハの熱処理方法
　本発明は、シリコン単結晶ウェーハの熱処理方法に関する。
　無欠陥のウェーハに窒化性雰囲気でＲＴＡ処理を行って、ウェーハ中に空孔を注入し、その後熱処理を行うことで表面にＤＺ層を形成すると共に内部にＢＭＤを形成し、バルク部にゲッタンリング能力を付与したアニールウェーハやエピタキシャルウェーハの製造方法が従来から行われている。
　例えば、特許文献１には窒素をドープしたＯＳＦ領域を含まないパーフェクト領域のウェーハに１１５０℃～１２５０℃の温度でＲＴＡを行い、その後、ＲＴＡ熱処理温度よりも低い温度でシリコンウェーハを熱処理して表層に無欠陥層を形成すると共に内部の空孔に酸素を析出させる析出処理を行うことが開示されている。
　また、特許文献２にはアンモニア雰囲気でのＲＴＡによりウェーハ内部に新たに空孔を形成させた後、ウェーハ内部に酸素析出物を形成させる熱処理を行うことが開示されている。
　特許文献３には空孔注入効果があるガス雰囲気で１０００～１２５０℃のＲＴＡ後、６００℃～１１５０℃、０．２５～２４時間の熱処理でウェーハの厚さ方向の空孔密度分布を制御することが開示されている。
　しかし、これらの熱処理方法はウェーハの厚さ方向のＢＭＤ分布を所望のＢＭＤ分布になるように制御することを目的にしたものであって、ＢＭＤ密度の制御については考慮されてはいない。
特開２００９－２１８６２０号公報 特開２０１１－２４３９２３号公報 特開２０１３－２３２６６８号公報
　本発明は上記に鑑みなされたもので、表面が無欠陥でバルク部分に所定のＢＭＤ密度を有するアニールウェーハ及びエピタキシャルウェーハを製造するためのシリコン単結晶ウェーハの熱処理方法を提供することを目的としている。
　上記課題を解決するため、本発明は、Ｎｖ領域のシリコン単結晶ウェーハを窒化性雰囲気でＲＴＡ熱処理後、第２の熱処理を行い、所定のＢＭＤ密度に制御する熱処理方法であって、予めＢＭＤ密度とＲＴＡ温度の関係についての関係式を求め、前記関係式に基づいて、前記所定のＢＭＤ密度を得るためのＲＴＡ温度を決定することを特徴とするシリコン単結晶ウェーハの熱処理方法を提供する。
　このように、Ｎｖ領域のシリコン単結晶に窒化性雰囲気でＲＴＡ熱処理を行えば、表面にＤＺ層を形成し、もともとシリコン単結晶ウェーハ内部に存在している空孔に加え、ウェーハ内部に効率よく空孔を注入することができる。
　ＲＴＡ熱処理における空孔の固溶度は、温度と雰囲気の影響を受ける。このとき、熱処理雰囲気を窒化性雰囲気にすると、同じＲＴＡ温度でも空孔の固溶度が高くなり、析出を促進させることができる。
　本発明では、予めシリコン単結晶ウェーハ中に空孔を注入することができる範囲（例えば１１５０℃～１２５０℃）でＲＴＡ温度を振ったサンプルを準備し、その後、所定の条件で第２の熱処理を行ってシリコン単結晶ウェーハ中にＢＭＤを形成することで、ＲＴＡ温度とＢＭＤ密度との関係を予め求めておく。
　本発明では窒化性雰囲気でＲＴＡ処理を行って、空孔を注入した後、その後の第２の熱処理で、空孔（Ｖ）とシリコン単結晶中の酸素（Ｏｉ）とが反応して形成した酸素析出核（Ｖ＋Ｏｉ→ＶＯ、ＶＯ＋Ｏｉ→ＶＯ２等の複合体）を成長させ、安定したＢＭＤを形成すれば、ＢＭＤ密度とＲＴＡ温度との間に所定の関係式が得られることを見出した。そして、この関係式を用いれば、ＲＴＡ温度からＢＭＤ密度を予測したり、所定のＢＭＤ密度に制御するためのＲＴＡ温度を決定することができる。
　本発明の前記第２の熱処理は、８５０～９５０℃、２時間以上、３２時間未満の範囲内の条件で行うことが好ましい。
　前記第２の熱処理が上記温度範囲の範囲であれば、効率よく析出核を成長させることができるので、熱処理時間が２時間以上であれば安定したＢＭＤを形成することができる。このとき、熱処理時間の上限は熱処理コストを考慮すると３２時間未満とすることが好ましい。
　また、熱処理温度を８５０℃以上とすれば析出核を効率よく成長させることができ、熱処理温度を９５０℃以下とすると、析出核を消滅させてしまうようなこともないので、析出核を効率よく成長させることができる。
　このときの熱処理雰囲気は、例えば、アルゴンまたは酸素雰囲気とすることができる。
　また、ＲＴＡ熱処理の窒化性雰囲気はアンモニアを含む雰囲気、例えばアンモニアとアルゴンの混合雰囲気とすることが好ましい。
　このような雰囲気であれば、シリコン単結晶ウェーハに効率よく空孔を注入することができる。
　このような、アンモニア含有雰囲気でＲＴＡを行った後に析出核を成長させ安定化させる第２の熱処理を行うと、
　ＢＭＤ密度（／ｃｍ３）＝３×１０４０　ｅｘｐ（－８．８６ｅＶ／ｋＴ）（ここで、ｋ：ボルツマン定数、Ｔ：ＲＴＡ温度（Ｋ））
　の関係式が、ＢＭＤ密度が１×１０９～１×１０１１／ｃｍ３の範囲で成り立つことを見出した。
　そこで、この関係式を用いて、ＲＴＡ温度からＢＭＤ密度を推定したり、所望のＢＭＤ密度にするためのＲＴＡ温度を決定することができる。
　上記の関係式はアンモニア含有雰囲気でＲＴＡを行った場合であり、違う窒化性雰囲気、例えば窒素雰囲気でＲＴＡ熱処理を行う場合は、予めＲＴＡ温度を振ったサンプルを用意し、その後の第２の熱処理で安定したＢＭＤを形成した後、ＲＴＡ温度とＢＭＤ密度との関係式を求めておく。
　そして、本発明のＲＴＡ熱処理の熱処理時間を１秒以上、１０秒未満とすることが好ましい。
　ＲＴＡ熱処理を行うと、大量の空孔が発生し、シリコン単結晶基板中の酸素と反応して、ＶＯ２等の複合体を形成し、その後の第２の熱処理で酸素析出が促進する。
　このとき、空孔の発生量はＲＴＡ温度に依存し、ＲＴＡ時間には依存しない。したがって、熱処理時間はＲＴＡ温度が安定すればよく、熱処理時間は１秒以上あれば本発明の関係式を得ることができる。
　熱処理時間の上限は特に限定されないが、熱処理コストを考慮すると１０秒未満にすることが好ましい。
　さらに、本発明のシリコン単結晶ウェーハの酸素濃度を１３ｐｐｍａ（ＪＥＩＤＡ）以上、１７ｐｐｍａ（ＪＥＩＤＡ）未満とすることが好ましい。
　上記酸素濃度の範囲であれば、ＲＴＡ熱処理で酸素析出核を確実に形成させることができ、ＢＭＤ密度とＲＴＡ温度の関係を確実に得ることができる。
　このとき、酸素濃度が１３ｐｐｍａ以上であれば、ＲＴＡ熱処理で析出核のサイズを臨界サイズまで成長させることが容易となる。
　本発明のＢＭＤ密度とＲＴＡ温度との関係式は酸素濃度が１７ｐｐｍａ以上であっても成立するが、電気特性等のデバイス特性に問題が発生するのを防止するため、酸素濃度は１７ｐｐｍａ未満とするのが好ましい。
　以上のように、本発明のシリコン単結晶ウェーハの熱処理方法であれば、予め求めたＢＭＤ密度とＲＴＡ温度との関係式に基づき、表面が無欠陥でバルク部分に所定のＢＭＤ密度を有するアニールウェーハ及びエピタキシャルウェーハを簡単かつ精度よく製造することができる。
本発明で求められたＢＭＤ密度とＲＴＡ温度との関係式を示すグラフである。 本発明の前記関係式が成り立つことを示すグラフである。
　上述のように、従来から、表面にＤＺ層が形成され、バルク部に所望のＢＭＤ分布が付与されるように、ウェーハにＲＴＡ熱処理を行い、その後さらに第２の熱処理として析出核を成長させる熱処理を行っていた。
　本発明者らは、上記課題について鋭意検討を重ねた結果、窒化性雰囲気でＲＴＡ処理を行って、空孔を注入した後、その後の熱処理で空孔とシリコン単結晶中の酸素と反応して形成した酸素析出核を成長させ、安定したＢＭＤを形成すれば、ＢＭＤ密度とＲＴＡ温度との間に所定の関係式が得られることを見出した。そして、この関係式を用いれば、ＲＴＡ温度からＢＭＤ密度を予測したり、所定のＢＭＤ密度に制御するためのＲＴＡ温度を決定できることを見出し、本発明を完成させた。
　即ち、本発明は、Ｎｖ領域のシリコン単結晶ウェーハを窒化性雰囲気でＲＴＡ熱処理後、第２の熱処理を行い、所定のＢＭＤ密度に制御する熱処理方法であって、
　予めＢＭＤ密度とＲＴＡ温度の関係についての関係式を求め、
　前記関係式に基づいて、前記所定のＢＭＤ密度を得るためのＲＴＡ温度を決定することを特徴とするシリコン単結晶ウェーハの熱処理方法である。
　以下、本発明について詳細に説明するが、本発明はこれらに限定されるものではない。
　なお、本発明の「ＲＴＡ熱処理」は、急速加熱熱処理であり、市販のＲＴＡ熱処理炉で行うことができ、ウェーハ内部に空孔を注入し、シリコン単結晶中の酸素と反応させて酸素析出核を形成させる熱処理である。また、「第２の熱処理」は、ＲＴＡ熱処理後に行われる熱処理であって、形成された酸素析出核を成長、安定化させる熱処理である。
　本発明では、最初に、Ｎｖ領域のシリコン単結晶ウェーハ（ＣＷウェーハ：化学エッチングウェーハ）を複数枚準備し、窒化性雰囲気下でＲＴＡの温度を振った後、ＰＷウェーハ（鏡面研磨ウェーハ）に加工を行い、その後、酸素析出核を成長、安定化させるための第２の熱処理を行い、シリコン単結晶ウェーハのバルク中のＢＭＤ密度の測定を行う。なお、Ｎｖ領域は、原子の過不足のないニュートラル（Ｎ）領域のうち、空孔（ｖａｃａｎｃｙ）が優勢な領域であり、空孔が優勢であることから酸素析出が生じ易い領域である。
　そして、ＢＭＤ密度とＲＴＡ温度の相関関係からＢＭＤ密度とＲＴＡ温度の関係式を求める。
　このときのシリコン単結晶ウェーハの酸素濃度を１３ｐｐｍａ（ＪＥＩＤＡ）以上、１７ｐｐｍａ（ＪＥＩＤＡ）未満とし、ＲＴＡ熱処理の熱処理時間を１秒以上、１０秒未満とし、第２の熱処理を、８５０～９５０℃、２時間以上、３２時間未満の条件で行うことが好ましい。
　これらの条件の範囲であれば、ＢＭＤ密度とＲＴＡ温度との関係式を得ることができる。
　例えば、窒化性雰囲気がアンモニア含有雰囲気（アンモニアとアルゴンの混合雰囲気）では
　ＢＭＤ密度（／ｃｍ３）＝３×１０４０　ｅｘｐ（－８．８６ｅＶ／ｋＴ）
の関係式が、ＲＴＡ温度が１１５０～１２５０℃、ＢＭＤ密度が１×１０９～１×１０１１／ｃｍ３の範囲で成り立つ。
　この関係式は、ＲＴＡの熱処理雰囲気に依存するので、実際に実施するＲＴＡの雰囲気でＢＭＤ密度とＲＴＡ温度との関係式を予め求めておく必要がある。
　ＲＴＡ温度が１１５０～１２５０℃の範囲では、ＲＴＡ温度が高くなるに従いＢＭＤ密度が高くなる。そして、ＲＴＡ温度が１２５０℃より高くなるとＢＭＤ密度は一定の値か、若干低下する傾向を示すようになる。
　これは、空孔Ｖの平衡濃度が高くなっても、ＲＴＡ熱処理工程中の析出核の形態が高温領域ではＶＯ２から４ＶＯ２に変化することにより、析出核を形成するために多くのＶが消費されてしまうことによると考えられる。
　また、本発明の熱処理では、板状のものと多面体の両方のＢＭＤの形態が形成され、サイズは板状の場合は４０～３００ｎｍ（対角長さ）、多面体の場合は１０～５０ｎｍ（対角長さ）程度である。
　上記では、ＣＷウェーハを用いて窒化性雰囲気でＲＴＡ熱処理を行い、ＰＷウェーハに加工してから第２の熱処理を行ったが、ＢＭＤ密度とＲＴＡ温度の関係を求めるだけであれば、ＰＷウェーハを用いてＲＴＡ熱処理を行い、その後第２の熱処理を行うこともできる。
　次に、予め求めた、ＲＴＡ温度とＢＭＤ密度の関係式を用いて、所定のＢＭＤ密度になるようにＲＴＡ温度を決定したり、ＲＴＡ温度からＢＭＤ密度を推定する。
　例えば、アンモニア含有雰囲気でＲＴＡを行う場合、制御するＢＭＤ密度を設定し、
　ＢＭＤ密度（／ｃｍ３）＝３×１０４０　ｅｘｐ（－８．８６ｅＶ／ｋＴ）
の関係式を用いて、ＲＴＡ温度を決定する。
　そして、所定のＢＭＤ密度を有するアニールウェーハを製造する場合は、
Ｎｖ領域のシリコン単結晶ウェーハをＣＷ加工し、アンモニア含有雰囲気下、上記関係式で決定した温度で１秒以上、１０秒未満のＲＴＡ熱処理を行い、酸素析出核を形成する。
　次に、表面に形成された窒化膜をＰＷ加工を行って除去した後、８５０～９５０℃、２～３２時間の第２の熱処理を行って、酸素析出核を成長、安定化させる。
　この第２の熱処理の雰囲気はアルゴン雰囲気や酸素雰囲気とすることができる。
　第２の熱処理の雰囲気が酸素雰囲気の場合は、表面に形成された酸化膜を除去するため、フッ酸等で洗浄する必要がある。
　さらに、こうして得られたアニールウェーハ表面にエピタキシャル層を形成し、エピタキシャルウェーハとすることもできる。
　以下、実施例及び比較例を用いて本発明を具体的に説明するが、本発明はこれらに限定されるものではない。
［実施例１］
　実施例１では、以下のウェーハを用意し、下記条件の熱処理を行った。
（シリコン単結晶ウェーハ）
　直径：３００ｍｍ
　欠陥領域：Ｎｖ領域
　酸素濃度：１４ｐｐｍａ、１６．３ｐｐｍａ（２水準）
 
（ＲＴＡ条件）
　温度：１１２５～１２７５℃
　時間：９秒
　雰囲気：ＮＨ３＋Ａｒ
 
（第２の熱処理条件）
　温度：９００℃
　時間：２時間
　雰囲気：Ａｒ
　上述のウェーハから得たポリッシュドウェーハ（ＰＷ）およびエピタキシャルウェーハ（ＥＰＷ）に上記熱処理を行った後、７８０℃、３時間（Ｏ２）＋１０００℃、２時間（３％Ｏ２＋９７％Ｎ２）のＢＭＤ顕在化熱処理を行い、ＲＩＥ法でＢＭＤ密度を測定し、ＢＭＤ密度とＲＴＡ温度との相関を求めた。
　このときのＥＰＷはエピタキシャル層の厚さが４μｍのものを用いた。
　その結果、ＲＴＡ温度が１１５０～１２５０℃の範囲において、
　ＢＭＤ密度（／ｃｍ３）＝３×１０４０　ｅｘｐ（－８．８６ｅＶ／ｋＴ）
の関係式が成り立つことが確認された。図１にこの相関式を示す。
　図中、ＲＴＡ＿ＡＮＮは、ＰＷに対するＲＴＡ＋９００℃／２ｈｒｓの熱処理条件を示し、ＲＴＡ＿ＡＮＮ＿ＥＰは、ＥＰＷに対するＲＴＡ＋９００℃／２ｈｒｓ＋４μｍ　ＥＰの熱処理条件を示す。
　そして、直径３００ｍｍ、欠陥領域：Ｎｖ領域、酸素濃度：１４ｐｐｍａのシリコン単結晶ウェーハに密度が１．０×１０１０／ｃｍ３のＢＭＤを形成するため、上記で求めたＲＴＡ温度とＢＭＤ密度の関係式を用いて、ＲＴＡ温度を１１９８℃に決定した。
　次に、上記で用いたのと同じ品質で別のウェーハをＣＷ加工した後、ＮＨ３＋Ａｒ雰囲気、１１９８℃、９秒のＲＴＡ熱処理を行い、その後ＰＷ加工を行った。
　次に、Ａｒ雰囲気、９００℃、２時間の条件で第２の熱処理を行った。
　そして、７８０℃、３時間（Ｏ２）＋１０００℃、２時間（３％Ｏ２＋９７％Ｎ２）のＢＭＤ顕在化熱処理を行い、ＲＩＥ法でＢＭＤ密度を測定した結果、ＢＭＤ密度が１．０２×１０１０／ｃｍ３となり、目的とするＢＭＤ密度を形成することができた。
［実施例２］
　実施例２では、以下のウェーハを用意し、下記条件の熱処理を行った。
（シリコン単結晶ウェーハ）
　直径：３００ｍｍ
　欠陥領域：Ｎｖ領域
　酸素濃度：１４ｐｐｍａ
 
（ＲＴＡ条件）
　温度：１２００℃
　時間：９秒
　雰囲気：ＮＨ３＋Ａｒ
 
（第２の熱処理条件）
　温度：８００～１０００℃
　時間：２時間
　雰囲気：Ａｒ
　上記熱処理を行った後、７８０℃、３時間（Ｏ２）＋１０００℃、２時間（３％Ｏ２＋９７％Ｎ２）のＢＭＤ顕在化熱処理を行い、ＲＩＥ法でＢＭＤ密度を測定した。
　本発明の相関式から求めたＢＭＤ密度は１．１３×１０１０／ｃｍ３であるので、第２の熱処理が８５０～９５０℃の範囲でＲＴＡ温度とＢＭＤ密度との相関式が成り立つことが確認された。この結果を図２に示す。
［比較例１］
　実施例１と同じ直径３００ｍｍ、欠陥領域：Ｎｖ領域、酸素濃度：１４ｐｐｍａのシリコン単結晶ウェーハを用いて、ＢＭＤ密度を実施例１と同じ１．０×１０１０／ｃｍ３に制御することを目的としてＲＴＡ温度を１１００℃で行った以外は、実施例１と同じ条件でＢＭＤ密度の測定を行った。
　その結果、ＢＭＤ密度は１．１×１０９／ｃｍ３となり、狙いの値と大きく異なる結果となった。
　なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
 

Claims (6)

  1. 　Ｎｖ領域のシリコン単結晶ウェーハを窒化性雰囲気でＲＴＡ熱処理後、第２の熱処理を行い、所定のＢＭＤ密度に制御する熱処理方法であって、
    　予めＢＭＤ密度とＲＴＡ温度の関係についての関係式を求め、
    　前記関係式に基づいて、前記所定のＢＭＤ密度を得るためのＲＴＡ温度を決定することを特徴とするシリコン単結晶ウェーハの熱処理方法。
  2. 　前記第２の熱処理は、８５０～９５０℃、２時間以上、３２時間未満の範囲内の条件で行うことを特徴とする請求項１に記載のシリコン単結晶ウェーハの熱処理方法。
  3. 　前記窒化性雰囲気はアンモニアを含む雰囲気であることを特徴とする請求項１または請求項２に記載のシリコン単結晶ウェーハの熱処理方法。
  4. 　前記所定のＢＭＤ密度の制御範囲を１×１０９～１×１０１１／ｃｍ３とし、
    　前記関係式として、ＢＭＤ密度（／ｃｍ３）＝３×１０４０　ｅｘｐ（－８．８６ｅＶ／ｋＴ）を用いて、所定のＢＭＤ密度になるようにＲＴＡ温度を決定することを特徴とする請求項３に記載のシリコン単結晶ウェーハの熱処理方法。
  5. 　前記ＲＴＡ熱処理の熱処理時間を１秒以上、１０秒未満とすることを特徴とする請求項１ないし請求項４のいずれか一項に記載のシリコン単結晶ウェーハの熱処理方法。
  6. 　前記シリコン単結晶ウェーハの酸素濃度を１３ｐｐｍａ（ＪＥＩＤＡ）以上、１７ｐｐｍａ（ＪＥＩＤＡ）未満とすることを特徴とする請求項１ないし請求項５のいずれか一項に記載のシリコン単結晶ウェーハの熱処理方法。
PCT/JP2018/047446 2018-02-16 2018-12-25 シリコン単結晶ウェーハの熱処理方法 WO2019159539A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020207021688A KR102528850B1 (ko) 2018-02-16 2018-12-25 실리콘 단결정웨이퍼의 열처리방법
CN201880089052.7A CN111788662A (zh) 2018-02-16 2018-12-25 单晶硅晶圆的热处理方法
US16/962,269 US11408092B2 (en) 2018-02-16 2018-12-25 Method for heat-treating silicon single crystal wafer

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018026465A JP6897598B2 (ja) 2018-02-16 2018-02-16 シリコン単結晶ウェーハの熱処理方法
JP2018-026465 2018-02-16

Publications (1)

Publication Number Publication Date
WO2019159539A1 true WO2019159539A1 (ja) 2019-08-22

Family

ID=67619263

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/047446 WO2019159539A1 (ja) 2018-02-16 2018-12-25 シリコン単結晶ウェーハの熱処理方法

Country Status (5)

Country Link
US (1) US11408092B2 (ja)
JP (1) JP6897598B2 (ja)
KR (1) KR102528850B1 (ja)
CN (1) CN111788662A (ja)
WO (1) WO2019159539A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2020213230A1 (ja) * 2019-04-16 2020-10-22

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007194232A (ja) * 2006-01-17 2007-08-02 Shin Etsu Handotai Co Ltd シリコン単結晶ウエーハの製造方法
JP2011114119A (ja) * 2009-11-26 2011-06-09 Shin Etsu Handotai Co Ltd エピタキシャルウェーハ及びその製造方法
JP2011243923A (ja) * 2010-05-21 2011-12-01 Sumco Corp シリコンウェーハの製造方法
JP2014034513A (ja) * 2012-08-08 2014-02-24 Siltronic Ag 単結晶シリコンからなる半導体ウエハおよびその製造方法
WO2016084287A1 (ja) * 2014-11-26 2016-06-02 信越半導体株式会社 シリコン単結晶ウェーハの熱処理方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4106862B2 (ja) * 2000-10-25 2008-06-25 信越半導体株式会社 シリコンウェーハの製造方法
JP4638650B2 (ja) * 2002-03-26 2011-02-23 信越半導体株式会社 シリコン基板の熱処理条件を設定する方法、およびシリコン基板を熱処理する方法、並びにシリコン基板の製造方法
JP3791446B2 (ja) * 2002-04-23 2006-06-28 株式会社Ｓｕｍｃｏ エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ
JP4794137B2 (ja) * 2004-04-23 2011-10-19 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 シリコン半導体基板の熱処理方法
JP4853027B2 (ja) * 2006-01-17 2012-01-11 信越半導体株式会社 シリコン単結晶ウエーハの製造方法
WO2009151077A1 (ja) 2008-06-10 2009-12-17 株式会社Sumco シリコン単結晶ウェーハの製造方法およびシリコン単結晶ウェーハ
JP2009218620A (ja) 2009-06-23 2009-09-24 Sumco Corp シリコンウェーハの製造方法
JP5439305B2 (ja) * 2010-07-14 2014-03-12 信越半導体株式会社 シリコン基板の製造方法及びシリコン基板
DE102010034002B4 (de) * 2010-08-11 2013-02-21 Siltronic Ag Siliciumscheibe und Verfahren zu deren Herstellung
JP5621791B2 (ja) * 2012-01-11 2014-11-12 信越半導体株式会社 シリコン単結晶ウェーハの製造方法及び電子デバイス
JP6044660B2 (ja) * 2015-02-19 2016-12-14 信越半導体株式会社 シリコンウェーハの製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007194232A (ja) * 2006-01-17 2007-08-02 Shin Etsu Handotai Co Ltd シリコン単結晶ウエーハの製造方法
JP2011114119A (ja) * 2009-11-26 2011-06-09 Shin Etsu Handotai Co Ltd エピタキシャルウェーハ及びその製造方法
JP2011243923A (ja) * 2010-05-21 2011-12-01 Sumco Corp シリコンウェーハの製造方法
JP2014034513A (ja) * 2012-08-08 2014-02-24 Siltronic Ag 単結晶シリコンからなる半導体ウエハおよびその製造方法
WO2016084287A1 (ja) * 2014-11-26 2016-06-02 信越半導体株式会社 シリコン単結晶ウェーハの熱処理方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2020213230A1 (ja) * 2019-04-16 2020-10-22
WO2020213230A1 (ja) * 2019-04-16 2020-10-22 信越半導体株式会社 シリコン単結晶ウェーハの製造方法及びシリコン単結晶ウェーハ
JP7388434B2 (ja) 2019-04-16 2023-11-29 信越半導体株式会社 シリコン単結晶ウェーハの製造方法及びシリコン単結晶ウェーハ
US11959191B2 (en) 2019-04-16 2024-04-16 Shin-Etsu Handotai Co., Ltd. Method for manufacturing silicon single crystal wafer and silicon single crystal wafer

Also Published As

Publication number Publication date
US20210062366A1 (en) 2021-03-04
CN111788662A (zh) 2020-10-16
KR20200121292A (ko) 2020-10-23
JP2019145597A (ja) 2019-08-29
JP6897598B2 (ja) 2021-06-30
KR102528850B1 (ko) 2023-05-04
US11408092B2 (en) 2022-08-09

Similar Documents

Publication Publication Date Title
JP4794137B2 (ja) シリコン半導体基板の熱処理方法
US10177008B2 (en) Silicon wafer and method for manufacturing the same
JP2009515370A (ja) ヒ素およびリンをド−プした、イントリンジックゲッタリングを有するシリコンウエハ基板
JP2002353225A (ja) 窒素ドープアニールウエーハの製造方法及び窒素ドープアニールウエーハ
KR101313326B1 (ko) 후속 열처리에 의해 산소 침전물로 되는 유핵의 분포가제어된 실리콘 웨이퍼 및 그 제조방법
EP0984486A2 (en) Combined preanneal/oxidation step using rapid thermal processing (RTP)
JPWO2003009365A1 (ja) シリコンウェーハの製造方法、シリコンエピタキシャルウェーハの製造方法、および、シリコンエピタキシャルウェーハ
KR100847925B1 (ko) 어닐웨이퍼의 제조방법 및 어닐웨이퍼
WO2019159539A1 (ja) シリコン単結晶ウェーハの熱処理方法
WO2010131412A1 (ja) シリコンウェーハおよびその製造方法
JP2742247B2 (ja) シリコン単結晶基板の製造方法および品質管理方法
WO2010050120A1 (ja) シリコンウェーハの製造方法
US6544899B2 (en) Process for manufacturing silicon epitaxial wafer
JP2000269221A (ja) シリコン基板の熱処理方法および熱処理された基板、その基板を用いたエピタキシャルウェーハ
JP5211550B2 (ja) シリコン単結晶ウェーハの製造方法
KR100685260B1 (ko) 실리콘 웨이퍼의 열처리 방법
JP2007180427A (ja) エピタキシャルシリコンウェーハの製造方法
JP3944958B2 (ja) シリコンエピタキシャルウェーハとその製造方法
JP2002176058A (ja) シリコン半導体基板の製造方法
KR20230026485A (ko) 반도체 웨이퍼들을 제조하기 위한 프로세스
JP2003100759A (ja) エピタキシャルシリコンウェーハの製造方法
JP2000068279A (ja) シリコンウェーハの製造方法
JPS6216538B2 (ja)

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18906355

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18906355

Country of ref document: EP

Kind code of ref document: A1