KR102528850B1 - 실리콘 단결정웨이퍼의 열처리방법 - Google Patents

실리콘 단결정웨이퍼의 열처리방법 Download PDF

Info

Publication number
KR102528850B1
KR102528850B1 KR1020207021688A KR20207021688A KR102528850B1 KR 102528850 B1 KR102528850 B1 KR 102528850B1 KR 1020207021688 A KR1020207021688 A KR 1020207021688A KR 20207021688 A KR20207021688 A KR 20207021688A KR 102528850 B1 KR102528850 B1 KR 102528850B1
Authority
KR
South Korea
Prior art keywords
heat treatment
rta
single crystal
silicon single
bmd density
Prior art date
Application number
KR1020207021688A
Other languages
English (en)
Other versions
KR20200121292A (ko
Inventor
웨이 펑 취
켄 스나카와
타다시 나카스기
Original Assignee
신에쯔 한도타이 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신에쯔 한도타이 가부시키가이샤 filed Critical 신에쯔 한도타이 가부시키가이샤
Publication of KR20200121292A publication Critical patent/KR20200121292A/ko
Application granted granted Critical
Publication of KR102528850B1 publication Critical patent/KR102528850B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B1/00—Single-crystal growth directly from the solid state
    • C30B1/02—Single-crystal growth directly from the solid state by thermal treatment, e.g. strain annealing
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02—Heat treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thermal Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

본 발명은, Nv영역의 실리콘 단결정웨이퍼를 질화성 분위기에서 RTA열처리 후, 제2의 열처리를 행하고, 소정의 BMD밀도로 제어하는 열처리방법으로서, 미리 BMD밀도와 RTA온도의 관계에 대한 관계식을 구하고, 상기 관계식에 기초하여, 상기 소정의 BMD밀도를 얻기 위한 RTA온도를 결정하는 실리콘 단결정웨이퍼의 열처리방법이다. 이에 따라, 표면이 무결함이고 벌크부분에 소정의 BMD밀도를 갖는 어닐웨이퍼 및 에피택셜웨이퍼를 제조하기 위한 실리콘 단결정웨이퍼의 열처리방법이 제공된다.

Description

실리콘 단결정웨이퍼의 열처리방법
본 발명은, 실리콘 단결정웨이퍼의 열처리방법에 관한 것이다.
무결함의 웨이퍼에 질화성 분위기에서 RTA처리를 행하여, 웨이퍼 중에 공공을 주입하고, 그 후 열처리를 행함으로써 표면에 DZ층을 형성함과 함께 내부에 BMD를 형성하고, 벌크부에 게터링 능력을 부여한 어닐웨이퍼나 에피택셜웨이퍼의 제조방법이 종래부터 행해지고 있다.
예를 들어, 특허문헌 1에는 질소를 도프한 OSF영역을 포함하지 않는 퍼펙트영역의 웨이퍼에 1150℃~1250℃의 온도에서 RTA를 행하고, 그 후, RTA열처리온도보다 낮은 온도에서 실리콘 웨이퍼를 열처리하여 표층에 무결함층을 형성함과 함께 내부의 공공에 산소를 석출시키는 석출처리를 행하는 것이 개시되어 있다.
또한, 특허문헌 2에는 암모니아분위기에서의 RTA에 의해 웨이퍼 내부에 새로이 공공을 형성시킨 후, 웨이퍼 내부에 산소석출물을 형성시키는 열처리를 행하는 것이 개시되어 있다.
특허문헌 3에는 공공주입 효과가 있는 가스분위기에서 1000~1250℃의 RTA 후, 600℃~1150℃, 0.25~24시간의 열처리로 웨이퍼의 두께방향의 공공밀도분포를 제어하는 것이 개시되어 있다.
그러나, 이들 열처리방법은 웨이퍼의 두께방향의 BMD분포를 원하는 BMD분포가 되도록 제어하는 것을 목적으로 한 것으로서, BMD밀도의 제어에 대해서는 고려되어 있지 않다.
일본특허공개 제2009-218620호 공보 일본특허공개 제2011-243923호 공보 일본특허공개 제2013-232668호 공보
본 발명은 상기를 감안하여 이루어진 것으로, 표면이 무결함이고 벌크부분에 소정의 BMD밀도를 갖는 어닐웨이퍼 및 에피택셜웨이퍼를 제조하기 위한 실리콘 단결정웨이퍼의 열처리방법을 제공하는 것을 목적으로 하고 있다.
상기 과제를 해결하기 위해, 본 발명은, Nv영역의 실리콘 단결정웨이퍼를 질화성 분위기에서 RTA열처리 후, 제2의 열처리를 행하고, 소정의 BMD밀도로 제어하는 열처리방법으로서, 미리 BMD밀도와 RTA온도의 관계에 대한 관계식을 구하고, 상기 관계식에 기초하여, 상기 소정의 BMD밀도를 얻기 위한 RTA온도를 결정하는 것을 특징으로 하는 실리콘 단결정웨이퍼의 열처리방법을 제공한다.
이처럼, Nv영역의 실리콘 단결정에 질화성 분위기에서 RTA열처리를 행하면, 표면에 DZ층을 형성하고, 원래 실리콘 단결정웨이퍼 내부에 존재해 있는 공공에 더하여, 웨이퍼 내부에 효율좋게 공공을 주입할 수 있다.
RTA열처리에 있어서의 공공의 고용도는, 온도와 분위기의 영향을 받는다. 이때, 열처리분위기를 질화성 분위기로 하면, 동일한 RTA온도에서도 공공의 고용도가 높아져, 석출을 촉진시킬 수 있다.
본 발명에서는, 미리 실리콘 단결정웨이퍼 중에 공공을 주입할 수 있는 범위(예를 들어 1150℃~1250℃)에서 RTA온도를 할당한 샘플을 준비하고, 그 후, 소정의 조건으로 제2의 열처리를 행하여 실리콘 단결정웨이퍼 중에 BMD를 형성함으로써, RTA온도와 BMD밀도의 관계를 미리 구해 둔다.
본 발명에서는 질화성 분위기에서 RTA처리를 행하여, 공공을 주입한 후, 그 후의 제2의 열처리에서, 공공(V)과 실리콘 단결정 중의 산소(Oi)가 반응하여 형성한 산소석출핵(V+Oi→VO, VO+Oi→VO2 등의 복합체)을 성장시키고, 안정된 BMD를 형성한다면, BMD밀도와 RTA온도간에 소정의 관계식이 얻어지는 것을 발견하였다. 그리고, 이 관계식을 이용하면, RTA온도로부터 BMD밀도를 예측하거나, 소정의 BMD밀도로 제어하기 위한 RTA온도를 결정할 수 있다.
본 발명의 상기 제2의 열처리는, 850~950℃, 2시간 이상, 32시간 미만의 범위 내의 조건으로 행하는 것이 바람직하다.
상기 제2의 열처리가 상기 온도범위의 범위이면, 효율좋게 석출핵을 성장시킬 수 있으므로, 열처리시간이 2시간 이상이면 안정된 BMD를 형성할 수 있다. 이때, 열처리시간의 상한은 열처리비용을 고려하면 32시간 미만으로 하는 것이 바람직하다.
또한, 열처리온도를 850℃ 이상으로 하면 석출핵을 효율좋게 성장시킬 수 있고, 열처리온도를 950℃ 이하로 하면, 석출핵을 소멸시키는 등의 일도 없으므로, 석출핵을 효율좋게 성장시킬 수 있다.
이때의 열처리분위기는, 예를 들어, 아르곤 또는 산소분위기로 할 수 있다.
또한, RTA열처리의 질화성 분위기는 암모니아를 포함하는 분위기, 예를 들어 암모니아와 아르곤의 혼합분위기로 하는 것이 바람직하다.
이러한 분위기이면, 실리콘 단결정웨이퍼에 효율좋게 공공을 주입할 수 있다.
이러한, 암모니아함유분위기에서 RTA를 행한 후에 석출핵을 성장시켜 안정화시키는 제2의 열처리를 행하면,
BMD밀도(/cm3)=3×1040 exp(-8.86eV/kT)(여기서, k: 볼츠만상수, T: RTA온도(K))
의 관계식이, BMD밀도가 1×109~1×1011/cm3인 범위에서 성립되는 것을 발견하였다.
이에, 이 관계식을 이용하여, RTA온도로부터 BMD밀도를 추정하거나, 원하는 BMD밀도로 하기 위한 RTA온도를 결정할 수 있다.
상기의 관계식은 암모니아함유분위기에서 RTA를 행한 경우이며, 다른 질화성 분위기, 예를 들어 질소분위기에서 RTA열처리를 행하는 경우는, 미리 RTA온도를 할당한 샘플을 준비하고, 그 후의 제2의 열처리로 안정된 BMD를 형성한 후, RTA온도와 BMD밀도의 관계식을 구해둔다.
그리고, 본 발명의 RTA열처리의 열처리시간을 1초 이상, 10초 미만으로 하는 것이 바람직하다.
RTA열처리를 행하면, 대량의 공공이 발생하고, 실리콘 단결정기판 중의 산소와 반응하여, VO2 등의 복합체를 형성하고, 그 후의 제2의 열처리로 산소석출이 촉진된다.
이때, 공공의 발생량은 RTA온도에 의존하며, RTA시간에는 의존하지 않는다. 따라서, 열처리시간은 RTA온도가 안정되면 되고, 열처리시간은 1초 이상이면 본 발명의 관계식을 얻을 수 있다.
열처리시간의 상한은 특별히 한정되지 않으나, 열처리비용을 고려하면 10초 미만으로 하는 것이 바람직하다.
나아가, 본 발명의 실리콘 단결정웨이퍼의 산소농도를 13ppma(JEIDA) 이상, 17ppma(JEIDA) 미만으로 하는 것이 바람직하다.
상기 산소농도의 범위이면, RTA열처리로 산소석출핵을 확실하게 형성시킬 수 있고, BMD밀도와 RTA온도의 관계를 확실하게 얻을 수 있다.
이때, 산소농도가 13ppma 이상이면, RTA열처리로 석출핵의 사이즈를 임계사이즈까지 성장시키는 것이 용이해진다.
본 발명의 BMD밀도와 RTA온도의 관계식은 산소농도가 17ppma 이상이어도 성립하는데, 전기특성 등의 디바이스특성에 문제가 발생하는 것을 방지하기 위해, 산소농도는 17ppma 미만으로 하는 것이 바람직하다.
이상과 같이, 본 발명의 실리콘 단결정웨이퍼의 열처리방법이면, 미리 구한 BMD밀도와 RTA온도의 관계식에 기초하여, 표면이 무결함이고 벌크부분에 소정의 BMD밀도를 갖는 어닐웨이퍼 및 에피택셜웨이퍼를 간단하면서 정밀도 좋게 제조할 수 있다.
도 1은 본 발명에서 구해진 BMD밀도와 RTA온도의 관계식을 나타내는 그래프이다.
도 2는 본 발명의 상기 관계식이 성립되는 것을 나타내는 그래프이다.
상기 서술한 바와 같이, 종래부터, 표면에 DZ층이 형성되고, 벌크부에 원하는 BMD분포가 부여되도록, 웨이퍼에 RTA열처리를 행하고, 그 후 다시 제2의 열처리로서 석출핵을 성장시키는 열처리를 행했었다.
본 발명자들은, 상기 과제에 대하여 예의검토를 거듭한 결과, 질화성 분위기에서 RTA처리를 행하여, 공공을 주입한 후, 그 후의 열처리로 공공과 실리콘 단결정 중의 산소와 반응하여 형성한 산소석출핵을 성장시켜, 안정된 BMD를 형성하면, BMD밀도와 RTA온도간에 소정의 관계식이 얻어지는 것을 발견하였다. 그리고, 이 관계식을 이용하면, RTA온도로부터 BMD밀도를 예측하거나, 소정의 BMD밀도로 제어하기 위한 RTA온도를 결정할 수 있는 것을 발견하여, 본 발명을 완성시켰다.
즉, 본 발명은, Nv영역의 실리콘 단결정웨이퍼를 질화성 분위기에서 RTA열처리 후, 제2의 열처리를 행하고, 소정의 BMD밀도로 제어하는 열처리방법으로서,
미리 BMD밀도와 RTA온도의 관계에 대한 관계식을 구하고,
상기 관계식에 기초하여, 상기 소정의 BMD밀도를 얻기 위한 RTA온도를 결정하는 것을 특징으로 하는 실리콘 단결정웨이퍼의 열처리방법이다.
이하, 본 발명에 대하여 상세하게 설명하나, 본 발명은 이것들로 한정되는 것은 아니다.
한편, 본 발명의 「RTA열처리」는, 급속가열열처리이며, 시판의 RTA열처리로에서 행할 수 있고, 웨이퍼 내부에 공공을 주입하고, 실리콘 단결정 중의 산소와 반응시켜 산소석출핵을 형성시키는 열처리이다. 또한, 「제2의 열처리」는, RTA열처리 후에 행해지는 열처리로서, 형성된 산소석출핵을 성장, 안정화시키는 열처리이다.
본 발명에서는, 최초에, Nv영역의 실리콘 단결정웨이퍼(CW웨이퍼: 화학에칭웨이퍼)를 복수매 준비하고, 질화성 분위기하에서 RTA의 온도를 할당한 후, PW웨이퍼(경면연마웨이퍼)로 가공을 행하고, 그 후, 산소석출핵을 성장, 안정화시키기 위한 제2의 열처리를 행하고, 실리콘 단결정웨이퍼의 벌크 중의 BMD밀도의 측정을 행한다. 한편, Nv영역은, 원자의 과부족이 없는 뉴트럴(N)영역 중, 공공(vacancy)이 우세한 영역이며, 공공이 우세하다는 점에서 산소석출이 쉽게 발생하는 영역이다.
그리고, BMD밀도와 RTA온도의 상관관계로부터 BMD밀도와 RTA온도의 관계식을 구한다.
이때의 실리콘 단결정웨이퍼의 산소농도를 13ppma(JEIDA) 이상, 17ppma(JEIDA) 미만으로 하고, RTA열처리의 열처리시간을 1초 이상, 10초 미만으로 하고, 제2의 열처리를, 850~950℃, 2시간 이상, 32시간 미만의 조건으로 행하는 것이 바람직하다.
이들 조건의 범위이면, BMD밀도와 RTA온도의 관계식을 얻을 수 있다.
예를 들어, 질화성 분위기가 암모니아함유분위기(암모니아와 아르곤의 혼합분위기)에서는
BMD밀도(/cm3)=3×1040 exp(-8.86eV/kT)
의 관계식이, RTA온도가 1150~1250℃, BMD밀도가 1×109~1×1011/cm3인 범위에서 성립된다.
이 관계식은, RTA의 열처리분위기에 의존하므로, 실제로 실시하는 RTA의 분위기에서 BMD밀도와 RTA온도의 관계식을 미리 구해 둘 필요가 있다.
RTA온도가 1150~1250℃인 범위에서는, RTA온도가 높아짐에 따라 BMD밀도가 높아진다. 그리고, RTA온도가 1250℃보다 높아지면 BMD밀도는 일정한 값이거나, 약간 저하되는 경향을 나타내게 된다.
이는, 공공V의 평형농도가 높아져도, RTA열처리공정 중의 석출핵의 형태가 고온영역에서는 VO2로부터 4VO2로 변화함으로써, 석출핵을 형성하기 위해 많은 V가 소비되는 것에 따른 것이라 생각된다.
또한, 본 발명의 열처리에서는, 판상인 것과 다면체의 양방의 BMD의 형태가 형성되고, 사이즈는 판상인 경우는 40~300nm(대각길이), 다면체인 경우는 10~50nm(대각길이) 정도이다.
상기에서는, CW웨이퍼를 이용하여 질화성 분위기에서 RTA열처리를 행하고, PW웨이퍼로 가공하고 나서 제2의 열처리를 행하였지만, BMD밀도와 RTA온도의 관계를 구하는 것 뿐이라면, PW웨이퍼를 이용하여 RTA열처리를 행하고, 그 후 제2의 열처리를 행할 수도 있다.
다음에, 미리 구한, RTA온도와 BMD밀도의 관계식을 이용하여, 소정의 BMD밀도가 되도록 RTA온도를 결정하거나, RTA온도로부터 BMD밀도를 추정한다.
예를 들어, 암모니아함유분위기에서 RTA를 행하는 경우, 제어하는 BMD밀도를 설정하고,
BMD밀도(/cm3)=3×1040 exp(-8.86eV/kT)
의 관계식을 이용하여, RTA온도를 결정한다.
그리고, 소정의 BMD밀도를 갖는 어닐웨이퍼를 제조하는 경우는,
Nv영역의 실리콘 단결정웨이퍼를 CW가공하고, 암모니아함유분위기하, 상기 관계식으로 결정한 온도에서 1초 이상, 10초 미만의 RTA열처리를 행하여, 산소석출핵을 형성한다.
다음에, 표면에 형성된 질화막을 PW가공을 행해 제거한 후, 850~950℃, 2~32시간의 제2의 열처리를 행하여, 산소석출핵을 성장, 안정화시킨다.
이 제2의 열처리의 분위기는 아르곤분위기나 산소분위기로 할 수 있다.
제2의 열처리의 분위기가 산소분위기인 경우는, 표면에 형성된 산화막을 제거하기 위해, 불산 등으로 세정할 필요가 있다.
나아가, 이렇게 하여 얻어진 어닐웨이퍼 표면에 에피택셜층을 형성하여, 에피택셜웨이퍼로 할 수도 있다.
실시예
이하, 실시예 및 비교예를 이용하여 본 발명을 구체적으로 설명하나, 본 발명은 이것들로 한정되는 것은 아니다.
[실시예 1]
실시예 1에서는, 이하의 웨이퍼를 준비하고, 하기 조건의 열처리를 행하였다.
(실리콘 단결정웨이퍼)
직경: 300mm
결함영역: Nv영역
산소농도: 14ppma, 16.3ppma(2수준)
(RTA조건)
온도: 1125~1275℃
시간: 9초
분위기: NH3+Ar
(제2의 열처리조건)
온도: 900℃
시간: 2시간
분위기: Ar
상기 서술한 웨이퍼로부터 얻은 폴리시드웨이퍼(PW) 및 에피택셜웨이퍼(EPW)에 상기 열처리를 행한 후, 780℃, 3시간(O2)+1000℃, 2시간(3%O2+97%N2)의 BMD현재화열처리를 행하고, RIE법으로 BMD밀도를 측정하고, BMD밀도와 RTA온도의 상관을 구하였다.
이때의 EPW는 에피택셜층의 두께가 4μm인 것을 이용하였다.
그 결과, RTA온도가 1150~1250℃인 범위에 있어서,
BMD밀도(/cm3)=3×1040 exp(-8.86eV/kT)
의 관계식이 성립되는 것이 확인되었다. 도 1에 이 상관식을 나타낸다.
도면 중, RTA_ANN은, PW에 대한 RTA+900℃/2hrs의 열처리조건을 나타내고, RTA_ANN_EP는, EPW에 대한 RTA+900℃/2hrs+4μm EP의 열처리조건을 나타낸다.
그리고, 직경 300mm, 결함영역: Nv영역, 산소농도: 14ppma의 실리콘 단결정웨이퍼에 밀도가 1.0×1010/cm3인 BMD를 형성하기 위해, 상기에서 구한 RTA온도와 BMD밀도의 관계식을 이용하여, RTA온도를 1198℃로 결정하였다.
다음에, 상기에서 이용한 것과 동일한 품질로 다른 웨이퍼를 CW가공한 후, NH3+Ar분위기, 1198℃, 9초의 RTA열처리를 행하고, 그 후 PW가공을 행하였다.
다음에, Ar분위기, 900℃, 2시간의 조건으로 제2의 열처리를 행하였다.
그리고, 780℃, 3시간(O2)+1000℃, 2시간(3%O2+97%N2)의 BMD현재화열처리를 행하고, RIE법으로 BMD밀도를 측정한 결과, BMD밀도가 1.02×1010/cm3가 되어, 목적으로 하는 BMD밀도를 형성할 수 있었다.
[실시예 2]
실시예 2에서는, 이하의 웨이퍼를 준비하고, 하기 조건의 열처리를 행하였다.
(실리콘 단결정웨이퍼)
직경: 300mm
결함영역: Nv영역
산소농도: 14ppma
(RTA조건)
온도: 1200℃
시간: 9초
분위기: NH3+Ar
(제2의 열처리조건)
온도: 800~1000℃
시간: 2시간
분위기: Ar
상기 열처리를 행한 후, 780℃, 3시간(O2)+1000℃, 2시간(3% O2+97% N2)의 BMD현재화열처리를 행하고, RIE법으로 BMD밀도를 측정하였다.
본 발명의 상관식으로부터 구한 BMD밀도는 1.13×1010/cm3이므로, 제2의 열처리가 850~950℃인 범위에서 RTA온도와 BMD밀도의 상관식이 성립되는 것이 확인되었다. 이 결과를 도 2에 나타낸다.
[비교예 1]
실시예 1과 동일한 직경 300mm, 결함영역: Nv영역, 산소농도: 14ppma의 실리콘 단결정웨이퍼를 이용하여, BMD밀도를 실시예 1과 동일한 1.0×1010/cm3로 제어하는 것을 목적으로 RTA온도를 1100℃에서 행한 것 이외는, 실시예 1과 동일한 조건으로 BMD밀도의 측정을 행하였다.
그 결과, BMD밀도는 1.1×109/cm3이 되어, 목표로 하는 값과 크게 상이한 결과가 되었다.
한편, 본 발명은, 상기 실시형태로 한정되는 것은 아니다. 상기 실시형태는 예시이며, 본 발명의 특허청구의 범위에 기재된 기술적 사상과 실질적으로 동일한 구성을 가지며, 동일한 작용효과를 나타내는 것은, 어떠한 것이어도 본 발명의 기술적 범위에 포함된다.

Claims (9)

  1. Nv영역의 실리콘 단결정웨이퍼를 질화성 분위기에서 RTA열처리 후, 제2의 열처리를 행하고, 소정의 BMD밀도로 제어하는 열처리방법으로서,
    미리 BMD밀도와 RTA온도의 관계에 대한 관계식을 구하고,
    상기 관계식에 기초하여, 상기 소정의 BMD밀도를 얻기 위한 RTA온도를 결정하고,
    상기 제2의 열처리는, 850~950℃, 2시간 이상, 32시간 미만의 범위 내의 조건으로 행하고,
    상기 질화성 분위기는 암모니아를 포함하는 분위기이고,
    상기 소정의 BMD밀도의 제어범위를 1×109~1×1011/cm3로 하고,
    상기 관계식으로서, BMD밀도(/cm3)=3×1040 exp(-8.86eV/kT)를 이용하여, 소정의 BMD밀도가 되도록 RTA온도를 결정하는 것을 특징으로 하는 실리콘 단결정웨이퍼의 열처리방법.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 제1항에 있어서,
    상기 RTA열처리의 열처리시간을 1초 이상, 10초 미만으로 하는 것을 특징으로 하는 실리콘 단결정웨이퍼의 열처리방법.
  8. 제1항에 있어서,
    상기 실리콘 단결정웨이퍼의 산소농도를 13ppma(JEIDA) 이상, 17ppma(JEIDA) 미만으로 하는 것을 특징으로 하는 실리콘 단결정웨이퍼의 열처리방법.
  9. 제7항에 있어서,
    상기 실리콘 단결정웨이퍼의 산소농도를 13ppma(JEIDA) 이상, 17ppma(JEIDA) 미만으로 하는 것을 특징으로 하는 실리콘 단결정웨이퍼의 열처리방법.
KR1020207021688A 2018-02-16 2018-12-25 실리콘 단결정웨이퍼의 열처리방법 KR102528850B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2018-026465 2018-02-16
JP2018026465A JP6897598B2 (ja) 2018-02-16 2018-02-16 シリコン単結晶ウェーハの熱処理方法
PCT/JP2018/047446 WO2019159539A1 (ja) 2018-02-16 2018-12-25 シリコン単結晶ウェーハの熱処理方法

Publications (2)

Publication Number Publication Date
KR20200121292A KR20200121292A (ko) 2020-10-23
KR102528850B1 true KR102528850B1 (ko) 2023-05-04

Family

ID=67619263

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207021688A KR102528850B1 (ko) 2018-02-16 2018-12-25 실리콘 단결정웨이퍼의 열처리방법

Country Status (5)

Country Link
US (1) US11408092B2 (ko)
JP (1) JP6897598B2 (ko)
KR (1) KR102528850B1 (ko)
CN (1) CN111788662A (ko)
WO (1) WO2019159539A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7388434B2 (ja) * 2019-04-16 2023-11-29 信越半導体株式会社 シリコン単結晶ウェーハの製造方法及びシリコン単結晶ウェーハ

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4106862B2 (ja) * 2000-10-25 2008-06-25 信越半導体株式会社 シリコンウェーハの製造方法
JP4638650B2 (ja) * 2002-03-26 2011-02-23 信越半導体株式会社 シリコン基板の熱処理条件を設定する方法、およびシリコン基板を熱処理する方法、並びにシリコン基板の製造方法
JP3791446B2 (ja) * 2002-04-23 2006-06-28 株式会社Ｓｕｍｃｏ エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ
JP4794137B2 (ja) * 2004-04-23 2011-10-19 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 シリコン半導体基板の熱処理方法
JP4853027B2 (ja) * 2006-01-17 2012-01-11 信越半導体株式会社 シリコン単結晶ウエーハの製造方法
JP2007194232A (ja) * 2006-01-17 2007-08-02 Shin Etsu Handotai Co Ltd シリコン単結晶ウエーハの製造方法
WO2009151077A1 (ja) 2008-06-10 2009-12-17 株式会社Sumco シリコン単結晶ウェーハの製造方法およびシリコン単結晶ウェーハ
JP2009218620A (ja) 2009-06-23 2009-09-24 Sumco Corp シリコンウェーハの製造方法
JP5471359B2 (ja) * 2009-11-26 2014-04-16 信越半導体株式会社 エピタキシャルウェーハの製造方法
JP2011243923A (ja) * 2010-05-21 2011-12-01 Sumco Corp シリコンウェーハの製造方法
JP5439305B2 (ja) * 2010-07-14 2014-03-12 信越半導体株式会社 シリコン基板の製造方法及びシリコン基板
DE102010034002B4 (de) * 2010-08-11 2013-02-21 Siltronic Ag Siliciumscheibe und Verfahren zu deren Herstellung
JP5621791B2 (ja) * 2012-01-11 2014-11-12 信越半導体株式会社 シリコン単結晶ウェーハの製造方法及び電子デバイス
DE102012214085B4 (de) 2012-08-08 2016-07-07 Siltronic Ag Halbleiterscheibe aus einkristallinem Silizium und Verfahren zu deren Herstellung
JP6100226B2 (ja) * 2014-11-26 2017-03-22 信越半導体株式会社 シリコン単結晶ウェーハの熱処理方法
JP6044660B2 (ja) * 2015-02-19 2016-12-14 信越半導体株式会社 シリコンウェーハの製造方法

Also Published As

Publication number Publication date
US20210062366A1 (en) 2021-03-04
WO2019159539A1 (ja) 2019-08-22
CN111788662A (zh) 2020-10-16
KR20200121292A (ko) 2020-10-23
JP2019145597A (ja) 2019-08-29
JP6897598B2 (ja) 2021-06-30
US11408092B2 (en) 2022-08-09

Similar Documents

Publication Publication Date Title
US7759227B2 (en) Silicon semiconductor substrate heat-treatment method and silicon semiconductor substrate treated by the method
US7670965B2 (en) Production method for silicon wafers and silicon wafer
TWI397619B (zh) 經砷及磷掺雜之具內部去疵之矽晶圓基材
KR20000075744A (ko) 이상적인 산소 침전 실리콘 웨이퍼 및 그에 대한 산소 외부확산이 없는 방법
KR101822479B1 (ko) 실리콘 웨이퍼의 제조 방법
TW201840920A (zh) 處理矽晶圓以具有內部去疵及閘極氧化物完整性良率之方法
KR101313326B1 (ko) 후속 열처리에 의해 산소 침전물로 되는 유핵의 분포가제어된 실리콘 웨이퍼 및 그 제조방법
KR100973393B1 (ko) 질소/탄소 안정화된 산소 침전물 핵형성 중심을 가진 이상적인 산소 침전 실리콘 웨이퍼
JP2002353225A (ja) 窒素ドープアニールウエーハの製造方法及び窒素ドープアニールウエーハ
JP4733029B2 (ja) 安定化された理想的酸素析出シリコンウエハを製造する方法
KR102528850B1 (ko) 실리콘 단결정웨이퍼의 열처리방법
KR101104492B1 (ko) 단결정 기판 제조방법 및 그에 의해 제조된 단결정 기판 평가를 위한 열처리 방법
JP2010109100A (ja) シリコンウェーハの製造方法
US6544899B2 (en) Process for manufacturing silicon epitaxial wafer
JP2004193354A (ja) シリコンウエーハの熱処理方法及びシリコンウエーハ、並びにエピタキシャルウエーハ
JP2010003922A (ja) シリコンウェーハの製造方法
JP2000203999A (ja) 半導体シリコンウェ―ハとその製造方法
KR20230026485A (ko) 반도체 웨이퍼들을 제조하기 위한 프로세스
KR101081652B1 (ko) 저온 급속 열처리를 통해 ｂｍｄ농도를 제어하는 실리콘 웨이퍼 제조 방법
JP2024008390A (ja) シリコンウェーハ及びその製造方法
JPS60206131A (ja) シリコン基板の処理方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right