JPS60206131A - シリコン基板の処理方法 - Google Patents

シリコン基板の処理方法

Info

Publication number
JPS60206131A
JPS60206131A JP6118084A JP6118084A JPS60206131A JP S60206131 A JPS60206131 A JP S60206131A JP 6118084 A JP6118084 A JP 6118084A JP 6118084 A JP6118084 A JP 6118084A JP S60206131 A JPS60206131 A JP S60206131A
Authority
JP
Japan
Prior art keywords
impurity concentration
epitaxial layer
silicon substrate
silicon
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6118084A
Other languages
English (en)
Inventor
Kazuhiro Anraku
安楽　一宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP6118084A priority Critical patent/JPS60206131A/ja
Publication of JPS60206131A publication Critical patent/JPS60206131A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （技術分野） この発明はＭＯ８ＬＳＩの製造に使用するシリコン基板
の処理方法Ｋ１ｍする。
（従来技術） ＭＯ８ＬＳＩの製造において高不純物濃度のシリコン基
板上に所定の不純物濃度のエピタキシャル層を形成した
シリコンエピタキシャルウェハが使用されている。
しかしながら、従来の高不純物濃度基板においては、エ
ピタキシャル層を形成する際に、上記基板の表面から不
純物が外向拡散し、エピタキシャル層内の不純物の深さ
方向の分布を不安定にし、実効的なエピタキシャル層の
厚さの制御を困難にする。
さらに、このようなエピタキシャルウェハをＬＳＩの製
造に用いた場合、熱処理工程において、基板内の不純物
のエピタキシャル層への固有拡散によシ、エピタキシャ
ル層衣面近傍の不純物濃度が変化し、ｖＴ値（しきい値
）の制御を困難にするという欠点があった。
（発明の目的） この発明の目的は、高濃度不純物シリコン基板上に成長
させるシリコンエピタキシャル層の厚さを安定化させる
ことができるとともに、このエピタキシャル層を成長さ
せたウェハをＭＯ８ＬＳＩウェハプロセスに用りた場合
に素子のｖＴ値を安定化させることのできるシリコン基
板の処理方法を得ることにある。
（発明の概要） この発明の要点は、高不純物濃度シリコン基板の表面近
傍の不純物濃度を低下させその後にこのシリコン基板表
面上にシリコンエピタキシャル層を形成したことにある
。
（実施例） 以下この発明のシリコン基板の処理方法の実施例につい
て図面に基づき説明する。第１図に示すような深さ方向
に一様な不純物濃度分布を持つ不純物濃度が１×１０ｃ
Ｉｎ程度の従来の高不純物濃度のシリコン基板をＮ２ま
たはＡｒ雰囲気で、１２００℃〜１３００℃程度の炉内
で５０時間〜１００時間の熱処理を行うと、第２図に示
すような深さ方向の不純物濃度分布を持つシリコン基板
が得られる。
このシリコン基板上に１１００℃程度の温度で不純物濃
度１×１０　α　程度のエピタキシャル層を１０ｎ程度
形成する。従来のシリコン基板上にエピタキシャル層を
形成した場合は第３図（ａ）のような不純物ｍ＝分布と
なシ、実効的なエピタキシャル層Ｅの厚はが減少し、エ
ピタキシャル層厚さの制御が困難となる。
これに対して、この発明による処理を行ったシリコン基
板上にエピタキシャル層Ｅを形成した場合は、第３図（
ｂ）のようになシ、エピタキシャル層の不純物鏡度の分
布は安定であシ、エピタキシャル層の厚さの制御が容易
となる。
さらにこのようにして製造されたシリコンエピタキシャ
ルウェハをＭＯ８ＬＳＩのウェハプロセスに用いｆｃ場
合、プロセス終了後の不純物濃度分布は従来の基板では
第４図（ａ）のようになυ、エピタキシャル層Ｅの表面
近傍の不純物濃度が変化し、素子のＶＴ値を変化させる
。
これに対して、この発明の処理を施したシリコンエピタ
キシャルウェハ・においては、第４図（ｂ）に示す不純
物ｍ＝分布となシ、エピタキシャル層Ｅの表面近傍の不
純物濃度は一定であり、素子のｖＴ値が安定する。
（発明の効果） この発明は以上説明したように高不純物濃度シリコン基
板の表面近傍の不純物限度を低下させ、その後エピタキ
シャル層を形成するようにＬ７’ｖので、実効的々エピ
タキシャル層の厚さを安定化させるという利点がある。
さらに、この発明の処理方法によｐ製造したシリコンエ
ピタキシャルウェハをＭＯ８ＬｓＩウエノ＼プロセスに
用いた場合、不純物の基板からエピタキシャル層への固
有拡散を抑え、素子のｖＴ値を安定させる利点がある。
【図面の簡単な説明】
第１図および第２図はそれぞれこの発明のシリコン基板
の処理方法の工程を説明するための図、第３図（ａ）は
従来の高濃度不純物分布を有するシリコン基板上にエピ
タキシャル層を成長させた場合のエピタキシャル層の不
純物濃度分布を示す図、第３図（ｂ）はこの発明のシリ
コン基板の処理方法により不純物濃度分布を行った場合
のエピタキシャル層の不純物濃度分布を示す図、第４図
（ａ）は従来の不純物線区を有するシリコンエピタキシ
ャルウェハをＭＯ８ＬＳＩのウェハプロセスに用いてプ
ロセス終了後のエピタキシャル層の不純物濃度分布を示
す図、第４図（ｂ）はこの発明のシリコン基板の処理方
法によ多処理したシリコンエピタキシャルウェハをＭＯ
８ＬＳ■のウェハプロセスに用いてプロセス終了後のエ
ピタキシャル層の不純物濃度分布を示す図である。 Ｅ・・・エピタキシャル層。 特許出願人　沖電気工業株式会社 特速芝糟藝乞 ０　０

Claims (1)

    【特許請求の範囲】
  1. 高不純物濃度のシリコン基板表面近傍においてこの不純
    物濃度が表面に近づくに従って低くなるような勾配を持
    たせる処理を行う工程と、上記不純物濃度の低下後にシ
    リコン基板よシ低不純物譲度のシリコンエピタキシャル
    層を上記シリコン基板上に形成処理する工程とからなる
    ことを特徴とするシリコン基板の処理方法。
JP6118084A 1984-03-30 1984-03-30 シリコン基板の処理方法 Pending JPS60206131A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6118084A JPS60206131A (ja) 1984-03-30 1984-03-30 シリコン基板の処理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6118084A JPS60206131A (ja) 1984-03-30 1984-03-30 シリコン基板の処理方法

Publications (1)

Publication Number Publication Date
JPS60206131A true JPS60206131A (ja) 1985-10-17

Family

ID=13163701

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6118084A Pending JPS60206131A (ja) 1984-03-30 1984-03-30 シリコン基板の処理方法

Country Status (1)

Country Link
JP (1) JPS60206131A (ja)

Similar Documents

Publication Publication Date Title
JPH04152518A (ja) 半導体装置の製造方法
CN107078057B (zh) 单晶硅晶圆的热处理法
US6436846B1 (en) Combined preanneal/oxidation step using rapid thermal processing
US4193783A (en) Method of treating a silicon single crystal ingot
JPS618931A (ja) 半導体装置の製造方法
US5308789A (en) Method of preparing diffused silicon device substrate
JPS60206131A (ja) シリコン基板の処理方法
JPS5812732B2 (ja) 半導体装置の製法
JP3097107B2 (ja) エピタキシャル成長方法
JP6897598B2 (ja) シリコン単結晶ウェーハの熱処理方法
US4725564A (en) Method of manufacturing a semiconductor device, in which a dopant is diffused from its oxide into a semiconductor body
JPS6217853B2 (ja)
JP2001313265A (ja) 半導体装置の製造方法
KR0169281B1 (ko) 반도체 실리콘 기판과 그 제조방법
JPS6362326A (ja) 半導体装置の製造方法
JPS6344720B2 (ja)
JPS63198335A (ja) シリコン基板の製造方法
JPH0494120A (ja) 半導体装置の製造方法
JPS5854628A (ja) 半導体への不純物拡散法
JPH0786291A (ja) 半導体装置及びその製造方法
JP2689556B2 (ja) 拡散方法
JPH0160932B2 (ja)
KR930006734B1 (ko) 씨모스소자의 산화막 성장방법
JPH0645270A (ja) 半導体基板の熱処理方法
JPH0714827A (ja) 半導体装置の製造方法